CN104518743A

CN104518743A - Hd类功率放大器

Info

Publication number: CN104518743A
Application number: CN201410502553.7A
Authority: CN
Inventors: 李丹; 沈慧; 潘扬
Original assignee: Analog Devices Technology
Current assignee: Analog Devices Global ULC; Analog Devices International ULC
Priority date: 2013-09-27
Filing date: 2014-09-26
Publication date: 2015-04-15
Anticipated expiration: 2034-09-26
Also published as: US9136805B2; US20150091644A1; CN104518743B

Abstract

一种多级放大器包括被电源电压供给且可操作以产生至少两个输出电压的变换器电路，适用于比较电源电压各输出电压以产生驱动信号的电压比较器电路，以及被模拟输入信号供给的放大器电路，该放大器电路包括耦合到功率级驱动器和功率级的模数转换器，其中该功率级驱动器接收来自该电压比较器的驱动信号。

Description

HD类功率放大器

背景领域

本发明总体上涉及信号放大器及其应用。如果放大器不能供给足以精确放大输入信号的电流，许多电子系统的精度会降低。一些放大器架构已经出现，并且根据放大器类型或“类”放大器的设计一般都可以指定。在便携式应用中，D类和H类放大器通常被考虑使用。

一种D类或“开关”放大器是电子放大器，其中的功率器件，例如MOSFET(金属氧化物半导体场效应晶体管)，像开关一样被操作。在典型的D类放大器中，功率器件像二进制开/关开关一样被操作。这里，晶体管的开关模式用于调节功率输出。其结果是，D类放大器实现高功率转换效率。然而，D类放大器的缺点是高带外噪声和过量电磁干扰。

其他类型的放大器，如H级，依靠自动调节线性电源轨。H类放大器通过不断提高和降低电源来操作，按照要求，超过一定的最小偏差水平。虽然H类放大器的效率比D级低，H级器件实现了较低的带外噪声和更好的电磁干扰性能。然而，由于其性能过于依赖其内置的电源轨，H类放大器很少被选择以驱动高性能音频系统和其他应用程序的扬声器。

因此，本发明人已经认识到改善放大器设计的需求可用于许多应用，例如音频系统和其他便携式应用。例如，发明人提供的结构结合了D类和H类放大器的优点，其具有比H级更高的效率和相比于D类放大器带外噪声和电磁干扰显著改善。

附图说明

图1示出了根据示例实施方案的多级放大器的框图。

图2A示出了根据示例实施方案的功率级的电路原理图。

图2B示出了根据另一示例实施方案的替代功率级的电路原理图。

图3是根据示例实施方案描绘的两个输出升降压式变换器的功率级的

电路原理图。

图4是用于图3的双输出型升降压式变换器的控制回路的框图。

图5示出了根据实施方案从放大器产生的示例模拟输出电压图形。

图6示出了根据实施方案从放大器产生的示例模拟输出电压图形。

图7示出了根据另一示例实施方案的另一多级放大器的框图。

发明内容

本发明的实施方案提供了一种多级放大器，包括被电源电压供给且可操作以产生至少两个输出电压的变换器电路，适用于比较电源电压各输出电压以产生驱动信号的电压比较器电路，和被模拟输入信号供给的放大器电路，该放大器电路包括耦合到功率级驱动器和功率级的模数转换器，其中该功率级驱动器接收来自该电压比较器的驱动信号。

图1示出了根据示例实施方案的多级放大器100的框图。如图1所示，放大器装置可以包括双输出型升降压式变换器110、电压比较器电路120和放大器电路130。该放大器电路130可包括模数转换器(ADC)140、功率级驱动器150和功率级160。

该升降压式变换器110耦合到输入电池电压VBAT。该升降压式变换器110可产生大于或小于输入电压幅度(即，VBAT)的输出电压幅度。这里，高输出电压VC_H和低输出电压VC_L是升降压式变换器110的两个输出信号(即，升压和降压信号)。虽然VC_H和VC_L不是固定电压，VC_H通常高于VC_L。升降压式变换器110示例电路结构将结合图3和图4进行讨论。

与升降压式变换器110类似，比较器电路120也被耦合到输入电池电压VBAT。此外，升降压式变换器110的输出VC_H和VC_L被输入到比较器电路120使得VC_H和VC_L可各自与电池电压VBAT相比较。例如，比较器121可以比较输入电池电压VBAT与降压电压VC_L，比较器122可以比较输入的电池电压VBAT与升压电压VC_H。比较器121和122所得到的信号随后可被提供给放大器电路130的功率级驱动器150。

如上所讨论和在图1中所示的，该放大器电路130可包括模数转换器电路140、功率级驱动器150和功率级160。预先供给输入信号VIN到模数转换器电路140，混频器集成输入信号VIN与功率级160所产生的输出信号VOUT。该输出信号VOUT是由反馈回路提供给混频器。

模数转换器电路140可以使用多种体系结构中的一种，如快闪型、Δ-Σ型、流水线型和逐次逼近型寄存器(SAR)架构。当模数转换器电路140以Δ-Σ架构实现时，模数转换器电路140一般包括：积分器(未示出)和量化器141。量化器141所得到的信号随后被提供给功率级驱动器150。

模数转换器电路140可以输出多个电压电平提供给功率级驱动器150。例如，模数转换器电路140可以输出7个电平：+3、+2、+1、0、-1、-2和-3。在另一个示例中，模数转换器电路140可以输出5个电平：+2、+1、0、-1和-2。在5电平模数转换器实现方式中，升降压式变换器110的响应时间会稍快于7电平实现方式。然而，所得到的系统效率会略有降低因为输出功率将通过升降压式变换器110(即，不直接从VBAT)来提供。

功率级驱动器150接收来自比较器电路120的比较器121和122的比较信号以及从模数转换器电路140的量化器141的比较信号以产生多个用于控制功率级160开关元件的栅极控制信号。

该示例的功率级160可包括排列在H桥结构中的多个开关元件。在本示例结构中，H桥的每一侧包括多个PMOS晶体管。例如，在H桥结构的每一侧，三个PMOS晶体管可以分别连接到VC_H、VC_L和VBAT。在另一个示例中，在H桥结构的每一侧，两个PMOS晶体管可以分别连接到VC_H和VC_L。在任一示例中，H桥的每一侧也可以通过NMOS晶体管被耦合到地。

图2A示出了根据示例实施方案的功率级160的电路原理图。

该示例的功率级160A可以包括多个排列在H桥结构中的PMOS和NMOS开关元件161-168。在该示例结构中，H桥的每一侧上分别包括三个PMOS晶体管161-163和164-166。在H桥结构的每一侧，三个PMOS晶体管161-163和164-166分别连接到VC_H、VC_L和VBAT。此外，H桥的每一侧也通过NMOS晶体管167和168分别被耦合到地。

该功率级160A，如图2A所示，可以通过功率级电路150耦合到7电平模数转换器电路。这里，该模数转换器电路140输出7个电平：+3、+2、+1、0、-1、-2和-3。

功率级160A的运作将结合多个实施案例进行说明。在该示例中，正模数转换器输出端进行了描述，但应该理解当模数转换器输出相应负值时，相应的晶体管是在H桥结构的相对侧“接通”(例如，在情况1中，模数转换器输出“-3”将导致PMOS晶体管166被“接通”以激活栅极控制信号gnp_2)。另外，模数转换器输出“0”导致通过运用栅极控制信号gpn和gnn，NMOS晶体管167和168连接到地被“接通”。

当VC_H>VC_L>VBAT(情况1)：模数转换器输出“3”导致通过运用相应的栅极控制信号gpp_2，PMOS晶体管161连接到VC_H被“接通”；模数转换器输出“2”导致通过运用栅极控制信号gpp_1，PMOS晶体管162连接到VC_L被“接通”；且模数转换器输出“1”导致通过运用栅极控制信号gpp_0，PMOS晶体管163连接到VBAT被“接通”。

当VC_H>VBAT>VC_L(情况2)：模数转换器输出“3”导致通过运用相应的栅极控制信号gpp_2，PMOS晶体管161连接到VC_H被“接通”；模数转换器输出“2”导致通过运用栅极控制信号gpp_0，PMOS晶体管163连接到VBAT被“接通”；且模数转换器输出“1”导致通过运用栅极控制信号gpp_1，PMOS晶体管162连接到VC_L被“接通”。

当VBAT>VC_H>VC_L(情况3)：模数转换器输出“3”导致通过运用相应的栅极控制信号gpp_0，PMOS晶体管163连接到VBAT被“接通”；模数转换器输出“2”导致通过运用栅极控制信号gpp_2，PMOS晶体管161连接到VC_H被“接通”；且模数转换器输出“1”导致通过运用栅极控制信号gpp_1，PMOS晶体管162连接到VC_L被“接通”。

由于开关范围小，HD类功率放大器的输出电磁干扰与D类放大器进行比较是有所改进的。例如，当输出幅度为低时，输出电压VOUT将在GND与VC_L之间切换。这里，切换范围很小，因为当时VC_L是低的。类似地，当输出幅度较高，VC_H>VC_L>VBAT或VBAT>VC_H>VC_L，大多数情况下输出电压VOUT将在VC_H和VC_L之间进行切换。开关范围在这种情况下仍然很小。当VC_H>VBAT>VC_L，输出电压VOUT将会在VC_H和VBAT之间或VBAT和VC_L之间切换。同样，切换范围在这里也很小。

图2B示出了根据另一示例实施方案的替代功率级160B的电路原理图。

该示例的功率级160B可包括多个排列的H桥结构中的开关元件161、162和165-168。在本示例结构中，H桥的每一侧分别包括两个PMOS晶体管161-162和165-166。在H桥结构的每一侧上，两个PMOS晶体管161-162和165-166分别连接到VC_H和VC_L。此外，H电桥的每一侧也分别通过NMOS晶体管167和168被耦合到地。图2B中所描绘的功率级与图2A的是类似的，除了该连接到VBAT的PMOS晶体管对(即，PMOS晶体管163和164)不包括在内。

经简化的功率级160B，如图2B所示，通过功率级电路150可以耦合到5电平的模数转换器电路。这里，模数转换器电路140输出5个电平：+2、+1、0、-1和-2。

对于功率级160B，模数转换器输出“2”导致通过运用相应的栅极控制信号gpp_2，PMOS晶体管161连接到VC_H被“接通”；模数转换器输出“1”导致通过运用栅极控制信号gpp_1，PMOS晶体管162连接到VC_L被“接通”；且模数转换器输出“0”导致通过运用栅极控制信号gpn和gnn，NMOS晶体管167和168连接到地被“接通”。

图3是根据示例实施方案描绘的两个输出型升降压式变换器310功率级的电路原理图。

不同类型的直流电压变换器存在。升压变换器接收输入电压并产生具有幅度大于输入电压的输出电压。相反，降压变换器产生具有幅度小于输入电压的输出电压。

升降压式变换器能够产生大于或小于输入电压幅度的输出电压幅度。升降压式变换器在电池供电的电子产品中是有用的。在这些产品中的电路可被设计为使用预定的电源电压幅度范围。例如，当电池是新的，它可提供电压幅度高于预定范围，而当电池将被耗尽时，它可提供电压幅度低于该范围。因此，降压和升压变换器是必要的。

如图3所示，升降压式变换器310包括多个开关S1-S5、电感L和电容C1和C2。升降压式变换器310耦合到输入电池电压VBAT，且产生具有幅度大于和/或小于VBAT的两个输出电压，即，输出电压VC_H和VC_L。

该升降压式变换器310能够在任何降压模式、升压模式或升降压模式下工作。在升压模式中，输出电压VC_H和VC_L的幅度仅在大于或等于输入电压VBAT幅度的范围内发生变化，其作为开关信号的占空比变化的结果提供给开关。在降压模式中，输出电压VC_H和VC_L的幅度仅在小于或等于输入电压VBAT幅度的范围内发生变化，其作为开关信号的占空比变化的结果提供给开关。在升降压模式中，输出电压VC_H和VC_L的幅度可在小于、等于或大于输入电压VBAT幅度的范围内发生变化，其作为开关信号的占空比变化的结果提供给开关。

在升压模式运行中(即，VC_H和VC_L高于VBAT)，开关S1被接通，且开关S2被断开。此外，当开关S3导通时电感器L充电，而当开关S4或S5导通时电感器L放电。在降压模式中(即，VC_H和VC_L低于VBAT)，开关S3被断开。此外，当电感器L充电时开关S1和S5(或S4)被导通，而当电感器L放电时开关S2和S5(或S4)被导通。最后，在升降压模式中(即，VC_H>VBAT且VC_L<VBAT)，当开关S1和S3导通时电感器L充电而当开关S2和S5(或S4)导通时电感器L放电。

图4是用于图3的双输出型升降压式变换器310的控制回路400的框图。该控制回路400包括输出选择器405、基准电压产生器415、误差放大器420和升降压控制器430来驱动升降压式变换器410。

输出电压VC_H和VC_L的每一个可以通过选择器405被选择并与基准电压VREF进行比较。这里，基准电压VREF随着输入信号VIN增加。此外，基准电压VREF被用于控制输出电压VC_H和VC_L使得VC_H高于预期输出振幅而VC_L低于预期的输出振幅。而后，误差放大器420可以被用来提供高的开环增益使得VOUT和VREF之间的差减小。使用差分信号和时钟信号作为输入，该升降压控制器430提供开关信号给开关升降压式转换器410的S1-S5。

图5示出了根据实施方案从放大器产生的示例模拟输出电压图形。正如上面所讨论的，升降压式转换器110产生双输出VC_H和VC_L。电压VC_H和VC_L是不固定的，但VC_H应仍然大于VC_L。此外，多级放大器的输出电压VOUT应保持在VC_H和VC_L之间所形成的带内，如图5所示。图6示出了根据实施方案从多级放大器产生的示例模拟输出电压图形。

图7示出了根据另一示例实施方案的另一多级放大器700的框图。如图7所示，该放大器的布局可包括双输出型升降压式变换器710、控制器720和放大器电路730。控制器720可包括幅度检测器721、低分辨率模数转换器722和电压比较器电路725。该放大器电路730可包括模数转换器740、功率级驱动器750和功率级760。

该升降压式变换器710耦合到输入电池电压VBAT。该升降压式变换器710可产生大于或小于输入电压幅度(即，VBAT)的输出电压幅度。这里，高输出电压VC_H和低输出电压VC_L是升降压式变换器710的两个输出信号(即，升压和降压信号)。虽然VC_H和VC_L不是固定电压，VC_H通常高于VC_L。升降压式变换器710示例电路结构将结合图3和图4进行讨论。

在控制器720中，幅度检测器721被耦合到输入信号VIN使得输入信号VIN的绝对值或幅度被测量并提供给低分辨率模数转换器722。模数转换器722的输出可以被提供给升降压式变换器710使得输出VC_L和VC_H可以根据低分辨率模数转换器722的输出(即，对应于输入信号VIN)进行调整。

同样在控制器720中，比较器电路725被耦合到输入电池电压VBAT。升降压式变换器710的输出VC_H和VC_L被输入到比较器电路725使得VC_H和VC_L各自与电池电压VBAT相比较。例如，比较器726可以比较输入电池电压VBAT与降压电压VC_L，而比较器727可以比较输入电池电压VBAT与升压电压VC_H。比较器726和727的结果信号随后可以被提供给放大器电路730的功率级驱动器750。

如上所讨论和在图7中所示的，该放大器电路730可包括模数转换器电路740、功率级驱动器750和功率级760。预先供给输入信号VIN到模数转换器电路740，混频器集成输入信号VIN与功率级760所产生的输出信号VOUT。该输出信号VOUT是由反馈回路提供给混频器。

模数转换器电路740可以使用多种体系结构中的一种，如快闪型、Δ-Σ型、流水线型和逐次逼近型寄存器(SAR)架构。当模数转换器电路740以Δ-Σ架构实现时，模数转换器电路740一般包括：积分器(未示出)和量化器741。量化器741所得到的信号随后被提供给功率级驱动器750。

模数转换器电路740可以输出多个电压电平提供给功率级驱动器750。例如，模数转换器电路740可以输出7个电平：+3、+2、+1、0、-1、-2和-3。在另一个示例中，模数转换器电路740可以输出5个电平：+2、+1、0、-1和-2。在5电平模数转换器实现方式中，升降压式变换器710的响应时间会稍快于7电平实现方式。然而，所得到的系统效率会略有降低因为输出功率将通过升降压式变换器710(即，不直接从VBAT)来提供。

功率级驱动器750接收来自比较器电路725的比较器726和727的比较信号以及从模数转换器电路740的量化器741的比较信号以产生多个用于控制功率级760开关元件的栅极控制信号。

本示例的功率级760可包括排列在H桥结构中的多个开关元件。在本示例结构中，H桥的每一侧包括多个PMOS晶体管。例如，在H桥结构的每一侧，三个PMOS晶体管可以分别连接到VC_H、VC_L和VBAT。在另一个示例中，在H桥结构的每一侧，两个PMOS晶体管可以分别连接到VC_H和VC_L。在任一示例中，H桥的每一侧也可以通过NMOS晶体管被耦合到地。

因此，改进的放大器设计被提供。本文所述的HD类放大器可被应用于许多应用，例如音频系统和其他便携式应用。与传统的升压D类放大器相比，HD类放大器模具成本和系统复杂性没有显著增加(最多名义增长)。此外，电磁干扰和带外噪声性能大大改善。还有，放大器输出电平的数目不再受在D类功率级中功率设备数量的限制。

本发明的几个实施方案被具体地示出和描述。然而，应当理解的是本发明的修改和变动通过以上教导可以被包括。在其他实例中，熟知的操作、组件和电路未被详细描述以便不混淆这些实施方案。可以理解的是本文所公开的具体结构和功能细节是可以典型的且不必限制在实施方案的范围内。

本领域的技术人员可以从上述描述中理解本发明可以以多种形式实现，并且各个实施例可以单独或组合来实现。因此，虽然本发明的实施方案已经结合其特定示例进行了描述，该实施方案和/或本发明的方法的真正范围不应受限，如果对于本领域人员在附图、说明书和随后的权利要求的研究中其它的修改是变得显而易见。

Claims

1.一种多级放大器，包括：

被电源电压供给且可操作以产生至少两个输出电压的变换器电路；

适用于比较电源电压各输出电压以产生驱动信号的电压比较器电路；和

被模拟输入信号供给的放大器电路，所述放大器电路包括耦合到功率级驱动器和功率级的模数转换器，

其中所述功率级驱动器接收来自所述电压比较器的驱动信号。

2.根据权利要求1所述的多级放大器，其中所述的变换器电路是双输出型升降压式变换器，其产生的输出电压都大于和小于所述电源电压的幅度。

3.根据权利要求1所述的多级放大器，其中模数转换器是使用Δ-Σ架构实现的。

4.根据权利要求1所述的多级放大器，其中所述模数转换器还包括量化器。

5.根据权利要求1所述的多级放大器，其中所述放大器电路还包括所述功率级输出端与所述模数转换器输入端之间的反馈回路。

6.根据权利要求1所述的多级放大器，其中所述模数转换器输出5或7个数字数据电平。

7.根据权利要求1所述的多级放大器，其中所述功率级包括排列在H桥结构中的多个开关元件。

8.根据权利要求1所述的多级放大器，其中所述H桥结构的每一侧包括耦合到每个所述输出电压的PMOS晶体管。

9.根据权利要求1所述的多级放大器，其中所述H桥结构的每一侧包括耦合到每个所述输出端和电源电压的PMOS晶体管。

10.根据权利要求1所述的多级放大器，其中所述模拟输入信号是音频信号。

11.一种多级放大器，包括：

被模拟输入信号和所述电源电压供给的控制器电路，所述控制器包括耦合到第一模数转换器的幅度检测器，以及适用于比较电源电压各输出电压以产生驱动信号的电压比较器电路；和

被模拟输入信号供给的放大器电路，所述放大器电路包括耦合到功率级驱动器和功率级的第二模数转换器，

其中所述功率级驱动器接收来自电压比较器的驱动信号。

12.根据权利要求11所述的多级放大器，其中所述的变换器电路是双输出型升降压式变换器，其产生的输出电压都大于和小于所述电源电压的幅度。

13.根据权利要求11所述的多级放大器，其中所述第二模数转换器是使用Δ-Σ架构实现的。

14.根据权利要求11所述的多级放大器，其中所述第二模拟数转换器还包括量化器。

15.根据权利要求11所述的多级放大器，其中所述的放大器电路还包括所述功率级输出端和所述第二模数转换器输入端之间的反馈回路。

16.根据权利要求11所述的多级放大器，其中所述第二模数转换器输出5或7个数字数据电平。

17.根据权利要求11所述的多级放大器，其中所述功率级包括排列在H桥结构中的多个开关元件。

18.根据权利要求11所述的多级放大器，其中所述H桥结构的每一侧包括耦合到每个所述输出电压的PMOS晶体管。

19.根据权利要求11所述的多级放大器，其中所述H桥结构的每一侧包括耦合到每个所述输出端和电源电压的PMOS晶体管。

20.根据权利要求11所述的多级放大器，其中所述模拟输入信号是音频信号。

21.根据权利要求11所述的多级放大器，其中所述变换器电路的输出电压根据所述第一模数转换器调整。

22.根据权利要求11所述的多级放大器，其中所述第一模数转换器是使用低分辨率结构实现的。