CN110768635A - 一种音频功率放大器和电子设备 - Google Patents

Abstract

本发明提供了一种音频功率放大器和电子设备，包括：数字调制器、第一侧电流源、第二侧电流源、驱动电路、辅助电流产生电路、第一积分器和第二积分器。通过辅助电流产生电路在驱动电路工作时为积分器提供辅助拉电流，降低了在音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得音频功率放大器能够在输出电压较高时，仍然能够正常工作。

Description

一种音频功率放大器和电子设备

技术领域

本发明涉及数字音频功放技术领域，更具体地说，涉及一种音频功率放大器和电子设备。

背景技术

目前D类音频功率放大器因其超过80％的高效率而获得了广泛的应用。特别是在手机等电子设备领域，高效率的音频功率放大器不仅能够延长电子设备的工作时间、减小电子设备的发热量，而且能够获得更大的音量和更好的音质。

D类音频功率放大器主要分两类，一类为模拟音频功率放大器，另一类为数字音频功率放大器。由于音频信号能够通过数字音频功率放大器进行数字信号传输，具有极高的抗RF干扰性能和较低的底噪，因此，目前数字音频功率放大器的应用较为广泛。

但是，现有技术中的数字音频功率放大器在输出电压达到较高电压值(例如10V)时，会出现由于内部电流源和功放环路驱动模块没有足够的电压余量，而使得数字音频功率放大器无法正常工作的情况。

发明内容

有鉴于此，本发明提供了一种音频功率放大器和电子设备，以实现在输出电压较高时，仍然能够正常工作的目的。

为实现上述目的，本发明提供如下技术方案：

一种音频功率放大器，包括：数字调制器、第一侧电流源、第二侧电流源、驱动电路、辅助电流产生电路、第一积分器和第二积分器；

所述数字调制器，用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

所述驱动电路包括交替运行的第一状态和第二状态；

当所述驱动电路处于第一状态时，所述驱动电路用于根据所述PWMP信号控制第一侧电流源向所述第一积分器提供第一主拉电流或第一主灌电流，根据所述PWMN信号控制第二侧电流源向所述第二积分器提供第二主拉电流或第二主灌电流；

当所述驱动电路处于第二状态时，所述驱动电路用于根据所述PWMP信号控制所述第二侧电流源向所述第一积分器提供第二主拉电流或第二主灌电流，根据所述PWMN信号控制第一侧电流源向所述第二积分器提供第一主拉电流或第一主灌电流；

所述辅助电流产生电路用于在所述驱动电路处于第一状态时，向所述第一积分器提供第一辅助拉电流、向所述第二积分器提供第二辅助拉电流，在所述驱动电路处于第二状态时，向所述第一积分器提供第二辅助拉电流、向所述第二积分器提供第一辅助拉电流。

可选地，所述辅助电流产生电路包括第一电阻、第一运算放大器、第一晶体管至第七晶体管；

所述第一电阻的第一端与第一电压端相连，所述第一电阻的第二端与所述第一运算放大器的第一输入端相连，所述第一运算放大器的第二输入端与第二电压端相连，所述第一运算放大器的输出端与第一晶体管的栅极相连；

所述第一晶体管的第一端与所述第一电阻的第二端相连，所述第一晶体管的第二端接地；

所述第二晶体管的栅极与所述第一运算放大器的输出端相连，所述第二晶体管的第一端与所述第四晶体管和所述第五晶体管的第二端相连，所述第二晶体管的第二端接地；

所述第三晶体管的栅极与所述第一运算放大器的输出端相连，所述第三晶体管的第一端与所述第六晶体管和所述第七晶体管的第二端相连，所述第三晶体管的第二端接地；

所述第四晶体管的栅极与第一控制信号端相连，所述第四晶体管的第一端与所述第一积分器的输入端以及所述第七晶体管的第一端相连；

所述第五晶体管的栅极与第二控制信号端相连，所述第五晶体管的第一端与所述第二积分器的输入端以及所述第六晶体管第一端相连；

所述第六晶体管的栅极与所述第一控制信号端相连，所述第七晶体管的栅极与所述第二控制信号端相连。

可选地，所述第一晶体管至第七晶体管都为PMOS晶体管，或者，所述第一晶体管至第七晶体管都为NMOS晶体管。

可选地，所述积分器包括：共模电压产生模块、第二运算放大器、第一电容、功放环路驱动模块、第八晶体管、第九晶体管和第二电阻；其中，

所述共模电压产生模块与所述第二运算放大器的第一输入端相连，用于向所述第二运算放大器输入参考电压；

所述第二运算放大器的第二输入端用于接收所述驱动电路和所述辅助电流产生电路提供的拉电流或所述驱动电路提供的灌电流；所述第二运算放大器的输出端与所述功放环路驱动模块相连；

所述第一电容的一端与所述第二运算放大器的第二输入端相连，另一端与所述第二运算放大器的输出端相连；

所述功放环路驱动模块的第一输出端与所述第八晶体管的栅极相连，所述功放环路驱动模块的第二输出端与所述第九晶体管的栅极相连；

所述第九晶体管的第一端接地，所述第九晶体管的第二端与所述第八晶体管的第二端相连，作为所述积分器的输出端；所述第八晶体管的第一端与第一电压端相连；

所述第二电阻的第一端与所述第二运算放大器的第二输入端相连、第二端与所述积分器的输出端相连。

可选地，所述第一电阻的阻值等于所述第二电阻的阻值的两倍；

所述第一晶体管、所述第二晶体管和所述第三晶体管的宽长比相同。

可选地，所述共模电压产生模块包括：第三电阻、第四电阻、第五电阻和第二电容；其中，

所述第三电阻的第一端与第二电压端相连、第二端与所述第四电阻和第五电阻的第一端相连；

所述第四电阻的第二端与所述第二电容的第一端相连并接地；

所述第五电阻的第二端与所述第二电容的第二端相连，并作为所述共模电压产生模块的输出端。

可选地，所述驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；其中，

所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接收所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第一控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第一积分器连通；

所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第二控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第二积分器连通；

所述第一逻辑转换电路还用于在处于所述第二状态时，将所述PWMP信号和所述PWMN信号转换为第三控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第二积分器连通；

所述第二逻辑转换电路还用于在处于所述第二状态时，将所述PWMP信号和所述PWMN信号转换为第四控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第一积分器连通。

可选地，所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第一控制信号，在所述第二状态时输出所述第三控制信号；

和/或，所述第二逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第二控制信号，在所述第二状态时输出所述第四控制信号。

可选地，所述第一逻辑转换电路包括：第一与非门、第二与非门、第一或非门、第二或非门和第二反相器；

所述第一与非门、所述第二与非门、所述第一或非门和所述第二或非门的输出端均与所述第一可控开关电路相连，所述第一与非门和所述第二或非门的一输入端及所述第二反相器的输入端均接入状态控制信号，所述第二与非门和所述第一或非门的一输入端均连接所述第二反相器的输出端，所述第一与非门和所述第一或非门的另一输入端均接入所述PWMP信号，所述第二与非门和所述第二或非门的另一输入端均接入所述PWMN信号；

所述第二逻辑转换电路包括：第三与非门、第四与非门、第三或非门、第四或非门和第三反相器；所述第三与非门、所述第四与非门、所述第三或非门和所述第四或非门的输出端均与所述第二可控开关电路相连，所述第三与非门和所述第四或非门的一输入端及所述第三反相器的输入端均接入状态控制信号，所述第四与非门和所述第三或非门的一输入端均连接所述第三反相器的输出端，所述第三与非门和所述第三或非门的另一输入端均接入所述PWMN信号，所述第四与非门和所述第四或非门的另一输入端均接入所述PWMP信号。

可选地，所述第一可控开关电路包括：第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；

所述第十晶体管和所述第十一晶体管的第一端均连接所述第一侧的第一子电流源的输出端，所述第十晶体管的栅极连接所述第二与非门的输出端，所述第十晶体管的第二端连接所述第二积分器，所述第十一晶体管的栅极连接所述第一与非门的输出端，所述第十一晶体管的第二端连接所述第一积分器；所述第十二晶体管和所述第十三晶体管的第一端均连接所述第一侧的第二子电流源的输入端，所述第十二晶体管的栅极连接所述第二或非门的输出端，所述第十二晶体管的第二端连接所述第二积分器，所述第十三晶体管的栅极连接所述第一或非门的输出端，所述第十三晶体管的第二端连接所述第一积分器；

所述第二可控开关电路包括：第十四晶体管、第十五晶体管、第十六晶体管和第十七晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；所述第十四晶体管和所述第十五晶体管的第一端均连接所述第二侧的第一子电流源的输出端，所述第十四晶体管的栅极连接所述第四与非门的输出端，所述第十四晶体管的第二端连接所述第一积分器，所述第十五晶体管的栅极连接所述第三与非门的输出端，所述第十五晶体管的第二端连接所述第二积分器；所述第十六晶体管和所述第十七晶体管的第一端均连接所述第二侧的第二子电流源的输入端，所述第十六晶体管的栅极连接所述第四或非门的输出端，所述第十六晶体管的第二端连接所述第一积分器，所述第十七晶体管的栅极连接所述第三或非门的输出端，所述第十七晶体管的第二端连接所述第二积分器。

一种电子设备，所述电子设备包括如上任一项所述的音频功率放大器。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的音频功率放大器和电子设备，通过辅助电流产生电路在驱动电路工作时为积分器提供辅助拉电流，降低了在音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得音频功率放大器能够在输出电压较高时，仍然能够正常工作。

此外，在第一状态时，驱动电路向第一积分器提供第一主拉电流或第一主灌电流、向第二积分器提供第二主拉电流或第二主灌电流，在第二状态时，驱动电路向第一积分器提供第二主拉电流或第二主灌电流、向第二积分器提供第一主拉电流或第一主灌电流，由于第一状态和第二状态交替运行，因此，向第一积分器和第二积分器提供的主电流均为第一侧电流源和第二侧电流源的均值；并且，在第一状态时，辅助电流产生电路向第一积分器提供第一辅助拉电流、向第二积分器提供第二辅助拉电流，在第二状态时，辅助电流产生电路向第一积分器提供第二辅助拉电流、向第二积分器提供第一辅助拉电流，因此，向第一积分器和第二积分提供的辅助电流为辅助电流产生电路的电流均值，从而改善了由于电流源或电路的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器分别为音频负载提供的电压的差异，消除了音频功率放大器中的直流失调电压，保证了数字音频功率放大器的音频负载的发声效果优良。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的音频功率放大器的电路结构示意图；

图2为本发明的一个实施例提供的一种音频功率放大器的结构示意图；

图3为本发明的一个实施例提供的一种辅助电流产生电路的结构示意图；

图4为本发明的一个实施例提供的一种积分器的电路结构示意图；

图5为本发明的一个实施例提供的一种共模电压产生模块的电路结构示意图；

图6为本发明的一个实施例提供的一种驱动电路的电路结构示意图；

图7为本发明的一个实施例提供的一种PWM_CTRL波形与PWMP信号和PWMN信号的波形的对应关系示意图；

图8为本发明的一个实施例提供的一种PWM_CTRL波形与SW波形的对应关系示意图；

图9为第一积分器中第一电容的充放电波形示意图。

具体实施方式

正如背景技术所述，现有技术中的数字音频功率放大器在输出电压较高时，会出现由于内部电流源和功放环路驱动模块没有足够的电压余量，而使得数字音频功率放大器无法正常工作的情况。

参考图1，图1为现有技术中的音频功率放大器的结构示意图，音频功率放大器包括驱动电路、第一积分器和第二积分器，第一积分器和第二积分器包括共模电压产生模块、运算放大器、充电电容C1、功放环路驱动模块、电阻Rfb₁、晶体管P1和晶体管N1。当然，在实际应用中，音频功率放大器还包括数字调制器等，在此不再赘述。

数字调制器接入I2S等数字音频信号，而后对数字音频信号进行采样、delta-sigma噪声整形和BD调制后，输出由delta-sigma整形的同相信号和反相信号分别与三角波信号比较后得到的PWMP和PWMN两个脉冲宽度调制信号。驱动电路接收数字调制器输出的PWMP信号和PWMN信号，驱动电路中的第一驱动支路根据PWMP信号向第一积分器提供拉电流或灌电流，第二驱动支路根据PWMN信号向第二积分器提供拉电流或灌电流。

在工作过程中，当音频功率放大器的输出电压为较高值，例如10V时，就要求积分器中的共模电压产生模块提供的参考电压的值为5V，而在积分器中的功放环路驱动模块和共模电压产生模块中的电流源能够承受的最大工作电压即为5V，此时积分器中的功放环路驱动模块和电流源就没有电压余量保证积分器的正常工作，进而导致整个数字音频功率放大器无法正常工作。

并且，在图1所示的结构中，驱动电路由第一侧电流源IDAC1、第二侧电流源IDAC2、第三电流源IDAC3和第四电流源IDAC4构成，即使保证这些电流源的参数完全相同，但由于制备工艺等的缺陷，仍然会导致这些电流源的输出电流并不完全相等，这就使得注入到积分器的拉电流和灌电流并不相同等，这就产生了直流失调电压，若直流失调电压超过一定值，将会给数字音频功率放大器的输出功率的峰值带来不良影响，更严重的是会在音频负载中产生较为明显的POP声。

基于此，本发明提供了一种音频功率放大器，以克服现有技术存在的上述问题，包括：

数字调制器、第一侧电流源、第二侧电流源、驱动电路、辅助电流产生电路、第一积分器和第二积分器；所述数字调制器，用于将接收的音频数字信号转换为PWMP信号和PWMN信号；所述驱动电路包括交替运行的第一状态和第二状态；

当所述驱动电路处于第一状态时，所述驱动电路用于根据所述PWMP信号控制第一侧电流源向所述第一积分器提供第一主拉电流或第一主灌电流，根据所述PWMN信号控制第二侧电流源向所述第二积分器提供第二主拉电流或第二主灌电流；当所述驱动电路处于第二状态时，所述驱动电路用于根据所述PWMP信号控制所述第二侧电流源向所述第一积分器提供第二主拉电流或第二主灌电流，根据所述PWMN信号控制第一侧电流源向所述第二积分器提供第一主拉电流或第一主灌电流；

所述辅助电流产生电路用于在所述驱动电路处于第一状态时，向所述第一积分器提供第一辅助拉电流、向所述第二积分器提供第二辅助拉电流，在所述驱动电路处于第二状态时，向所述第一积分器提供第二辅助拉电流、向所述第二积分器提供第一辅助拉电流。

本发明提供的音频功率放大器，通过辅助电流产生电路在驱动电路工作时为积分器提供辅助拉电流，降低了在音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得音频功率放大器能够在输出电压较高时，仍然能够正常工作。

此外，在第一状态时，驱动电路向第一积分器提供第一主拉电流或第一主灌电流、向第二积分器提供第二主拉电流或第二主灌电流，在第二状态时，驱动电路向第一积分器提供第二主拉电流或第二主灌电流、向第二积分器提供第一主拉电流或第一主灌电流，由于第一状态和第二状态交替运行，因此，向第一积分器和第二积分器提供的主电流均为第一侧电流源和第二侧电流源的均值；并且，在第一状态时，辅助电流产生电路向第一积分器提供第一辅助拉电流、向第二积分器提供第二辅助拉电流，在第二状态时，辅助电流产生电路向第一积分器提供第二辅助拉电流、向第二积分器提供第一辅助拉电流，因此，向第一积分器和第二积分提供的辅助电流为辅助电流产生电路的电流均值，从而改善了由于电流源或电路的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器分别为音频负载提供的电压的差异，消除了音频功率放大器中的直流失调电压，保证了数字音频功率放大器的音频负载的发声效果优良。

以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请实施例提供了一种音频功率放大器，该音频功率放大器为数字音频功率放大器，如图2所示，包括数字调制器1、第一侧电流源2、第二侧电流源3、驱动电路4、辅助电流产生电路5、第一积分器6和第二积分器7。其中，第一积分器6的输出端和第二积分器7的输出端与音频负载8相连。

其中，数字调制器1用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

驱动电路4包括交替运行的第一状态和第二状态；

当驱动电路4处于第一状态时，驱动电路4用于根据PWMP信号控制第一侧电流源2向第一积分器6提供第一主拉电流或第一主灌电流，根据PWMN信号控制第二侧电流源3向第二积分器7提供第二主拉电流或第二主灌电流；

当驱动电路4处于第二状态时，驱动电路4用于根据PWMP信号控制第二侧电流源3向第一积分器6提供第二主拉电流或第二主灌电流，根据PWMN信号控制第一侧电流源2向第二积分器7提供第一主拉电流或第一主灌电流；

辅助电流产生电路5用于在驱动电路4处于第一状态时，向第一积分器6提供第一辅助拉电流、向第二积分器7提供第二辅助拉电流，在驱动电路4处于第二状态时，向第一积分器6提供第二辅助拉电流、向第二积分器7提供第一辅助拉电流。

基于此，通过辅助电流产生电路5在驱动电路4工作时为积分器提供辅助拉电流，降低了在数字音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得数字音频功率放大器能够在输出电压较高时，仍然能够正常工作，为实现音频功率放大器输出更高功率奠定了基础，以使得音频功率放大器能够获得更大的音量和较好的音质。

此外，在第一状态时，驱动电路4向第一积分器6提供第一主拉电流或第一主灌电流、向第二积分器7提供第二主拉电流或第二主灌电流，在第二状态时，驱动电路4向第一积分器6提供第二主拉电流或第二主灌电流、向第二积分器7提供第一主拉电流或第一主灌电流，由于第一状态和第二状态交替运行，因此，向第一积分器6和第二积分器7提供的主电流均为第一侧电流源2和第二侧电流源3的均值；并且，在第一状态时，辅助电流产生电路5向第一积分器6提供第一辅助拉电流、向第二积分器7提供第二辅助拉电流，在第二状态时，辅助电流产生电路5向第一积分器6提供第二辅助拉电流、向第二积分器7提供第一辅助拉电流，由于第一状态和第二状态交替运行，因此，向第一积分器6和第二积分7提供的辅助电流为辅助电流产生电路5中两个电流源的电流均值，从而改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器6和第二积分器7分别为音频负载8提供的电压的差异，消除了音频功率放大器中的直流失调电压，保证了数字音频功率放大器的音频负载8的发声效果优良。

参考图3，辅助电流产生电路5包括第一电阻R1、第一运算放大器50、第一晶体管M1至第七晶体管M7。其中，第一晶体管M1至第七晶体管M7都为PMOS晶体管，或者，第一晶体管M1至第七晶体管M7都为NMOS晶体管。

如图3所示，第一电阻R1的第一端与第一电压端PVDD相连，第一电阻RFB1的第二端与第一运算放大器50的第一输入端相连，第一运算放大器50的第二输入端与第二电压端VDD相连，第一运算放大器50的输出端与第一晶体管M1的栅极相连；

第一晶体管M1的第一端与第一电阻R1的第二端相连，第一晶体管M1的第二端接地；

第二晶体管M2的栅极与第一运算放大器50的输出端相连，第二晶体管M2的第一端与第四晶体管M4和第五晶体管M5的第二端相连，第二晶体管M2的第二端接地；

第三晶体管M3的栅极与第一运算放大器50的输出端相连，第三晶体管M3的第一端与第六晶体管M6和第七晶体管M7的第二端相连，第三晶体管M3的第二端接地；

第四晶体管M4的栅极与第一控制信号端SW1相连，第四晶体管M4的第一端与第一积分器6的输入端ViP以及第七晶体管M7的第一端相连；

第五晶体管M5的栅极与第二控制信号端SW2相连，第五晶体管M5的第一端与第二积分器7的输入端ViN以及第六晶体管M6的第一端相连；

第六晶体管M6的栅极与第一控制信号端SW1相连，第七晶体管M7的栅极与第二控制信号端SW2相连。

参考图4，积分器即第一积分器6或第二积分器7包括：共模电压产生模块、第二运算放大器51、第一电容C1、功放环路驱动模块、第八晶体管M8、第九晶体管M9和第二电阻Rfb1；其中，共模电压产生模块与第二运算放大器51的第一输入端连接，用于向第二运算放大器51输入参考电压V_REF；

第二运算放大器51的第二输入端用于接收驱动电路4和辅助电流产生电路5提供的拉电流或接收驱动电路4提供的灌电流；第二运算放大器51的输出端与功放环路驱动模块连接；

第一电容C1的一端与第二运算放大器51的第二输入端连接，另一端与第二运算放大器51的输出端连接；

功放环路驱动模块的第一输出端与第八晶体管M8的栅极连接，功放环路驱动模块的第二输出端与第九晶体管M9的栅极连接；

第九晶体管M9的第一端接地，第九晶体管M9的第二端与第八晶体管M8的第二端连接，作为积分器的输出端；

第八晶体管M8的第一端与第一电压端PVDD相连；第一电压端PVDD的电压等于参考电压V_REF的两倍；

第二电阻Rfb1的一端与第二运算放大器51的第二输入端连接、第二端与第九晶体管M9的第二端连接。

可选的，第一电阻R1的阻值等于第二电阻Rfb1的阻值的两倍。

参考图5，共模电压产生模块包括：第三电阻R3、第四电阻R4、第五电阻R5和第二电容C2；其中，

第三电阻R3的第一端与第二电压端VDD相连、第二端与第四电阻R4和第五电阻R5的第一端连接；

第四电阻R4的第二端与第二电容C2的第一端连接并接地；

第五电阻R5的第二端与第二电容C2的第二端连接，并作为共模电压产生模块的输出端，该输出端输出参考电压V_REF。

在上述实施例的基础上，在本申请的一个实施例中，驱动电路4包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；其中，

第一逻辑转换电路与第一可控开关电路相连，第一逻辑转换电路接收PWMP信号和PWMN信号，用于在处于第一状态时将PWMP信号和PWMN信号转换为第一控制信号，以控制第一可控开关电路将第一侧电流源2与第一积分器6连通；

第二逻辑转换电路与第二可控开关电路相连，第二逻辑转换电路接入PWMP信号和PWMN信号，用于在处于第一状态时将PWMP信号和PWMN信号转换为第二控制信号，以控制第二可控开关电路将第二侧电流源3与第二积分器7连通；

以及，在处于第二状态时，第一逻辑转换电路用于将PWMP信号和PWMN信号转换为第三控制信号，以控制第一可控开关电路将第一侧电流源2与第二积分器7连通；第二逻辑转换电路用于将PWMP信号和PWMN信号转换为第四控制信号，以控制第二可控开关电路将第二侧电流源3与第一积分器6连通。

在本发明的一实施例中，将PWMP信号和PWMN信号进行控制信号的转换可以通过逻辑门电路实现，即所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而而在所述第一状态时输出所述第一控制信号，在所述第二状态时输出所述第三控制信号；

和/或，所述第二逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第二控制信号，在所述第二状态时输出所述第四控制信号。

如图6所示，第一逻辑转换电路包括：第一与非门2011、第二与非门2012、第一或非门2021、第二或非门2022和第一反相器F1；

第一与非门2011、第二与非门2012、第一或非门2021和第二或非门2022的输出端均与第一可控开关电路相连，第一与非门2011和第二或非门2022的一输入端及第一反相器F1的输入端均接入状态控制信号，第二与非门2012和第一或非门2021的一输入端均连接第一反相器F1的输出端，第一与非门2011和第一或非门2021的另一输入端均接入PWMP信号，第二与非门2012和第二或非门2022的另一输入端均接入PWMN信号；

第二逻辑转换电路包括：第三与非门2013、第四与非门2014、第三或非门2023、第四或非门2024和第二反相器F2；第三与非门2013、第四与非门2014、第三或非门2023和第四或非门2024的输出端均与第二可控开关电路相连，第三与非门2013和第四或非门2024的一输入端及第二反相器F2的输入端均接入状态控制信号，第四与非门2014和第三或非门2023的一输入端均连接第二反相器F2的输出端，第三与非门2013和第三或非门2023的另一输入端均接入PWMN信号，第四与非门2014和第四或非门2024的另一输入端均接入PWMP信号。

第一可控开关电路包括：第十晶体管P1、第十一晶体管P2、第十二晶体管N4和第十三晶体管N5，第一侧电流源包括第一侧的第一子电流源IDACP1和第一侧的第二子电流源IDACP2；

第十晶体管P1和第十一晶体管P2的第一端均连接第一侧的第一子电流源IDACP1的输出端，第十晶体管P1的栅极连接第二与非门2012的输出端，第十晶体管P1的第二端连接第二积分器7，第十一晶体管P2的栅极连接第一与非门2011的输出端，第十一晶体管P2的第二端连接第一积分器6；第十二晶体管N4和第十三晶体管N5的第一端均连接第一侧的第二子电流源IDACP2的输入端，第十二晶体管N4的栅极连接第二或非门2022的输出端，第十二晶体管N4的第二端连接第二积分器7，第十三晶体管N5的栅极连接第一或非门2021的输出端，第十三晶体管N5的第二端连接第一积分器6；

第二可控开关电路包括：第十四晶体管P3、第十五晶体管P4、第十六晶体管N6和第十七晶体管N7，第二侧电流源包括第二侧的第一子电流源IDACN1和第二侧的第二子电流源IDACN2；第十四晶体管P3和第十五晶体管P4的第一端均连接第二侧的第一子电流源IDACN1的输出端，第十四晶体管P3的栅极连接第四与非门2014的输出端，第十四晶体管P3的第二端连接第一积分器6，第十五晶体管P4的栅极连接第三与非门2013的输出端，第十五晶体管P4的第二端连接第二积分器7；第十六晶体管N6和第十七晶体管N7的第一端均连接第二侧的第二子电流源IDACN2的输入端，第十六晶体管N6的栅极连接第四或非门2024的输出端，第十六晶体管N6的第二端连接第一积分器6，第十七晶体管N7的栅极连接第三或非门2023的输出端，第十七晶体管N7的第二端连接第二积分器7。

在图6所示的电路结构中，第一侧的第一子电流源IDACP1的输入端接入电源信号，及，第一侧的第二子电流源IDACP2的输出端接入接地端；以及，第二侧的第一子电流源IDACN1的输入端接入电源信号，及，第二侧的第二子电流源IDACN2的输出端接入接地端。其中，通过状态控制信号PWM_CTRL处于低电平或者高电平，来完成驱动电路4的运行状态的交替驱动，即第一状态和第二状态的交替驱动。

具体的，当状态控制信号处于高电平时，驱动电路运行第一状态，第一逻辑转换电路控制第一可控开关电路将所述第一侧电流源与所述第一积分器的输入端连通，且第二逻辑转换电路控制第二可控开关电路将第二侧电流源与第二积分器的输入端连通；结合图6所示，当状态控制信号PWM_CTRL处于高电平时，无论PWMP信号和PWMN信号处于高电平还是低电平，第一逻辑转换电路只能够通过逻辑门控制第十一晶体管P2或第十三晶体管N5导通，进而将第一侧电流源与第一积分器的输入端Vip连通，而第二逻辑转换电路只能够通过逻辑门控制第十五晶体管P4或第十七晶体管N7导通，进而将第二侧电流源与第二积分器的输入端Vin连通；

以及，当状态控制信号处于低电平时，驱动电路运行第二状态，第一逻辑转换电路控制第一可控开关电路将所述第一侧电流源与所述第二积分器的输入端连通，且第二逻辑转换电路控制第二可控开关电路将第二侧电流源与第一积分器的输入端连通；结合图6所示，当状态控制信号PWM_CTRL处于低电平时，无论PWMP信号和PWMN信号处于高电平还是低电平，第一逻辑转换电路只能够通过逻辑门控制第十晶体管P1或第十二晶体管N4导通，进而将第一侧电流源与第二积分器的输入端Vin连通，而第二逻辑转换电路只能够通过逻辑门控制第十四晶体管P3或第十六晶体管N6导通，进而将第二侧电流源与第一积分器的输入端Vip连通，最终驱动电路实现根据状态控制信号PWM_CTRL处于低电平或者高电平，来完成主驱动电路的运行状态的交替驱动，即第一状态和第二状态的交替驱动。

结合图6所示，上述的第二控制信号和第三控制信号即为状态控制信号PWM_CTRL与PWMN信号通过逻辑门电路转换后输出的用于控制第一可控开关或第二可控开关的信号；及，第一控制信号和第四控制信号即为状态控制信号PWM_CTRL与PWMP信号通过逻辑门电路转换后输出的用于控制第一可控开关或第二可控开关的信号。

可选的，参考图7，图7中给出了一种PWM_CTRL波形与PWMP信号和PWMN信号的波形的对应关系。其中，对于第一状态和第二状态与状态控制线号PWM_CTRL的低电平和高电平的对应关系，本申请不做具体限制，需要根据实际应用进行具体设计。

下面结合图2-图6，对本申请实施例提供的音频功率放大器的具体工作过程和具体参数性能进行分析。

在图3中，限定第一电阻R1的阻值等于第二电阻RFB1的阻值的两倍，且第一晶体管M1、第二晶体管M2和第三晶体管M3的宽长比相同。由于制造工艺可能存在偏差，导致第二晶体管M2构成的电流源I__M2和第三晶体管M3构成的电流源I__M3不完全相等，导致向第一积分器6输入的辅助拉电流和向第二积分器7输入的辅助拉电流并不相等，使得VOP通路和VON通路的增益不一致，造成对电源波动干扰等抑制能力变差，也就是功放的PSRR性能下降。

基于此，本发明实施例中，通过在不同的PWM周期内切换使用电流源I__M2和电流源I__M3，使得向第一积分器6输入的辅助拉电流和向第二积分器7输入的辅助拉电流相等。

结合参考图8，在SW1为低电平、SW2为高电平时，第五晶体管M5和第七晶体管M7关断、第四晶体管M4和第六晶体管M6导通，使得电流源I__M2连接到第一积分器6的输入端ViP，电流源I__M3连接到第二积分器7的输入端ViN，使得电流源I__M2向第一积分器6提供第一辅助拉电流I__M2、电流源I__M3向第二积分器7提供第二辅助拉电流I__M3；在SW1为高电平、SW2为低电平时，第五晶体管M5和第七晶体管M7导通、第四晶体管M4和第六晶体管M6关断，使得电流源I__M2连接到第二积分器7的输入端ViN，电流源I__M3连接到第一积分器6的输入端ViP，使得电流源I__M3向第一积分器6提供第二辅助拉电流I__M3、电流源I__M2向第二积分器7提供第一辅助拉电流I__M2。也就是说，在第一状态时，可以通过使SW1为低电平、SW2为高电平，来使得辅助电流产生电路向第一积分器6提供第一辅助拉电流I__M2、向第二积分器7提供第二辅助拉电流I__M3；在第二状态时，可以通过使SW1为高电平、SW2为低电平，来使得辅助电流产生电路向第一积分器6提供第二辅助拉电流I__M3、向第二积分器7提供第一辅助拉电流I__M2。

此时，第一积分器6的输入端ViP和第二积分器7的输入端ViN的辅助电流I_SNK1和辅助电流I_SNK2均为(I__M2+I__M3)/2，因此，使得向第一积分器6输入的辅助拉电流和向第二积分器7输入的辅助拉电流相等，有效消除了VOP通路和VON通路之间的直流失调电压，解决了制造工艺失配等非理想因素导致的音频功率放大器的PSRR性能下降的问题。

图5为共模电压产生模块的电路结构示意图，以第一积分器6所在支路为例进行说明，当第一积分器6的输出电压VOP＝“1”时，通过第二电阻Rfb1和辅助电流产生电路5输出的辅助电流I_SNK1给第一电容C1充电的电流为I_{FB1_a}；当第一积分器6的输出电压VOP＝“0”时，通过第二电阻RFB1和辅助电流I_SNK1给第一电容C1放电的电流为I_{FB1_b}；其中，

I_FB＝I_{FB1_a}＝I_{FB1_b}

可以得到：

参考图6，以第一逻辑转换电路和第一可控开关电路为例，分析输入占空比和输出信号之间的关系。第一积分器6的第一电容C1在一个周期内的充放电分为4个阶段，具体参考图9，在图9中，PWM_IN表示输入的PWM信号，以第一积分器6为例，则为PWMP；V_OUT表示第一积分器6或第二积分器7的输出信号，即V_OP或V_ON，以第一积分器6为例，则为V_OP；I_C表示第一电容C1的充电电流；V_C表示第一电容C1上的电压。

阶段T1：PWMP＝“1”，第一积分器6的输出信号V_OP＝“1”，电流I_DAC为第一积分器6的第一电容C1充电，音频功率放大器的输出信号通过第二电阻Rfb1和第一侧电流源2这一支路(支路电流值为I_FB)给第一电容C1充电；

I_{C1_T1}＝I_DAC+I_FB；

阶段T2：PWMP＝“1”，第一积分器6的输出信号V_OP＝“0”，电流I_DAC为第一积分器6的第一电容C1充电，音频功率放大器的输出信号通过第二电阻Rfb1和第一侧电流源2这一支路(支路电流值为I_FB)给第一电容C1放电；

I_{C1_T2}＝I_DAC-I_FB；

阶段T3：PWMP＝“0”，第一积分器6的输出信号V_OP＝“0”，电流I_DAC为第一积分器6的第一电容C1放电，音频功率放大器的输出信号通过第二电阻Rfb1和第一侧电流源2这一支路(支路电流值为I_FB)给第一电容C1放电；

I_{C1_T3}＝-I_DAC-I_FB；

阶段T4：PWMP＝“0”，第一积分器6的输出信号V_OP＝“1”，电流I_DAC为第一积分器6的第一电容C1放电，数字音频功率放大器的输出信号通过第二电阻Rfb1和第一侧电流源2这一支路(支路电流值为I_FB)给第一电容C1充电；

I_{C1_T4}＝-I_DAC+I_FB；

正常工作时，第一电容C1的充放电平衡，则有：

I_{C1_T1}×t₁+I_{C1_T2}×t₂＝-I_{C1_T3}×t₃-I_{C1_T4}×t₄

将I_{C1_T1～4}代入上式，整理可得

I_DAC×(t₁+t₂)-I_DAC×(t₃+t₄)＝I_FB×(t₂+t₃)-I_FB×(t₁+t₄)

其中，t₁+t₂＝D_IN×T，t₃+t₄＝(1-D_IN)×T，t₁+t₄＝D_OUT×T，t₂+t₃＝(1-D_OUT)×T；其中，D_IN表示输入的PWMP信号的占空比，D_OUT是指音频功率放大器输出信号的占空比。

又由于，

整理可得

第一积分器6所在环路的输出电压V_OP满足下式：

V_OP＝D_OUT×PVDD

上式表明V_OP是一个以1/2×PVDD为共模点，50％输入占空比D_IN为中心的信号。

同理可得，

可以看出，VOP通路和VON通路的增益相等，数字音频功率放大器的增益为：

通过在不同的PWM周期内切换使用第一侧电流源2和第二侧电流源3，在PWM_CTRL为高电平时，PWMP信号通过IDACP1/IDACP2向第一积分器6的输入端ViP灌入或抽取电流，此时，PWMN信号通过IDACN1/IDACP2向第二积分器7的输入端ViN灌入或抽取电流；而PWM_CTRL为低电平时，PWMP信号通过IDACN1/IDACP2第一积分器6的输入端ViP灌入或抽取电流，此时PWMN信号通过IDACP1/IDACP2向第二积分器7的输入端ViN灌入或抽取电流。

此时，第一积分器6的输入端ViP和第二积分器7的输入端ViN的的主电流均为(IDACP+IDACN)/2，因此，使得从第一积分器6抽取的主灌电流和从第二积分器7抽取的主灌电流相等，或，向第一积分器6输入的主拉电流和向第二积分器7输入的主拉电流相等，有效消除了VOP通路和VON通路之间的直流失调电压，解决了制造工艺失配等非理想因素导致的直流失调电压。

相应的，本申请实施例还提供了一种电子设备，电子设备包括如上述任一实施例的音频功率放大器。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种音频功率放大器，其特征在于，包括：数字调制器、第一侧电流源、第二侧电流源、驱动电路、辅助电流产生电路、第一积分器和第二积分器；

所述数字调制器，用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

所述驱动电路包括交替运行的第一状态和第二状态；

当所述驱动电路处于第一状态时，所述驱动电路用于根据所述PWMP信号控制第一侧电流源向所述第一积分器提供第一主拉电流或第一主灌电流，根据所述PWMN信号控制第二侧电流源向所述第二积分器提供第二主拉电流或第二主灌电流；

当所述驱动电路处于第二状态时，所述驱动电路用于根据所述PWMP信号控制所述第二侧电流源向所述第一积分器提供第二主拉电流或第二主灌电流，根据所述PWMN信号控制第一侧电流源向所述第二积分器提供第一主拉电流或第一主灌电流；

所述辅助电流产生电路用于在所述驱动电路处于第一状态时，向所述第一积分器提供第一辅助拉电流、向所述第二积分器提供第二辅助拉电流，在所述驱动电路处于第二状态时，向所述第一积分器提供第二辅助拉电流、向所述第二积分器提供第一辅助拉电流。

2.根据权利要求1所述的音频功率放大器，其特征在于，所述辅助电流产生电路包括第一电阻、第一运算放大器、第一晶体管至第七晶体管；

所述第一电阻的第一端与第一电压端相连，所述第一电阻的第二端与所述第一运算放大器的第一输入端相连，所述第一运算放大器的第二输入端与第二电压端相连，所述第一运算放大器的输出端与第一晶体管的栅极相连；

所述第一晶体管的第一端与所述第一电阻的第二端相连，所述第一晶体管的第二端接地；

所述第二晶体管的栅极与所述第一运算放大器的输出端相连，所述第二晶体管的第一端与所述第四晶体管和所述第五晶体管的第二端相连，所述第二晶体管的第二端接地；

所述第三晶体管的栅极与所述第一运算放大器的输出端相连，所述第三晶体管的第一端与所述第六晶体管和所述第七晶体管的第二端相连，所述第三晶体管的第二端接地；

所述第四晶体管的栅极与第一控制信号端相连，所述第四晶体管的第一端与所述第一积分器的输入端以及所述第七晶体管的第一端相连；

所述第五晶体管的栅极与第二控制信号端相连，所述第五晶体管的第一端与所述第二积分器的输入端以及所述第六晶体管第一端相连；

所述第六晶体管的栅极与所述第一控制信号端相连，所述第七晶体管的栅极与所述第二控制信号端相连。

3.根据权利要求2所述的音频功率放大器，其特征在于，所述第一晶体管至第七晶体管都为PMOS晶体管，或者，所述第一晶体管至第七晶体管都为NMOS晶体管。

4.根据权利要求3所述的音频功率放大器，其特征在于，所述积分器包括：共模电压产生模块、第二运算放大器、第一电容、功放环路驱动模块、第八晶体管、第九晶体管和第二电阻；其中，

所述共模电压产生模块与所述第二运算放大器的第一输入端相连，用于向所述第二运算放大器输入参考电压；

所述第二运算放大器的第二输入端用于接收所述驱动电路和所述辅助电流产生电路提供的拉电流或所述驱动电路提供的灌电流；所述第二运算放大器的输出端与所述功放环路驱动模块相连；

所述第一电容的一端与所述第二运算放大器的第二输入端相连，另一端与所述第二运算放大器的输出端相连；

所述功放环路驱动模块的第一输出端与所述第八晶体管的栅极相连，所述功放环路驱动模块的第二输出端与所述第九晶体管的栅极相连；

所述第九晶体管的第一端接地，所述第九晶体管的第二端与所述第八晶体管的第二端相连，作为所述积分器的输出端；所述第八晶体管的第一端与第一电压端相连；

所述第二电阻的第一端与所述第二运算放大器的第二输入端相连、第二端与所述积分器的输出端相连。

5.根据权利要求4所述的音频功率放大器，其特征在于，所述第一电阻的阻值等于所述第二电阻的阻值的两倍；

所述第一晶体管、所述第二晶体管和所述第三晶体管的宽长比相同。

6.根据权利要求4所述的音频功率放大器，其特征在于，所述共模电压产生模块包括：第三电阻、第四电阻、第五电阻和第二电容；其中，

所述第三电阻的第一端与第二电压端相连、第二端与所述第四电阻和第五电阻的第一端相连；

所述第四电阻的第二端与所述第二电容的第一端相连并接地；

所述第五电阻的第二端与所述第二电容的第二端相连，并作为所述共模电压产生模块的输出端。

7.根据权利要求1所述的音频功率放大器，其特征在于，所述驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；其中，

所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接收所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第一控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第一积分器连通；

所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第二控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第二积分器连通；

所述第一逻辑转换电路还用于在处于所述第二状态时，将所述PWMP信号和所述PWMN信号转换为第三控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第二积分器连通；

所述第二逻辑转换电路还用于在处于所述第二状态时，将所述PWMP信号和所述PWMN信号转换为第四控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第一积分器连通。

8.根据权利要求7所述的数字音频功率放大器，其特征在于，所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第一控制信号，在所述第二状态时输出所述第三控制信号；

和/或，所述第二逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第二控制信号，在所述第二状态时输出所述第四控制信号。

9.根据权利要求7所述的音频功率放大器，其特征在于，所述第一逻辑转换电路包括：第一与非门、第二与非门、第一或非门、第二或非门和第二反相器；

所述第一与非门、所述第二与非门、所述第一或非门和所述第二或非门的输出端均与所述第一可控开关电路相连，所述第一与非门和所述第二或非门的一输入端及所述第二反相器的输入端均接入状态控制信号，所述第二与非门和所述第一或非门的一输入端均连接所述第二反相器的输出端，所述第一与非门和所述第一或非门的另一输入端均接入所述PWMP信号，所述第二与非门和所述第二或非门的另一输入端均接入所述PWMN信号；

所述第二逻辑转换电路包括：第三与非门、第四与非门、第三或非门、第四或非门和第三反相器；所述第三与非门、所述第四与非门、所述第三或非门和所述第四或非门的输出端均与所述第二可控开关电路相连，所述第三与非门和所述第四或非门的一输入端及所述第三反相器的输入端均接入状态控制信号，所述第四与非门和所述第三或非门的一输入端均连接所述第三反相器的输出端，所述第三与非门和所述第三或非门的另一输入端均接入所述PWMN信号，所述第四与非门和所述第四或非门的另一输入端均接入所述PWMP信号。

10.根据权利要求9所述的数字音频功率放大器，其特征在于，所述第一可控开关电路包括：第十晶体管、第十一晶体管、第十二晶体管和第十三晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；

所述第十晶体管和所述第十一晶体管的第一端均连接所述第一侧的第一子电流源的输出端，所述第十晶体管的栅极连接所述第二与非门的输出端，所述第十晶体管的第二端连接所述第二积分器，所述第十一晶体管的栅极连接所述第一与非门的输出端，所述第十一晶体管的第二端连接所述第一积分器；所述第十二晶体管和所述第十三晶体管的第一端均连接所述第一侧的第二子电流源的输入端，所述第十二晶体管的栅极连接所述第二或非门的输出端，所述第十二晶体管的第二端连接所述第二积分器，所述第十三晶体管的栅极连接所述第一或非门的输出端，所述第十三晶体管的第二端连接所述第一积分器；

所述第二可控开关电路包括：第十四晶体管、第十五晶体管、第十六晶体管和第十七晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；所述第十四晶体管和所述第十五晶体管的第一端均连接所述第二侧的第一子电流源的输出端，所述第十四晶体管的栅极连接所述第四与非门的输出端，所述第十四晶体管的第二端连接所述第一积分器，所述第十五晶体管的栅极连接所述第三与非门的输出端，所述第十五晶体管的第二端连接所述第二积分器；所述第十六晶体管和所述第十七晶体管的第一端均连接所述第二侧的第二子电流源的输入端，所述第十六晶体管的栅极连接所述第四或非门的输出端，所述第十六晶体管的第二端连接所述第一积分器，所述第十七晶体管的栅极连接所述第三或非门的输出端，所述第十七晶体管的第二端连接所述第二积分器。

11.一种电子设备，其特征在于，所述电子设备包括如权利要求1-10任一项所述的音频功率放大器。

Images