CN111404497A

CN111404497A - 一种数字音频功率放大器

Info

Publication number: CN111404497A
Application number: CN202010245505.XA
Authority: CN
Inventors: 周佳宁
Original assignee: Shanghai Awinic Technology Co Ltd
Current assignee: Shanghai Awinic Technology Co Ltd
Priority date: 2020-03-31
Filing date: 2020-03-31
Publication date: 2020-07-10
Anticipated expiration: 2040-03-31
Also published as: CN111404497B

Abstract

本发明提供的一种数字音频功率放大器，主电流源中通过镜像电流模块镜像参考电流，实现低底噪的数字音频功率放大器。且通过辅助电流产生电路为第一积分器和第二积分器的输入端提供对应的辅助拉电流，避免了主电流源和积分器相应功放环路没有足够的电压余量支持电路正常工作的情况出现。辅助电流产生电路的第一辅助状态和第二辅助状态交替运行，避免了辅助电流产生电路制作工艺失配等非理想因素导致的电源抑制比下降的情况出现。主驱动电路的第一主状态和第二主状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧镜像电流模块和第二侧镜像电流模块的电流均值，改善工艺偏差对提供给积分器的电流造成的影响，消除直流失调电压。

Description

一种数字音频功率放大器

技术领域

本发明涉及数字音频功放技术领域，更为具体地说，涉及一种数字音频功率放大器。

背景技术

目前D类音频功率放大器因其超过80％的高效率而获得了广泛的应用。特别是在手机等电子设备领域，高效率的音频功率放大器不仅能够延长电子设备的工作时间、减小电子设备的发热量，而且能够获得更大的音量和更好的音质。D类音频功率放大器主要分两类，一类为模拟音频功率放大器，另一类为数字音频功率放大器。由于音频信号能够通过数字音频功率放大器进行数字信号传输，具有极高的抗RF干扰性能和较低的底噪，因此，目前数字音频功率放大器的应用较为广泛。

但是，现有技术中的数字音频功率放大器在输出电压达到较高电压值(例如10V)时，会出现由于数字音频功率放大器的电流源和积分器相应的功放环路没有足够的电压余量，而使得数字音频功率放大器无法正常工作的情况。

发明内容

有鉴于此，本发明提供了一种数字音频功率放大器，能够有效的解决现有技术存在的技术问题。

为实现上述目的，本发明提供的技术方案如下：

一种数字音频功率放大器，包括：D类数字调制器、主电流源、主驱动电路、辅助电流产生电路、第一积分器和第二积分器；

所述D类数字调制器用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

所述主电流源包括参考电流模块、第一侧镜像电流模块和第二侧镜像电流模块，所述参考电流模块用于生成参考电流，且控制所述第一侧镜像电流模块镜像所述参考电流为第一拉电流或第一灌电流，及控制所述第二侧镜像电流模块镜像所述参考电流为第二拉电流或第二灌电流；

所述主驱动电路包括交替运行的第一主状态和第二主状态，其中，在所述主驱动电路处于所述第一主状态时，所述主驱动电路根据所述PWMP信号而控制第一侧镜像电流模块为第一积分器的输入端提供所述第一拉电流或所述第一灌电流，及根据所述PWMN信号而控制第二侧镜像电流模块为第二积分器的输入端提供所述第二拉电流或所述第二灌电流；以及，当所述主驱动电路处于所述第二主状态时，所述主驱动电路根据所述PWMP信号而控制所述第二侧镜像电流模块为所述第一积分器的输入端提供所述第二拉电流或所述第二灌电流，及根据所述PWMN信号而控制所述第一侧镜像电流模块为所述第二积分器的输入端提供所述第一拉电流或所述第一灌电流；

所述辅助电流产生电路包括交替运行的第一辅助状态和第二辅助状态，其中，所述辅助电流产生电路在所述第一辅助状态时为所述第一积分器的输入端提供第一辅助拉电流，且为所述第二积分器的输入端提供第二辅助拉电流；以及，所述辅助电流产生电路在所述第二辅助状态时为所述第二积分器的输入端提供第一辅助拉电流，且为所述第一积分器的输入端提供第二辅助拉电流，其中，所述第一积分器和所述第二积分器分别用于对其输入端接入信号进行积分求和。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供的一种数字音频功率放大器，主电流源中通过镜像电流模块镜像参考电流，使得拉电流和灌电流均等于参考电流，进而能够改善主电流源中的1/f噪声的影响，实现低底噪的数字音频功率放大器。且通过辅助电流产生电路为第一积分器和第二积分器的输入端提供对应的辅助拉电流，降低了在数字音频功率放大器输出电压较高时，对积分器内涉及的参考电压较大的需求，进而避免了主电流源和积分器相应功放环路没有足够的电压余量支持电路正常工作的情况出现。

其次，辅助电流产生电路在第一辅助状态时为第一积分器的输入端提供第一辅助拉电流，且为第二积分器的输入端提供第二辅助拉电流；以及，辅助电流产生电路在第二辅助状态时为第二积分器的输入端提供第一辅助拉电流，且为第一积分器的输入端提供第二辅助拉电流，进而通过辅助电流产生电路的第一辅助状态和第二辅助状态交替运行，使得向第一积分器和第二积分提供的辅助拉电流为辅助电流产生电路的电流均值，避免了辅助电流产生电路制作工艺失配等非理想因素导致的电源抑制比下降的情况出现。

此外，在主驱动电路处于第一主状态时根据PWMP信号控制第一侧镜像电流模块为第一积分器的输入端提供电流，而根据PWMN信号控制第二侧镜像电流模块为第二积分器的输入端提供电流；且在主驱动电路处于第二主状态时根据PWMP信号控制第二侧镜像电流模块为第一积分器的输入端提供电流，而根据PWMN信号控制第一侧镜像电流模块为第二积分器的输入端提供电流，主驱动电路的第一主状态和第二主状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧镜像电流模块和第二侧镜像电流模块的电流均值，改善了由于主电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器分别为音频负载提供的电压的差异，消除直流失调电压，保证音频负载的发声效果优良。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中一种数字音频功率放大器的结构示意图；

图2为本发明实施例提供的一种数字音频功率放大器的结构示意图；

图3为本发明实施例提供的一种主电流源的结构示意图；

图4为本发明实施例提供的一种主驱动电路的结构示意图；

图5为本发明实施例提供的一种积分器的结构示意图；

图6为本发明实施例提供的一种共模电压产生模块的结构示意图；

图7为本发明实施例提供的一种辅助电流产生电路的结构示意图；

图8为本发明实施例提供的第一电容的充放电波形图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，现有技术中的数字音频功率放大器在输出电压达到较高电压值(例如10V)时，会出现由于数字音频功率放大器的电流源和积分器相应的功放环路没有足够的电压余量，而使得数字音频功率放大器无法正常工作的情况。

参考图1所示，为现有技术中一种数字音频功率放大器的结构示意图，其中，数字音频功率放大器包括第一侧电流源、第二侧电流源、第一积分器和第二积分器，第一积分器和第二积分器任意一积分器包括共模电压产生模块、运算放大器、电容C、功放环路驱动模块、反馈电阻Rfb、晶体管P和晶体管N。当然，在实际应用中，数字音频功率放大器还包括数字调制器等，在此不再赘述。

数字调制器接入I2S等数字音频信号，而后对数字音频信号进行采样、delta-sigma噪声整形和BD调制后，输出由delta-sigma整形的同相信号和反相信号分别与三角波信号比较后得到的PWMP和PWMN两个脉冲宽度调制信号。第一侧电流源根据PWMP信号向第一积分器提供拉电流或灌电流，第第二侧电流源根据PWMN信号向第二积分器提供拉电流或灌电流。

在工作过程中，以第一积分器为例，为了维持第一积分器中功放环路的稳定性，Vop电压在等于功率电源PVDD的电压时注入Vip节点的电流值，必须等于Vop电压在等于0时从Vip节点抽取的电流值。这就意味着参考电压VREF等于PVDD的电压的一半。而当数字音频功率放大器为高压数字音频功率放大器而输出较高电压时，例如10V时，就要求积分器中的共模电压产生模块提供的参考电压的值VREF为5V。而由于第一侧电流源和第一积分器相应功放环路能够支持的最大工作电压即为5V，此时数字音频功率放大器的第一侧电流源和第一积分器相应的功放环路没有足够的电压余量，而使得数字音频功率放大器无法正常工作的情况。

基于此，本发明实施例提供了一种数字音频功率放大器，能够有效的解决现有技术存在的技术问题。为实现上述目的，本发明实施例提供的技术方案如下，具体参考图2至图8对本发明实施例提供的技术方案进行详细的描述。

参考图2所示，为本发明实施例提供的一种数字音频功率放大器的结构示意图，其中，数字音频功率放大器包括：

D类数字调制器1、主电流源、主驱动电路5、辅助电流产生电路6、第一积分器7和第二积分器8；

所述D类数字调制器1用于将接收的音频数字信号转换为PWMP信号和PWMN信号。

所述主电流源包括参考电流模块2、第一侧镜像电流模块3和第二侧镜像电流模块4，所述参考电流模块2用于生成参考电流，且控制所述第一侧镜像电流模块3镜像所述参考电流为第一拉电流或第一灌电流，及控制所述第二侧镜像电流模块4镜像所述参考电流为第二拉电流或第二灌电流。

所述主驱动电路5包括交替运行的第一主状态和第二主状态，其中，在所述主驱动电路5处于所述第一主状态时，所述主驱动电路5根据所述PWMP信号而控制第一侧镜像电流模块3为第一积分器7的输入端Vip提供所述第一拉电流或所述第一灌电流，及根据所述PWMN信号而控制第二侧镜像电流模块4为第二积分器8的输入端Vin提供所述第二拉电流或所述第二灌电流；以及，当所述主驱动电路5处于所述第二主状态时，所述主驱动电路5根据所述PWMP信号而控制所述第二侧镜像电流模块4为所述第一积分器7的输入端Vip提供所述第二拉电流或所述第二灌电流，及根据所述PWMN信号而控制所述第一侧镜像电流模块3为所述第二积分器8的输入端Vin提供所述第一拉电流或所述第一灌电流；其中，第一积分器7和第二积分器8的输出端均连接音频负载9。

所述辅助电流产生电路6包括交替运行的第一辅助状态和第二辅助状态，其中，所述辅助电流产生电路6在所述第一辅助状态时为所述第一积分器7的输入端Vip提供第一辅助拉电流，且为所述第二积分器8的输入端Vin提供第二辅助拉电流；以及，所述辅助电流产生电路6在所述第二辅助状态时为所述第二积分器8的输入端Vin提供第一辅助拉电流，且为所述第一积分器7的输入端Vip提供第二辅助拉电流，其中，所述第一积分器7和所述第二积分器8分别用于对其输入端接入信号进行积分求和。

需要说明的是，本发明实施例提供的数字音频功率放大器的第一积分器和第二积分器用于对其输入端接入的信号进行积分求和处理，且积分器具有低通滤波作用。其中，第一积分器和第二积分器所包括的组成器件相同，且相应组成器件的参数相同；以及，辅助电流产生电路产生的第一辅助拉电流和第二辅助拉电流相同。其中，本发明提供的拉电流即抽取积分器的输入端的电流，而灌电流即为灌入积分器的输入端的电流。

由上述内容可知，本发明提供的技术方案，主电流源中通过镜像电流模块镜像参考电流，使得拉电流和灌电流均等于参考电流，进而能够改善主电流源中的1/f噪声的影响，实现低底噪的数字音频功率放大器。且通过辅助电流产生电路为第一积分器和第二积分器的输入端提供对应的辅助拉电流，降低了在数字音频功率放大器输出电压较高时，对积分器内涉及的参考电压较大的需求，进而避免了主电流源和积分器相应功放环路没有足够的电压余量支持电路正常工作的情况出现。

参考图3所示，为本发明实施例提供的一种主电流源的结构示意图，其中，本发明实施例提供的主电流源中，所述参考电流模块包括参考电流源IR、第一主运算放大器110、第二主运算放大器120、第三主P型晶体管P30、两个第一主电阻R10和一个第二主电阻R20；所述第一侧镜像电流模块包括第一主P型晶体管P10、第一主N型晶体管N10、一个第一主电阻R10和一个第二主电阻R20；所述第二侧镜像电流模块包括第二主P型晶体管P20、第二主N型晶体管N20、一个第一主电阻R10和一个第二主电阻R20；

所述第一主P型晶体管P10、所述第二主P型晶体管P20和所述第三主P型晶体管P30的栅极均连接所述第一主运算放大器110的输出端，所述第一主P型晶体管P10的第一端、所述第二主P型晶体管P20的第一端、所述第三主P型晶体管P30的第一端和所述第一主运算放大器110的同相端分别连接各自相应第一主电阻R10的第一端，所述第一主电阻R10的第二端连接工作电压端VDD，所述第一主运算放大器110的反相端连接所述第三主P型晶体管P30的第一端，所述参考电流源IR电连接所述第一主运算放大器110的同相端，其中，所述第一主P型晶体管P10的第二端用于输出所述第一灌电流，及所述第二主P型晶体管P20的第二端用于输出所述第二灌电流；

以及，所述第三主P型晶体管P30、所述第一主N型晶体管N10和所述第二主N型晶体N20的第二端分别连接各自相应第二主电阻R20的第一端，所述第二主电阻R20的第二端连接接地端，所述第一主N型晶体管N10和所述第二主N型晶体N20的栅极均连接所述第二主运算放大器120的输出端，所述第二主运算放大器120的同相端连接所述第三主P型晶体管P30的第二端，所述第二主运算放大器120的反相端连接所述第一主N型晶体管N10的第一端，其中，所述第一主N型晶体管N10的第一端用于输出所述第一拉电流，及所述第二主N型晶体管N20的第一端用于输出所述第二拉电流。

可以理解的，主电流源的噪声主要包括有热噪声和1/f噪声两部分，其中，本发明提供的数字音频功率放大器的主电流源中通过镜像电流模块镜像参考电流，使得拉电流和灌电流均等于参考电流，进而能够改善主电流源中的1/f噪声的影响，实现低底噪的数字音频功率放大器。并且，在改善主电流源中的1/f噪声的影响的前提下，主电流源中噪声仅包括有第一主电阻和第二主电阻的热噪声，由于电阻的热噪声可以表示为

故而，通过优化选取较大阻值的第一主电阻和第二主电阻，能够减小主电流源中的热噪声，进一步降低数字音频功率放大器的噪声。

需要说明的是，本发明实施例对于第一主电阻和第二主电阻的具体阻值不做限定，对此需要根据实际应用进行具体选取。

在本发明一实施例中，本发明提供的所述主驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；

其中，所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一主状态时将所述PWMP信号和所述PWMN信号转换为第一控制信号，以控制所述第一可控开关电路将所述第一侧镜像电流模块与所述第一积分器的输入端连通；及所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在所述第一主状态时将所述PWMP信号和所述PWMN信号转换为第二控制信号，以控制所述第二可控开关电路将所述第二侧镜像电流模块与所述第二积分器的输入端连通；

和/或，在所述第二主状态时，所述第一逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第三控制信号，以控制所述第一可控开关电路将所述第一侧镜像电流模块与所述第二积分器的输入端连通；及所述第二逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第四控制信号，以控制所述第二可控开关电路将所述第二侧镜像电流模块与所述第一积分器的输入端连通。

在本发明一实施例中，本发明对PWMP信号和PWMN信号进行控制信号的转换可以通过逻辑门电路实现，即所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一主状态时输出所述第一控制信号，及在所述第二主状态时输出所述第三控制信号；

和/或，所述第二逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一主状态时输出所述第二控制信号，及在所述第二主状态时输出所述第四控制信号。

具体参考图4所示，为本发明实施例提供的一种主驱动电路的结构示意图，其中，本发明实施例提供的所述第一逻辑转换电路包括：第一与非门2011、第二与非门2012、第一或非门2021、第二或非门2022和第一反相器2031；

所述第一与非门2011、所述第二与非门2012、所述第一或非门2021和所述第二或非门2022的输出端均与所述第一可控开关电路相连，所述第一与非门2011和所述第二或非门2022的一输入端及所述第一反相器2031的输入端均接入主状态控制信号PWM_CTRL，所述第二与非门2012和所述第一或非门2021的一输入端均连接所述第一反相器2031的输出端，所述第一与非门2011和所述第一或非门2021的另一输入端均接入所述PWMP信号，所述第二与非门2012和所述第二或非门2022的另一输入端均接入所述PWMN信号；

以及，所述第二逻辑转换电路包括：第三与非门2013、第四与非门2014、第三或非门2023、第四或非门2024和第二反相器2032；

所述第三与非门2013、所述第四与非门2014、所述第三或非门2023和所述第四或非门2024的输出端均与所述第二可控开关电路相连，所述第三与非门2013和所述第四或非门2024的一输入端及所述第二反相器2032的输入端均接入主状态控制信号PWM_CTRL，所述第四与非门2014和所述第三或非门2023的一输入端均连接所述第二反相器2032的输出端，所述第三与非门2013和所述第三或非门2023的另一输入端均接入所述PWMN信号，所述第四与非门2014和所述第四或非门2024的另一输入端均接入所述PWMP信号。

如图4所示，本发明实施例提供的所述第一可控开关电路包括：第一P型晶体管P1、第二P型晶体管P2、第一N型晶体管N1和第二N型晶体管N2，所述第一侧镜像电流模块包括第一侧的第一子镜像电流模块IDACP1和第一侧的第二子镜像电流模块IDACP2；

所述第一P型晶体管P1和所述第二P型晶体管P2的源极均连接所述第一侧的第一子镜像电流模块IDACP1的输出端，所述第一P型晶体管P1的栅极连接所述第二与非门2012的输出端，所述第一P型晶体管P1的漏极连接所述第二积分器8的输入端Vin，所述第二P型晶体管P2的栅极连接所述第一与非门2011的输出端，所述第二P型晶体管P2的漏极连接所述第一积分器7的输入端Vip；

所述第一N型晶体管N1和所述第二N型晶体管N2的源极均连接所述第一侧的第二子镜像电流模块IDACP2的输入端，所述第一N型晶体管N1的栅极连接所述第二或非门2022的输出端，所述第一N型晶体管N1的漏极连接所述第二积分器8的输入端Vin，所述第二N型晶体管N2的栅极连接所述第一或非门2021的输出端，所述第二N型晶体管N2的漏极连接所述第一积分器7的输入端Vip；

以及，所述第二可控开关电路包括：第三P型晶体管P3、第四P型晶体管P4、第三N型晶体管N3和第四N型晶体管N4，所述第二侧镜像电流模块包括第二侧的第一子镜像电流模块IDACN1和第二侧的第二子镜像电流模块IDACN2；

所述第三P型晶体管P3和所述第四P型晶体管P4的源极均连接所述第二侧的第一子镜像电流模块IDACN1的输出端，所述第三P型晶体管P3的栅极连接所述第四与非门2014的输出端，所述第三P型晶体管P3的漏极连接所述第一积分器7的输入端Vip，所述第四P型晶体管P4的栅极连接所述第三与非门2013的输出端，所述第四P型晶体管P4的漏极连接所述第二积分器8的输入端Vin；

所述第三N型晶体管N3和所述第四N型晶体管N4的源极均连接所述第二侧的第二子镜像电流模块IDACN2的输入端，所述第三N型晶体管N3的栅极连接所述第四或非门2024的输出端，所述第三N型晶体管N3的漏极连接所述第一积分器7的输入端Vip，所述第四N型晶体管N4的栅极连接所述第三或非门2023的输出端，所述第四N型晶体管N4的漏极连接所述第二积分器8的输入端Vin。

可以理解的，在本发明实施例提供的主电流源为图3所示结构时，本发明实施例提供的第一侧的第一子镜像电流模块IDACP1即包括第一主P型晶体管P10及其相连的第一主电阻R10，且第一侧的第一子镜像电流模块IDACP1的输出端即为第一主P型晶体管P10的第二端；及，第一侧的第二子镜像电流模块IDACP2即包括第一主N型晶体管N10及其相连的第二主电阻R20，且第一侧的第二子镜像电流模块IDACP2的输入端即为第一主N型晶体管N10的第一端。

以及，第二侧的第一子镜像电流模块IDACN1即包括第二主P型晶体管P20及其相连的第一主电阻R10，且第二侧的第一子镜像电流模块IDACN1的输出端即为第二主P型晶体管P20的第二端；及，第二侧的第二子镜像电流模块IDACN2包括第二主N型晶体管N20及其相连的第二主电阻R20，，且第二侧的第一子镜像电流模块IDACN2的输入端即为第二主N型晶体管N20的第一端。

在图4所示本申请实施例提供的音频功率放大器中，第一侧的第一子镜像电流模块IDACP1的输入端接入电源信号，及，第一侧的第二子镜像电流模块IDACP2的输出端接入接地端；以及，第二侧的第一子镜像电流模块IDACN1的输入端接入电源信号，及，第二侧的第二子镜像电流模块IDACN2的输出端接入接地端。其中，通过状态控制信号PWM_CTRL处于低电平或者高电平，来完成主驱动电路的运行状态的交替驱动，即第一主状态和第二主状态的交替驱动；具体的，当状态控制信号处于高电平时，主驱动电路运行第一主状态，第一逻辑转换电路控制第一可控开关电路将所述第一侧镜像电流模块与所述第一积分器的输入端连通，且第二逻辑转换电路控制第二可控开关电路将第二侧镜像电流模块与第二积分器的输入端连通；结合图7所示，当状态控制信号PWM_CTRL处于高电平时，无论PWMP信号和PWMN信号处于高电平还是低电平，第一逻辑转换电路只能够通过逻辑门控制第二P型晶体管P2或第二N型晶体管N2导通，进而将第一侧镜像电流模块与第一积分器的输入端Vip连通，而第二逻辑转换电路只能够通过逻辑门控制第四P型晶体管P4或第四N型晶体管N4导通，进而将第二侧镜像电流模块与第二积分器的输入端Vin连通；

以及，当状态控制信号处于低电平时，主驱动电路运行第二主状态，第一逻辑转换电路控制第一可控开关电路将所述第一侧镜像电流模块与所述第二积分器的输入端连通，且第二逻辑转换电路控制第二可控开关电路将第二侧镜像电流模块与第一积分器的输入端连通；结合图4所示，当状态控制信号PWM_CTRL处于低电平时，无论PWMP信号和PWMN信号处于高电平还是低电平，第一逻辑转换电路只能够通过逻辑门控制第一P型晶体管P1或第一N型晶体管N1导通，进而将第一侧镜像电流模块与第二积分器的输入端Vin连通，而第二逻辑转换电路只能够通过逻辑门控制第三P型晶体管P3或第三N型晶体管N3导通，进而将第二侧镜像电流模块与第一积分器的输入端Vip连通，最终主驱动电路实现根据状态控制信号PWM_CTRL处于低电平或者高电平，来完成主驱动电路的运行状态的交替驱动，即第一主状态和第二主状态的交替驱动。

结合图4所示，本申请上述的第二控制信号和第三控制信号即为状态控制信号PWM_CTRL与PWMN信号通过逻辑门电路转换后输出的用于控制相对应第一可控开关或第二可控开关的信号；及，第一控制信号和第四控制信号即为状态控制信号PWM_CTRL与PWMP信号通过逻辑门电路转换后输出的用于控制相对应的第一可控开关或第二可控开关的信号。

参考图5所示，为本发明实施例提供的一种积分器的结构示意图，其中，所述第一积分器和所述第二积分器中任意一积分器包括：第一运算放大器11、共模电压产生模块、第一电容C1、反馈电阻Rfb、功放环路驱动模块、P型晶体管P11和N型晶体管N11；

所述第一运算放大器11的反相端为所述积分器的输入端(第一积分器的输入端Vip/第二积分器的输入端Vin)，所述第一运算放大器11的反相端、所述第一电容C1的第一极板和所述反馈电阻Rfb的第一端均相连，所述第一运算放大器11的同相端与所述共模电压产生模块的输出端相连，所述共模电压产生模块用于输出参考电压VREF，所述第一运算放大器11的输出端、所述第一电容C1的第二极板和所述功放环路驱动模块的输入端均相连；

所述功放环路驱动模块的第一输出端与所述P型晶体管P11的栅极相连，所述功放环路驱动模块的第二输出端与所述N型晶体管N11的栅极相连；

所述P型晶体管P11的源极与功率电源PVDD相连，所述N型晶体管N11的源极与接地端相连，所述P型晶体管P11的漏极、所述N型晶体管N11的漏极和所述反馈电阻Rfb的第二端均相连为所述积分器的输出端(第一积分器的输出端Vop/第二积分器的输出端Von)。

参考图6所示，为本申请实施例提供的一种共模电压产生模块的结构示意图，其中，所述共模电压产生模块包括：第一电阻R1、第二电阻R2、第三电阻R3和第二电容C2；

所述第一电阻R1的第一端与工作电压端VDD相连，所述第一电阻R1的第二端、所述第二电阻R2的第一端和所述第三电阻R3的第一端均相连；

所述第二电阻R2的第二端和所述第二电容C2的第二极板均连接接地端；

所述第三电阻R3的第二端和所述第二电容C2的第一极板连接为所述共模电压产生模块的输出端。

在本申请一实施例中，所述参考电压为所述工作电压端的工作电压的一半，进而使得积分器相应的功放环路能够正常工作。

参考图7所示，为本发明实施例提供的一种辅助电流产生电路的结构示意图，其中，本发明实施例提供的辅助电流产生电路包括第四电阻R4、第二运算放大器12、第一辅助晶体管M1至第七辅助晶体管M7；其中，第一辅助晶体管M1至第七辅助晶体管M7可以均为N型晶体管，还可以均为P型晶体管。

第四电阻R4的第一端与第一电压端PVDD相连，第四电阻R4的第二端与第二运算放大器12的同相端相连，第二运算放大器12的反相端与工作电压端VDD相连，第二运算放大器12的输出端与第一辅助晶体管M1的栅极相连；

第一辅助晶体管M1的第一端与第四电阻R4的第二端相连，第一辅助晶体管M1的第二端接地；

第二辅助晶体管M2的栅极与第二运算放大器12的输出端相连，第二辅助晶体管M2的第一端与第四辅助晶体管M4和第五辅助晶体管M5的第二端相连，第二辅助晶体管M2的第二端接地；

第三辅助晶体管M3的栅极与第二运算放大器12的输出端相连，第三辅助晶体管M3的第一端与第六辅助晶体管M6和第七辅助晶体管M7的第二端相连，第三辅助晶体管M3的第二端接地；

第四辅助晶体管M4的栅极与第一辅助控制信号端SW1相连，第四辅助晶体管M4的第一端与第一积分器的输入端Vip以及第七辅助晶体管M7的第一端相连；

第五辅助晶体管M5的栅极与第二辅助控制信号端SW2相连，第五辅助晶体管M5的第一端与第二积分器的输入端Vin以及第六辅助晶体管M6的第一端相连；

第六辅助晶体管M6的栅极与第一辅助控制信号端SW1相连，第七晶体管M7的栅极与第二辅助控制信号端SW2相连。

结合图7所示，本发明实施例限定第四电阻R4的阻值可以等于反馈电阻Rfb的阻值的两倍，且第一辅助晶体管M1、第二辅助晶体管M2和第三辅助晶体管M3的宽长比相同。由于制造工艺可能存在偏差，导致第二辅助晶体管M2构成的电流源和第三辅助晶体管M3构成的电流源不完全相等，导致向第一积分器输入的辅助拉电流和向第二积分器输入的辅助拉电流并不相等，使得第一积分器相应通路和第二积分器相应通路的增益不一致，造成对电源波动干扰等抑制能力变差，也就是功放的PSRR性能下降。基于此，本发明实施例中，通过在不同的PWM周期内切换使用辅助电流产生电路中的形成的两个电流源，使得向第一积分器输入的辅助拉电流和向第二积分器输入的辅助拉电流相等，避免了辅助电流产生电路制作工艺失配等非理想因素导致的电源抑制比下降的情况出现。

本发明实施例提供的辅助电流产生电路的第一辅助状态和第二辅助状态，可以通过第一辅助控制信号端SW1和第二辅助控制信号端SW2输出不同电平信号进行控制交替运行。具体的，以第一辅助晶体管至第七辅助晶体管均为N型晶体管为例，在SW1为高电平、SW2为低电平时，第五辅助晶体管M5和第七辅助晶体管M7关断、第四辅助晶体管M4和第六辅助晶体管M6导通，使得第一辅助拉电流I__M2接入到第一积分器的输入端Vip，第二辅助拉电流I__M3接入到第二积分器的输入端Vin；在SW1为低电平、SW2为高电平时，第五辅助晶体管M5和第七晶辅助体管M7导通、第四辅助晶体管M4和第六辅助晶体管M6关断，使得第一辅助拉电流I__M2接入到第二积分器的输入端Vin，第二辅助拉电流I__M3接入到第一积分器的输入端Vip。

也就是说，在第一晶体管至第七晶体管的导通类型确定的情况下，在第一辅助状态时，可以通过使SW1和SW2输出相反电平，来使得辅助电流产生电路向第一积分器提供第一辅助拉电流I__M2、向第二积分器提供第二辅助拉电流I__M3；在第二辅助状态时，可以通过使SW1和SW2输出的电平反转，来使得辅助电流产生电路向第一积分器提供第二辅助拉电流I__M3、向第二积分器提供第一辅助拉电流I__M2。

下面结合图2-图7，对本发明实施例提供的数字音频功率放大器的具体参数性能进行分析。

图6为共模电压产生模块的结构示意图，其中，参考电压VREF为工作电压端输出的工作电压VDD的一半。以第一积分器为例，当第一积分器的输出端Vop输出为“1”时(即输出端Vop与功率电源PVDD接通时)，通过反馈电阻Rfb和辅助拉电流Isnk1为第一电容C1充电电流为I_{FB1_a}；当第一积分器的输出端Vop输出为“0”时(即输出端Vop与接地端接通时)，通过反馈电阻Rfb和辅助拉电流Isnk1为第一电容C1放电电流为I_{FB1_b}；其中，PVDD为功率电源的电压：

令I_FB＝I_{FB1_a}＝I_{FB1_b}

可以得到：

结合图5和图8所示，图8为第一电容充放电的波形图，以第一积分器为例，分析输入占空比和输出之间的关系。第一积分器的第一电容C1在一个周期内的充放电分为4个阶段；其中，Ic1为第一电容C1的充放电电流，Vc1为第一电容C1的电压。

阶段T1：PWMP＝“1”，第一积分器的输出端V_OP＝“1”，第一侧镜像电流模块(电流值为I_DAC)为第一电容C1充电，数字音频功率放大器的输出信号通过反馈电阻Rfb和辅助电流产生电路6接入第一积分器的输入端这一支路(支路电流值为I_FB)给第一电容C1充电：

I_{C1_T1}＝I_DAC+I_FB；

阶段T2：PWMP＝“1”，第一积分器的输出端V_OP＝“0”，第一侧镜像电流模块(电流值为I_DAC)为第一电容C1充电，数字音频功率放大器的输出信号通过反馈电阻Rfb和辅助电流产生电路6接入第一积分器的输入端这一支路(支路电流值为I_FB)给第一电容C1放电：

I_{C1_T2}＝I_DAC-I_FB；

阶段T3：PWMP＝“0”，第一积分器的输出端V_OP＝“0”，第一侧镜像电流模块(电流值为I_DAC)为第一电容C1放电，数字音频功率放大器的输出信号通过反馈电阻Rfb和辅助电流产生电路6接入第一积分器的输入端这一支路(支路电流值为I_FB)给第一电容C1放电：

I_{C1_T3}＝-I_DAC-I_FB；

阶段T4：PWMP＝“0”，第一积分器6的输出信号V_OP＝“1”，第一侧镜像电流模块(电流值为I_DAC)为第一电容C1放电，数字音频功率放大器的输出信号通过反馈电阻Rfb和辅助电流产生电路6接入第一积分器的输入端这一支路(支路电流值为I_FB)给第一电容C1充电：

I_{C1_T4}＝-I_DAC+I_FB；

正常工作时第一电容C1的充放电平衡，则有：

I_{C1_T1}×t₁+I_{C1_T2}×t₂＝-I_{C1_T3}×t₃-I_{C1_T4}×t₄

将I_{C1_T1～4}代入上式，整理可得

I_DAC×(t₁+t₂)-I_DAC×(t₃+t₄)＝I_FB×(t₂+t₃)-I_FB×(t₁+t₄)

其中，t₁+t₂＝D_IN×T，t₃+t₄＝(1-D_IN)×T，t₁+t₄＝D_OUT×T，t₂+t₃＝(1-D_OUT)×T；其中，T为周期，D_IN表示输入的PWMP信号的占空比，D_OUT是指音频功率放大器输出信号的占空比；

整理可得：

第一积分器的输出端Vop满足：

V_OP＝D_OUT*PVDD

上式表明第一积分器的输出端Vop信号是一个以1/2*PVDD为共模点，50％输入占空比D_IN为中心的信号。由此可得，数字音频功率放大器的增益为2*Rfb*I_DAC。

相应的，本发明实施例还提供了一种电子设备，所述电子设备包括上述任意一实施例提供的数字音频功率放大器。

在本发明一实施例中，本发明提供的所述电子设备为终端设备或音响设备，对此本发明不做具体限制。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种数字音频功率放大器，其特征在于，包括：D类数字调制器、主电流源、主驱动电路、辅助电流产生电路、第一积分器和第二积分器；

所述主驱动电路包括交替运行的第一主状态和第二主状态，其中，在所述主驱动电路处于所述第一主状态时，所述主驱动电路根据所述PWMP信号而控制第一侧镜像电流模块为所述第一积分器的输入端提供所述第一拉电流或所述第一灌电流，及根据所述PWMN信号而控制第二侧镜像电流模块为所述第二积分器的输入端提供所述第二拉电流或所述第二灌电流；以及，当所述主驱动电路处于所述第二主状态时，所述主驱动电路根据所述PWMP信号而控制所述第二侧镜像电流模块为所述第一积分器的输入端提供所述第二拉电流或所述第二灌电流，及根据所述PWMN信号而控制所述第一侧镜像电流模块为所述第二积分器的输入端提供所述第一拉电流或所述第一灌电流；

2.根据权利要求1所述的数字音频功率放大器，其特征在于，所述参考电流模块包括参考电流源、第一主运算放大器、第二主运算放大器、第三主P型晶体管、两个第一主电阻和一个第二主电阻；所述第一侧镜像电流模块包括第一主P型晶体管、第一主N型晶体管、一个第一主电阻和一个第二主电阻；所述第二侧镜像电流模块包括第二主P型晶体管、第二主N型晶体管、一个第一主电阻和一个第二主电阻；

所述第一主P型晶体管、所述第二主P型晶体管和所述第三主P型晶体管的栅极均连接所述第一主运算放大器的输出端，所述第一主P型晶体管的第一端、所述第二主P型晶体管的第一端、所述第三主P型晶体管的第一端和所述第一主运算放大器的同相端分别连接各自相应第一主电阻的第一端，所述第一主电阻的第二端连接工作电压端，所述第一主运算放大器的反相端连接所述第三主P型晶体管的第一端，所述参考电流源电连接所述第一主运算放大器的同相端，其中，所述第一主P型晶体管的第二端用于输出所述第一灌电流，及所述第二主P型晶体管的第二端用于输出所述第二灌电流；

以及，所述第三主P型晶体管、所述第一主N型晶体管和所述第二主N型晶体的第二端分别连接各自相应第二主电阻的第一端，所述第二主电阻的第二端连接接地端，所述第一主N型晶体管和所述第二主N型晶体的栅极均连接所述第二主运算放大器的输出端，所述第二主运算放大器的同相端连接所述第三主P型晶体管的第二端，所述第二主运算放大器的反相端连接所述第一主N型晶体管的第一端，其中，所述第一主N型晶体管的第一端用于输出所述第一拉电流，及所述第二主N型晶体管的第一端用于输出所述第二拉电流。

3.根据权利要求1所述的数字音频功率放大器，其特征在于，所述主驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；

4.根据权利要求3所述的数字音频功率放大器，其特征在于，所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一主状态时输出所述第一控制信号，及在所述第二主状态时输出所述第三控制信号；

5.根据权利要求3所述的数字音频功率放大器，其特征在于，所述第一逻辑转换电路包括：第一与非门、第二与非门、第一或非门、第二或非门和第一反相器；

所述第一与非门、所述第二与非门、所述第一或非门和所述第二或非门的输出端均与所述第一可控开关电路相连，所述第一与非门和所述第二或非门的一输入端及所述第一反相器的输入端均接入主状态控制信号，所述第二与非门和所述第一或非门的一输入端均连接所述第一反相器的输出端，所述第一与非门和所述第一或非门的另一输入端均接入所述PWMP信号，所述第二与非门和所述第二或非门的另一输入端均接入所述PWMN信号；

以及，所述第二逻辑转换电路包括：第三与非门、第四与非门、第三或非门、第四或非门和第二反相器；

所述第三与非门、所述第四与非门、所述第三或非门和所述第四或非门的输出端均与所述第二可控开关电路相连，所述第三与非门和所述第四或非门的一输入端及所述第二反相器的输入端均接入主状态控制信号，所述第四与非门和所述第三或非门的一输入端均连接所述第二反相器的输出端，所述第三与非门和所述第三或非门的另一输入端均接入所述PWMN信号，所述第四与非门和所述第四或非门的另一输入端均接入所述PWMP信号。

6.根据权利要求5所述的数字音频功率放大器，其特征在于，所述第一可控开关电路包括：第一P型晶体管、第二P型晶体管、第一N型晶体管和第二N型晶体管，所述第一侧镜像电流模块包括第一侧的第一子镜像电流模块和第一侧的第二子镜像电流模块；

所述第一P型晶体管和所述第二P型晶体管的源极均连接所述第一侧的第一子镜像电流模块的输出端，所述第一P型晶体管的栅极连接所述第二与非门的输出端，所述第一P型晶体管的漏极连接所述第二积分器的输入端，所述第二P型晶体管的栅极连接所述第一与非门的输出端，所述第二P型晶体管的漏极连接所述第一积分器的输入端；

所述第一N型晶体管和所述第二N型晶体管的源极均连接所述第一侧的第二子镜像电流模块的输入端，所述第一N型晶体管的栅极连接所述第二或非门的输出端，所述第一N型晶体管的漏极连接所述第二积分器的输入端，所述第二N型晶体管的栅极连接所述第一或非门的输出端，所述第二N型晶体管的漏极连接所述第一积分器的输入端；

以及，所述第二可控开关电路包括：第三P型晶体管、第四P型晶体管、第三N型晶体管和第四N型晶体管，所述第二侧镜像电流模块包括第二侧的第一子镜像电流模块和第二侧的第二子镜像电流模块；

所述第三P型晶体管和所述第四P型晶体管的源极均连接所述第二侧的第一子镜像电流模块的输出端，所述第三P型晶体管的栅极连接所述第四与非门的输出端，所述第三P型晶体管的漏极连接所述第一积分器的输入端，所述第四P型晶体管的栅极连接所述第三与非门的输出端，所述第四P型晶体管的漏极连接所述第二积分器的输入端；

所述第三N型晶体管和所述第四N型晶体管的源极均连接所述第二侧的第二子镜像电流模块的输入端，所述第三N型晶体管的栅极连接所述第四或非门的输出端，所述第三N型晶体管的漏极连接所述第一积分器的输入端，所述第四N型晶体管的栅极连接所述第三或非门的输出端，所述第四N型晶体管的漏极连接所述第二积分器的输入端。

7.根据权利要求1所述的数字音频功率放大器，其特征在于，所述第一积分器和所述第二积分器中任意一积分器包括：第一运算放大器、共模电压产生模块、第一电容、反馈电阻、功放环路驱动模块、P型晶体管和N型晶体管；

所述第一运算放大器的反相端为所述积分器的输入端，所述第一运算放大器的反相端、所述第一电容的第一极板和所述反馈电阻的第一端均相连，所述第一运算放大器的同相端与所述共模电压产生模块的输出端相连，所述共模电压产生模块用于输出参考电压，所述第一运算放大器的输出端、所述第一电容的第二极板和所述功放环路驱动模块的输入端均相连；

所述功放环路驱动模块的第一输出端与所述P型晶体管的栅极相连，所述功放环路驱动模块的第二输出端与所述N型晶体管的栅极相连；

所述P型晶体管的源极与功率电源相连，所述N型晶体管的源极与接地端相连，所述P型晶体管的漏极、所述N型晶体管的漏极和所述反馈电阻的第二端均相连为所述积分器的输出端。

8.根据权利要求7所述的数字音频功率放大器，其特征在于，所述共模电压产生模块包括：第一电阻、第二电阻、第三电阻和第二电容；

所述第一电阻的第一端与工作电压端相连，所述第一电阻的第二端、所述第二电阻的第一端和所述第三电阻的第一端均相连；

所述第二电阻的第二端和所述第二电容的第二极板均连接接地端；

所述第三电阻的第二端和所述第二电容的第一极板连接为所述共模电压产生模块的输出端。

9.根据权利要求8所述的数字音频功率放大器，其特征在于，所述参考电压为所述工作电压端的工作电压的一半。

10.根据权利要求1所述的数字音频功率放大器，其特征在于，所述辅助电流产生电路包括第四电阻、第二运算放大器、第一辅助晶体管至第七辅助晶体管；

所述第四电阻的第一端与功率电源相连，所述第四电阻的第二端与所述第二运算放大器的同相端相连，所述第二运算放大器的反相端与工作电压端相连，所述第二运算放大器的输出端与第一辅助晶体管的栅极相连；

所述第一辅助晶体管的第一端与所述第四电阻的第二端相连，所述第一辅助晶体管的第二端接地；

所述第二辅助晶体管的栅极与所述第二运算放大器的输出端相连，所述第二辅助晶体管的第一端与所述第四辅助晶体管和所述第五辅助晶体管的第二端相连，所述第二辅助晶体管的第二端接地；

所述第三辅助晶体管的栅极与所述第二运算放大器的输出端相连，所述第三辅助晶体管的第一端与所述第六辅助晶体管和所述第七辅助晶体管的第二端相连，所述第三辅助晶体管的第二端接地；

所述第四辅助晶体管的栅极与第一辅助控制信号端相连，所述第四辅助晶体管的第一端与所述第一积分器的输入端以及所述第七辅助晶体管的第一端相连；

所述第五辅助晶体管的栅极与第二辅助控制信号端相连，所述第五辅助晶体管的第一端与所述第二积分器的输入端以及所述第六辅助晶体管第一端相连；

所述第六辅助晶体管的栅极与所述第一辅助控制信号端相连，所述第七辅助晶体管的栅极与所述第二辅助控制信号端相连。