CN110855256A - 一种数字音频功率放大器及电子设备 - Google Patents

Abstract

本申请公开了一种数字音频功率放大器及电子设备，其中，所述数字音频功率放大器通过第一辅助电流源和第二辅助电流源在驱动电路工作时为积分器提供拉电流或灌电流，降低了在数字音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得所述数字音频功率放大器能够在输出电压较高时，仍然能够正常工作，为实现音频功率放大器输出更高功率奠定了基础，以使得音频功率放大器能够获得更大的音量和较好的音质。

Description

一种数字音频功率放大器及电子设备

技术领域

本申请涉及数字音频功放技术领域，更具体地说，涉及一种数字音频功率放大器及电子设备。

背景技术

目前D类音频功率放大器由于其超过80％的效率而获得广泛的应用，特别是高效率对于移动设备至关重要，不仅能延长移动设备的工作时间，还可以减小手机等移动设备的发热量。D类音频功率放大器主要分两类，一类为模拟音频功率放大器，功率放大器的输入部分接入模拟信号；另一类为数字音频功率放大器，其输入部分接入I2S(Inter—ICSound，集成电路内置音频总线)等数字信号，音频信号通过数字信号传输，具有极高的抗RF(Radio Frequency，射频)干扰性能和较低的底噪。

在手机等应用领域，音量和音质会对用户体验产生重要影响，目前的趋势是音频功放输出更高的功率以获得更大的音量和较好的音质。因此，高压音频功放的应用就是为了输出更高的功率。

但现有技术中的数字音频功率放大器在输出电压达到较高电压值(例如10V)时，会出现由于内部电流源和功放环路驱动模块没有足够的电压余量，而使得数字音频功率放大器无法正常工作的情况。

发明内容

为解决上述技术问题，本申请提供了一种数字音频功率放大器及电子设备，以实现在输出电压较高时，仍然能够正常工作的目的。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种数字音频功率放大器，包括：数字调制器、驱动电路、第一侧电流源、第二侧电流源、第一辅助电流源、第二辅助电流源、第一积分器和第二积分器；其中，

所述数字调制器，用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

所述驱动电路交替运行于第一状态和第二状态；

当所述驱动电路处于第一状态时，所述驱动电路用于根据所述PWMP信号控制第一侧电流源和第一辅助电流源为所述第一积分器提供拉电流或灌电流；和用于根据所述PWMN信号控制第二侧电流源和第二辅助电流源为所述第二积分器提供拉电流或灌电流；

当所述驱动电路处于第二状态时，所述驱动电路用于根据所述PWMP信号控制所述第二侧电流源和第二辅助电流源为所述第二积分器提供拉电流或灌电流；和用于根据所述PWMN信号控制第一侧电流源和所述第一辅助电流源为所述第一积分器提供拉电流或灌电流。

可选的，所述第一辅助电流源和第二辅助电流源包括辅助电流源电路；

所述辅助电流源电路包括：第一反相器、第一N型晶体管、第二N型晶体管、第三N型晶体管和第一电阻；其中，

所述第一反相器的第一输入端与第一电阻的一端以及第一N型晶体管的漏极电连接；所述第一反相器的第二输入端用于接收第一电压；所述第一反相器的输出端与所述第一N型晶体管、第二N型晶体管和第三N型晶体管的栅极均电连接；

所述第一电阻远离所述第一反相器的一端用于接收第二电压；

所述第一N型晶体管、第二N型晶体管和第三N型晶体管的源极均接地；

所述第二N型晶体管的漏极用于输出第一辅助电流源的输出电流，所述第三N型晶体管的漏极用于输出第二辅助电流源的输出电流；

所述第一电压为所述驱动电路的工作电压，所述第二电压为所述第一积分器和第二积分器的工作电压。

可选的，所述第一积分器和第二积分器为积分器电路；

所述积分器电路包括：共模电压产生模块、第四反相器、第一电容、功放环路驱动模块、第五P型晶体管、第八N型晶体管和第二电阻；其中，

所述共模电压产生模块与所述第四反相器的第一输入端连接，用于向所述第四反相器输入参考电压；

所述第四反相器的第二输入端用于接收所述驱动电路提供的拉电流或灌电流；所述第四反相器的输出端与所述功放环路驱动模块连接；

所述第一电容的一端与所述第四反相器的第二输入端连接，另一端与所述第四反相器的输出端连接；

所述功放环路驱动模块的第一输出端与所述第五P型晶体管的栅极连接，所述功放环路驱动模块的第二输出端与所述第八N型晶体管的栅极连接；

所述第八N型晶体管的源极接地，所述第八N型晶体管的漏极与所述第五P型晶体管的漏极连接，作为所述积分器的输出端；

所述第五P型晶体管的源极用于接收第二电压，所述第二电压等于所述参考电压的两倍；

所述第二电阻的一端与所述第四反相器的第二输入端连接，另一端与所述第八N型晶体管的漏极连接。

可选的，所述第一电阻的阻值等于所述第二电阻的阻值的两倍；

第一N型晶体管、第二N型晶体管、第三N型晶体管的宽长比相同。

可选的，所述共模电压产生模块包括：第三电阻、第四电阻、第五电阻和第二电容；其中，

所述第三电阻的一端用于接收所述第一电压，另一端与所述第四电阻和第五电阻的一端连接；

所述第四电阻远离所述第三电阻的一端与所述第二电容的一端连接并接地；

所述第五电阻远离所述第三电阻的一端与所述第二电容远离所述第四电阻的一端连接，并作为所述共模电压产生模块的输出端。

可选的，所述驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；其中，

所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接收所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第一控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第一积分器连通；

所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第二控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第二积分器连通。

可选的，在处于所述第二状态时，所述第一逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第三控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第二积分器连通；所述第二逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第四控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第一积分器连通。

可选的，所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第一控制信号，及在所述第二状态时输出所述第三控制信号；

和/或，所述第二逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第二控制信号，及在所述第二状态时输出所述第四控制信号。

可选的，所述第一逻辑转换电路包括：第一与非门、第二与非门、第一或非门、第二或非门和第二反相器；

所述第一与非门、所述第二与非门、所述第一或非门和所述第二或非门的输出端均与所述第一可控开关电路相连，所述第一与非门和所述第二或非门的一输入端及所述第二反相器的输入端均接入状态控制信号，所述第二与非门和所述第一或非门的一输入端均连接所述第二反相器的输出端，所述第一与非门和所述第一或非门的另一输入端均接入所述PWMP信号，所述第二与非门和所述第二或非门的另一输入端均接入所述PWMN信号；

所述第二逻辑转换电路包括：第三与非门、第四与非门、第三或非门、第四或非门和第三反相器；所述第三与非门、所述第四与非门、所述第三或非门和所述第四或非门的输出端均与所述第二可控开关电路相连，所述第三与非门和所述第四或非门的一输入端及所述第三反相器的输入端均接入状态控制信号，所述第四与非门和所述第三或非门的一输入端均连接所述第三反相器的输出端，所述第三与非门和所述第三或非门的另一输入端均接入所述PWMN信号，所述第四与非门和所述第四或非门的另一输入端均接入所述PWMP信号。

可选的，所述第一可控开关电路包括：第一P型晶体管、第二P型晶体管、第四N型晶体管和第五N型晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；

所述第一P型晶体管和所述第二P型晶体管的源极均连接所述第一侧的第一子电流源的输出端，所述第一P型晶体管的栅极连接所述第二与非门的输出端，所述第一P型晶体管的漏极连接所述第二积分器，所述第二P型晶体管的栅极连接所述第一与非门的输出端，所述第二P型晶体管的漏极连接所述第一积分器；所述第四N型晶体管和所述第五N型晶体管的源极均连接所述第一侧的第二子电流源的输入端，所述第四N型晶体管的栅极连接所述第二或非门的输出端，所述第四N型晶体管的漏极连接所述第二积分器，所述第五N型晶体管的栅极连接所述第一或非门的输出端，所述第五N型晶体管的漏极连接所述第一积分器；

所述第二可控开关电路包括：第三P型晶体管、第四P型晶体管、第六N型晶体管和第七N型晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；所述第三P型晶体管和所述第四P型晶体管的源极均连接所述第二侧的第一子电流源的输出端，所述第三P型晶体管的栅极连接所述第四与非门的输出端，所述第三P型晶体管的漏极连接所述第一积分器，所述第四P型晶体管的栅极连接所述第三与非门的输出端，所述第四P型晶体管的漏极连接所述第二积分器；所述第六N型晶体管和所述第七N型晶体管的源极均连接所述第二侧的第二子电流源的输入端，所述第六N型晶体管的栅极连接所述第四或非门的输出端，所述第六N型晶体管的漏极连接所述第一积分器，所述第七N型晶体管的栅极连接所述第三或非门的输出端，所述第七N型晶体管的漏极连接所述第二积分器。

一种电子设备，所述电子设备包括如上述任一项所述的数字音频功率放大器。

从上述技术方案可以看出，本申请实施例提供了一种数字音频功率放大器及电子设备，其中，所述数字音频功率放大器通过第一辅助电流源和第二辅助电流源在驱动电路工作时为积分器提供拉电流或灌电流，降低了在数字音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得所述数字音频功率放大器能够在输出电压较高时，仍然能够正常工作，为实现音频功率放大器输出更高功率奠定了基础，以使得音频功率放大器能够获得更大的音量和较好的音质。

此外，在第一状态时所述驱动电路根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除了数字音频功率放大器中的直流失调电压，保证了数字音频功率放大器的音频负载的发声效果优良。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的数字音频功率放大器的电路结构示意图；

图2为本申请的一个实施例提供的一种数字音频功率放大器的结构示意图；

图3为本申请的一个实施例提供的一种辅助电流电路的电路结构示意图；

图4为本申请的一个实施例提供的一种积分器的电路结构示意图；

图5为本申请的一个实施例提供的一种共模电压产生模块的电路结构示意图；

图6为本申请的一个实施例提供的一种驱动电路的电路结构示意图；

图7为本申请的一个实施例提供的一种PWM_CTRL波形与PWMP信号和PWMN信号的波形的对应关系示意图；

图8为第一积分器中第一电容的充放电波形示意图。

具体实施方式

正如背景技术所述，现有技术中的数字音频功率放大器在输出电压较高时，会出现由于内部电流源和功放环路驱动模块没有足够的电压余量，而使得数字音频功率放大器无法正常工作的情况。

具体地，参考图1，图1为现有技术中的数字音频功率放大器的结构示意图，图1中示出了数字音频功率放大器的驱动电路10、第一积分器20和第二积分器30；在实际应用中，所述数字音频功率放大器还包括D类数字调制器，D类数字调制器接入I2S等数字音频信号，而后对数字音频信号进行采样、delta-sigma(Δ-∑)噪声整形和BD调制后，输出由delta-sigma整形的同相信号和反相信号分别与三角波信号比较后得到的PWMP和PWMN两个脉冲宽度调制信号。

所述驱动电路10用于接收D类数字调制器输出的PWMP信号和PWMN信号；所述驱动电路10包括第一驱动支路11和第二驱动支路12，第一驱动支路11用于根据PWMP信号向第一积分器提供拉电流或灌电流；第二驱动支路12用于根据PWMN信号向第二积分器提供拉电流或灌电流；

仍然参考图1，所述第一积分器20和第二积分器30分别包括共模电压产生模块、反相器、充电电流、功放环路驱动模块、第一电阻、第一P型晶体管和第一N型晶体管，其具体连接关系参考图1。

在工作过程中，当数字音频功率放大器的输出电压为较高值，例如10V时，就要求积分器中的共模电压产生模块提供的参考电压的值为5V，而在积分器中的功放环路驱动模块和共模电压产生模块中的电流源能够承受的最大工作电压即为5V，此时积分器中的功放环路驱动模块和电流源就没有电压余量保证积分器的正常工作，进而导致整个数字音频功率放大器无法正常工作。

并且需要注意的是，在图1所示的结构中，驱动电路10中由第一电流源、第二电流源、第三电流源和第四电流源构成，即使保证这些电流源的参数完全相同，但由于制备工艺等的缺陷，仍然会导致这些电流源的输出电流并不完全相等，这就使得注入到积分器的拉电流和灌电流并不相同等，这就产生了直流失调电压，若直流失调电压超过一定值，将会给数字音频功率放大器的输出功率的峰值带来不良影响，更严重的是会在音频负载中产生较为明显的POP声。

发明人通过分析，发现上述问题。有鉴于此，本申请实施例提供了一种数字音频功率放大器，包括：数字调制器、驱动电路、第一辅助电流源、第二辅助电流源、第一积分器和第二积分器；

所述数字调制器，用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

所述驱动电路交替运行于第一状态和第二状态；

当所述驱动电路处于第一状态时，所述驱动电路用于根据所述PWMP信号控制第一侧电流源和第一辅助电流源为所述第一积分器提供拉电流或灌电流；和用于根据所述PWMN信号控制第二侧电流源和第二辅助电流源为所述第二积分器提供拉电流或灌电流；

当所述驱动电路处于第二状态时，所述驱动电路用于根据所述PWMP信号控制所述第二侧电流源和第二辅助电流源为所述第二积分器提供拉电流或灌电流；和用于根据所述PWMN信号控制第一侧电流源和所述第一辅助电流源为所述第一积分器提供拉电流或灌电流。

所述数字音频功率放大器通过第一辅助电流源和第二辅助电流源在驱动电路工作时为积分器提供拉电流或灌电流，降低了在数字音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得所述数字音频功率放大器能够在输出电压较高时，仍然能够正常工作，为实现音频功率放大器输出更高功率奠定了基础，以使得音频功率放大器能够获得更大的音量和较好的音质。

此外，在第一状态时所述驱动电路根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除了数字音频功率放大器中的直流失调电压，保证了数字音频功率放大器的音频负载的发声效果优良。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种数字音频功率放大器，如图2所示，包括：数字调制器100、驱动电路200、第一侧电流源510、第二侧电流源520、第一辅助电流源310、第二辅助电流源320、第一积分器410和第二积分器420；其中，

所述数字调制器100，用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

所述驱动电路200交替运行于第一状态和第二状态；

当所述驱动电路200处于第一状态时，所述驱动电路200用于根据所述PWMP信号控制第一侧电流源510和第一辅助电流源310为所述第一积分器410提供拉电流或灌电流；和用于根据所述PWMN信号控制第二侧电流源520和第二辅助电流源320为所述第二积分器420提供拉电流或灌电流；

当所述驱动电路200处于第二状态时，所述驱动电路200用于根据所述PWMP信号控制所述第二侧电流源520和第二辅助电流源320为所述第二积分器420提供拉电流或灌电流；和用于根据所述PWMN信号控制第一侧电流源510和所述第一辅助电流源310为所述第一积分器410提供拉电流或灌电流。

本实施例中所述数字音频功率放大器通过第一辅助电流源310和第二辅助电流源320在驱动电路200工作时为积分器提供拉电流或灌电流，降低了在数字音频功率放大器输出电压较高时，对于积分器(第一积分器410或第二积分器420)内部提供的参考电压的要求，避免了现有技术中某些场景下由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，本实施例使得所述数字音频功率放大器能够在输出电压较高时，仍然能够正常工作，为实现音频功率放大器输出更高功率奠定了基础，以使得音频功率放大器能够获得更大的音量和较好的音质。

此外，在第一状态时所述驱动电路200根据PWMP信号控制第一侧电流源510和第一辅助电流源310为第一积分器410提供电流，而根据PWMN信号控制第二侧电流源520和第二辅助电流源320为第二积分器420提供电流；且在第二状态时根据PWMP信号控制第二侧电流源520和第二辅助电流源320为第一积分器410提供电流，而根据PWMN信号控制第一侧电流源510和第一辅助电流源310为第二积分器420提供电流，第一状态和第二状态交替运行，使得为第一积分器410和第二积分器420提供的电流均为第一侧电流源510和第一辅助电流源310以及第二侧电流源520和第二辅助电流源320的均值，改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器410和第二积分器420为分别为音频负载提供的电压的差异，消除了数字音频功率放大器中的直流失调电压，保证了数字音频功率放大器的音频负载的发声效果优良。

参考图3，图3给出了一种第一辅助电流源310和第二辅助电流源320的结构形式，在图3中，所述第一辅助电流源310和第二辅助电流源320包括辅助电流源电路；

所述辅助电流源电路包括：第一反相器F1、第一N型晶体管N1、第二N型晶体管N2、第三N型晶体管N3和第一电阻R1；其中，

所述第一反相器F1的第一输入端与第一电阻R1的一端以及第一N型晶体管N1的漏极电连接；所述第一反相器F1的第二输入端用于接收第一电压；所述第一反相器F1的输出端与所述第一N型晶体管N1、第二N型晶体管N2和第三N型晶体管N3的栅极均电连接；

所述第一电阻R1的另一端用于接收第二电压；

所述第一N型晶体管N1、第二N型晶体管N2和第三N型晶体管N3的源极均接地；

所述第二N型晶体管N2的漏极用于输出第一辅助电流源310的输出电流，所述第三N型晶体管N3的漏极用于输出第二辅助电流源320的输出电流；

所述第一电压为所述驱动电路200的工作电压，所述第二电压为所述第一积分器410和第二积分器420的工作电压。

可选的，所述第一积分器和第二积分器均为积分器电路；参考图4，图4给出了一种积分器电路的可行结构，在图4中，所述积分器电路包括：共模电压产生模块、第四反相器F4、第一电容C1、功放环路驱动模块、第五P型晶体管P5、第八N型晶体管N8和第二电阻R2；其中，

所述共模电压产生模块与所述第四反相器F4的第一输入端连接，用于向所述第四反相器F4输入参考电压；

所述第四反相器F4的第二输入端用于接收所述驱动电路200输出的拉电流或灌电流；所述第四反相器F4的输出端与所述功放环路驱动模块连接；

所述第一电容C1的一端与所述第四反相器F4的第二输入端连接，另一端与所述第四反相器F4的输出端连接；

所述功放环路驱动模块的第一输出端与所述第五P型晶体管P5的栅极连接，所述功放环路驱动模块的第二输出端与所述第八N型晶体管N8的栅极连接；

所述第八N型晶体管N8的源极接地，所述第八N型晶体管N8的漏极与所述第五P型晶体管P5的漏极连接，作为所述积分器的输出端；

所述第五P型晶体管P5的源极用于接收第二电压，所述第二电压等于所述参考电压的两倍；

所述第二电阻R2的一端与所述第四反相器F4的第二输入端连接，另一端与所述第八N型晶体管N8的漏极连接。

可选的，所述第一电阻R1的阻值等于所述第二电阻R2的阻值的两倍。

参考图5，图5给出了一种可行的共模电压产生模块的可行结构，包括：第三电阻R3、第四电阻R4、第五电阻R5和第二电容C2；其中，

所述第三电阻R3的一端用于接收所述第一电压，另一端与所述第四电阻R4和第五电阻R5的一端连接；

所述第四电阻R4的另一端与所述第二电容C2的一端连接并接地；

所述第五电阻R5的另一端与所述第二电容C2的另一端连接，并作为所述共模电压产生模块的输出端。图4和图5中的标号V_REF表示参考电压。

在上述实施例的基础上，在本申请的一个实施例中，所述驱动电路200包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；其中，

所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接收所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第一控制信号，以控制所述第一可控开关电路将所述第一侧电流源510与所述第一积分器410连通；

所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第二控制信号，以控制所述第二可控开关电路将所述第二侧电流源520与所述第二积分器420连通。

在处于所述第二状态时，所述第一逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第二控制信号，以控制所述第一可控开关电路将所述第一侧电流源510与所述第二积分器420连通；所述第二逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第一控制信号，以控制所述第二可控开关电路将所述第二侧电流源520与所述第一积分器410连通。

在本申请一实施例中，本申请将PWMP信号和PWMN信号进行控制信号的转换可以通过逻辑门电路实现，即所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第一控制信号，及在所述第二状态时输出所述第三控制信号；

和/或，所述第二逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第二控制信号，及在所述第二状态时输出所述第四控制信号。

具体参考图6，所述第一逻辑转换电路包括：第一与非门2011、第二与非门2012、第一或非门2021、第二或非门2022和第二反相器F2；

所述第一与非门2011、所述第二与非门2012、所述第一或非门2021和所述第二或非门2022的输出端均与所述第一可控开关电路相连，所述第一与非门2011和所述第二或非门2022的一输入端及所述第二反相器F2的输入端均接入状态控制信号，所述第二与非门2012和所述第一或非门2021的一输入端均连接所述第二反相器F2的输出端，所述第一与非门2011和所述第一或非门2021的另一输入端均接入所述PWMP信号，所述第二与非门2012和所述第二或非门2022的另一输入端均接入所述PWMN信号；

所述第二逻辑转换电路包括：第三与非门2013、第四与非门2014、第三或非门2023、第四或非门2024和第三反相器F3；所述第三与非门2013、所述第四与非门2014、所述第三或非门2023和所述第四或非门2024的输出端均与所述第二可控开关电路相连，所述第三与非门2013和所述第四或非门2024的一输入端及所述第三反相器F3的输入端均接入状态控制信号，所述第四与非门2014和所述第三或非门2023的一输入端均连接所述第三反相器F3的输出端，所述第三与非门2013和所述第三或非门2023的另一输入端均接入所述PWMN信号，所述第四与非门2014和所述第四或非门2024的另一输入端均接入所述PWMP信号。

所述第一可控开关电路包括：第一P型晶体管P1、第二P型晶体管P2、第四N型晶体管N4和第五N型晶体管N5，所述第一侧电流源510包括第一侧的第一子电流源IDACP1和第一侧的第二子电流源IDACP2；

所述第一P型晶体管P1和所述第二P型晶体管P2的源极均连接所述第一侧的第一子电流源IDACP1的输出端，所述第一P型晶体管P1的栅极连接所述第二与非门2012的输出端，所述第一P型晶体管P1的漏极连接所述第二积分器420，所述第二P型晶体管P2的栅极连接所述第一与非门2011的输出端，所述第二P型晶体管P2的漏极连接所述第一积分器410；所述第四N型晶体管N4和所述第五N型晶体管N5的源极均连接所述第一侧的第二子电流源IDACP2的输入端，所述第四N型晶体管N4的栅极连接所述第二或非门2022的输出端，所述第四N型晶体管N4的漏极连接所述第二积分器420，所述第五N型晶体管N5的栅极连接所述第一或非门2021的输出端，所述第五N型晶体管N5的漏极连接所述第一积分器410；

所述第二可控开关电路包括：第三P型晶体管P3、第四P型晶体管P4、第六N型晶体管N6和第七N型晶体管N7，所述第二侧电流源520包括第二侧的第一子电流源IDACN1和第二侧的第二子电流源IDACN2；所述第三P型晶体管P3和所述第四P型晶体管P4的源极均连接所述第二侧的第一子电流源IDACN1的输出端，所述第三P型晶体管P3的栅极连接所述第四与非门2014的输出端，所述第三P型晶体管P3的漏极连接所述第一积分器410，所述第四P型晶体管P4的栅极连接所述第三与非门2013的输出端，所述第四P型晶体管P4的漏极连接所述第二积分器420；所述第六N型晶体管N6和所述第七N型晶体管N7的源极均连接所述第二侧的第二子电流源IDACN2的输入端，所述第六N型晶体管N6的栅极连接所述第四或非门2024的输出端，所述第六N型晶体管N6的漏极连接所述第一积分器410，所述第七N型晶体管N7的栅极连接所述第三或非门2023的输出端，所述第七N型晶体管N7的漏极连接所述第二积分器420。

在图6所示的电路结构中，第一侧的第一子电流源IDACP1的输入端接入电源信号，及，第一侧的第二子电流源IDACP2的输出端接入接地端；以及，第二侧的第一子电流源IDACN1的输入端接入电源信号，及，第二侧的第二子电流源IDACN2的输出端接入接地端。其中，通过状态控制线号PWM_CTRL处于低电平或者高电平，来完成驱动电路200的运行状态的交替驱动，即第一状态和第二状态的交替驱动。可选的，参考图7，图7中给出了一种可行的PWM_CTRL波形与PWMP信号和PWMN信号的波形的对应关系。

其中，通过状态控制信号PWM_CTRL处于低电平或者高电平，来完成驱动电路的运行状态的交替驱动，即第一状态和第二状态的交替驱动；具体的，当状态控制信号PWM_CTRL处于高电平时，驱动电路运行第一状态，第一逻辑转换电路控制第一可控开关电路将所述第一侧电流源与所述第一积分器的输入端连通，且第二逻辑转换电路控制第二可控开关电路将第二侧电流源与第二积分器的输入端连通；结合图7所示，当状态控制信号PWM_CTRL处于高电平时，无论PWMP信号和PWMN信号处于高电平还是低电平，第一逻辑转换电路只能够通过逻辑门控制第二P型晶体管P2或第二N型晶体管N2导通，进而将第一侧电流源与第一积分器的输入端ViP连通，而第二逻辑转换电路只能够通过逻辑门控制第四P型晶体管P4或第四N型晶体管N4导通，进而将第二侧电流源与第二积分器的输入端ViN连通；

以及，当状态控制信号PWM_CTRL处于低电平时，驱动电路运行第二状态，第一逻辑转换电路控制第一可控开关电路将所述第一侧电流源与所述第二积分器的输入端连通，且第二逻辑转换电路控制第二可控开关电路将第二侧电流源与第一积分器的输入端连通；结合图7所示，当状态控制信号PWM_CTRL处于低电平时，无论PWMP信号和PWMN信号处于高电平还是低电平，第一逻辑转换电路只能够通过逻辑门控制第一P型晶体管P1或第一N型晶体管N1导通，进而将第一侧电流源与第二积分器的输入端ViN连通，而第二逻辑转换电路只能够通过逻辑门控制第三P型晶体管P3或第三N型晶体管N3导通，进而将第二侧电流源与第一积分器的输入端ViP连通，最终驱动电路实现根据状态控制信号PWM_CTRL处于低电平或者高电平，来完成驱动电路的运行状态的交替驱动，即第一状态和第二状态的交替驱动。

结合图7所示，本申请上述的第二控制信号和第三控制信号即为状态控制信号PWM_CTRL与PWMN信号通过逻辑门电路转换后输出的用于控制相对应的第一可控开关或第二可控开关的信号；及，第一控制信号和第四控制信号即为状态控制信号PWM_CTRL与PWMP信号通过逻辑门电路转换后输出的用于控制相对应的第一可控开关或第二可控开关的信号。

下面结合图2-图6，对本申请实施例提供的数字音频功率放大器的具体工作过程和具体参数性能进行分析；

图5为共模电压产生模块的电路结构示意图，以第一积分器410所在支路为例进行说明，当第一积分器410的输出电压VOP＝“1”时，通过第二电阻R2和第一辅助电流源310给第一电容C1充电的电流为I_{FB1_a}；当第一积分器410的输出电压VOP＝“0”时，通过第二电阻R2和第一辅助电流源310给第一电容C1放电的电流为I_{FB1_b}；其中，

I_FB＝I_{FB1_a}＝I_{FB1_b}

可以得到：

图3为辅助电流源电路的结构示意图，在图3中，限定所述第一电阻R1的阻值等于所述第二电阻R2的阻值的两倍，且所述第一N型晶体管N1、第二N型晶体管N2、第三N型晶体管N3的宽长比相同，则有：

其中，I_SNK1表示所述第一辅助电流源310输出的电流值，I_SNK2表示所述第二辅助电流源320输出的电流值；PVDD表示所述第二电压，VDD表示所述第一电压；R_fb1表示所述第二电阻R2的电阻值。

参考图6，以第一逻辑转换电路和第一可控开关电路为例，分析输入占空比和输出信号之间的关系。第一积分器410的第一电容C1在一个周期内的充放电分为4个阶段，具体参考图8，在图8中，PWM_IN表示输入的PWM信号，以第一积分器410为例，则为PWMP；V_OUT表示第一积分器410或第二积分器420的输出信号，即V_OP或V_ON，以第一积分器410为例，则为V_OP；I_C表示第一电容C1的充电电流；V_C表示第一电容C1上的电压。

阶段T1：PWMP＝“1”，第一积分器410的输出信号V_OP＝“1”，电流I_DAC为第一积分器410的第一电容C1充电，数字音频功率放大器的输出信号通过第二电阻R2和第一电流源给第一电容C1充电；

I_{C1_T1}＝I_DAC+I_FB；

阶段T2：PWMP＝“1”，第一积分器410的输出信号V_OP＝“0”，电流I_DAC为第一积分器410的第一电容C1充电，数字音频功率放大器的输出信号通过第二电阻R2和第一电流源给第一电容C1放电；

I_{C1_T2}＝I_DAC-I_FB；

阶段T3：PWMP＝“0”，第一积分器410的输出信号V_OP＝“0”，电流I_DAC为第一积分器410的第一电容C1放电，数字音频功率放大器的输出信号通过第二电阻R2和第一电流源给第一电容C1放电；

I_{C1_T3}＝-I_DAC-I_FB；

阶段T4：PWMP＝“0”，第一积分器410的输出信号V_OP＝“1”，电流I_DAC为第一积分器410的第一电容C1放电，数字音频功率放大器的输出信号通过第二电阻R2和第一电流源给第一电容C1充电；

I_{C1_T4}＝-I_DAC+I_FB；

正常工作时，第一电容C1的充放电平衡，则有：

I_{C1_T1}×t₁+I_{C1_T2}×t₂＝-I_{C1_T3}×t₃-I_{C1_T4}×t₄

将I_{C1_T1～4}代入上式，整理可得

I_DAC×(t₁+t₂)-I_DAC×(t₃+t₄)＝I_FB×(t₂+t₃)-I_FB×(t₁+t₄)

其中t₁+t₂＝D_IN×T，t₃+t₄＝(1-D_IN)×T，t₁+t₄＝D_OUT×T，t₂+t₃＝(1-D_OUT)×T；其中，D_IN表示输入的PWMP信号的占空比，D_OUT是指数字音频功率放大器输出信号的占空比。

整理可得：

第一积分器410所在环路的输出电压V_OP满足下式：

V_OUT＝D_OUT*PVDD；其中，V_OUT表示第一积分器410或第二积分器420的输出信号，即V_OP或V_ON；

上式表明V_OP是一个以1/2×PVDD为共模点，50％输入占空比D_IN为中心的信号。

V_OUT＝V_OP-V_ON；V_ON表示所述第二积分器420的输出电压

V_OUT＝2*R_fb1*I_DAC(2*D_IN-1)；

此时，数字音频功率放大器的增益为2×R_fb1×I_DAC。

相应的，本申请实施例还提供了一种电子设备，所述电子设备包括如上述任一实施例所述的数字音频功率放大器。

综上所述，本申请实施例提供了一种数字音频功率放大器及电子设备，其中，所述数字音频功率放大器通过第一辅助电流源和第二辅助电流源在驱动电路工作时为积分器提供拉电流或灌电流，降低了在数字音频功率放大器输出电压较高时，对于积分器内部提供的参考电压的要求，避免了由于积分器内部提供的参考电压与积分器能够支持的最大工作电压相同时，积分器内部的电流源和功放环路驱动模块没有足够的电压余量支持工作的情况出现，使得所述数字音频功率放大器能够在输出电压较高时，仍然能够正常工作，为实现音频功率放大器输出更高功率奠定了基础，以使得音频功率放大器能够获得更大的音量和较好的音质。

此外，在第一状态时所述驱动电路根据PWMP信号控制第一侧电流源为第一积分器提供电流，而根据PWMN信号控制第二侧电流源为第二积分器提供电流；且在第二状态时根据PWMP信号控制第二侧电流源为第一积分器提供电流，而根据PWMN信号控制第一侧电流源为第二积分器提供电流，第一状态和第二状态交替运行，使得为第一积分器和第二积分器提供的电流均为第一侧电流源和第二侧电流源的均值，改善了由于电流源的工艺偏差对提供给积分器的电流造成的影响，减小第一积分器和第二积分器为分别为音频负载提供的电压的差异，消除了数字音频功率放大器中的直流失调电压，保证了数字音频功率放大器的音频负载的发声效果优良。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种数字音频功率放大器，其特征在于，包括：数字调制器、驱动电路、第一侧电流源、第二侧电流源、第一辅助电流源、第二辅助电流源、第一积分器和第二积分器；其中，

所述数字调制器，用于将接收的音频数字信号转换为PWMP信号和PWMN信号；

所述驱动电路交替运行于第一状态和第二状态；

当所述驱动电路处于第一状态时，所述驱动电路用于根据所述PWMP信号控制第一侧电流源和第一辅助电流源为所述第一积分器提供拉电流或灌电流；和用于根据所述PWMN信号控制第二侧电流源和第二辅助电流源为所述第二积分器提供拉电流或灌电流；

当所述驱动电路处于第二状态时，所述驱动电路用于根据所述PWMP信号控制所述第二侧电流源和第二辅助电流源为所述第二积分器提供拉电流或灌电流；和用于根据所述PWMN信号控制第一侧电流源和所述第一辅助电流源为所述第一积分器提供拉电流或灌电流。

2.根据权利要求1所述的数字音频功率放大器，其特征在于，所述第一辅助电流源和第二辅助电流源包括辅助电流源电路；

所述辅助电流源电路包括：第一反相器、第一N型晶体管、第二N型晶体管、第三N型晶体管和第一电阻；其中，

所述第一反相器的第一输入端与第一电阻的一端以及第一N型晶体管的漏极电连接；所述第一反相器的第二输入端用于接收第一电压；所述第一反相器的输出端与所述第一N型晶体管、第二N型晶体管和第三N型晶体管的栅极均电连接；

所述第一电阻的另一端用于接收第二电压；

所述第一N型晶体管、第二N型晶体管和第三N型晶体管的源极均接地；

所述第二N型晶体管的漏极用于输出第一辅助电流源的输出电流，所述第三N型晶体管的漏极用于输出第二辅助电流源的输出电流；

所述第一电压为所述驱动电路的工作电压，所述第二电压为所述第一积分器和第二积分器的工作电压。

3.根据权利要求2所述的数字音频功率放大器，其特征在于，所述第一积分器和第二积分器为积分器电路；

所述积分器电路包括：共模电压产生模块、第四反相器、第一电容、功放环路驱动模块、第五P型晶体管、第八N型晶体管和第二电阻；其中，

所述共模电压产生模块与所述第四反相器的第一输入端连接，用于向所述第四反相器输入参考电压；

所述第四反相器的第二输入端用于接收所述驱动电路输出的拉电流或灌电流；所述第四反相器的输出端与所述功放环路驱动模块连接；

所述第一电容的一端与所述第四反相器的第二输入端连接，另一端与所述第四反相器的输出端连接；

所述功放环路驱动模块的第一输出端与所述第五P型晶体管的栅极连接，所述功放环路驱动模块的第二输出端与所述第八N型晶体管的栅极连接；

所述第八N型晶体管的源极接地，所述第八N型晶体管的漏极与所述第五P型晶体管的漏极连接，作为所述积分器的输出端；

所述第五P型晶体管的源极用于接收第二电压，所述第二电压等于所述参考电压的两倍；

所述第二电阻的一端与所述第四反相器的第二输入端连接，另一端与所述第八N型晶体管的漏极连接。

4.根据权利要求3所述的数字音频功率放大器，其特征在于，所述第一电阻的阻值等于所述第二电阻的阻值的两倍；

第一N型晶体管、第二N型晶体管、第三N型晶体管的宽长比相同。

5.根据权利要求3所述的数字音频功率放大器，其特征在于，所述共模电压产生模块包括：第三电阻、第四电阻、第五电阻和第二电容；其中，

所述第三电阻的一端用于接收所述第一电压，另一端与所述第四电阻和第五电阻的一端连接；

所述第四电阻的另一端与所述第二电容的一端连接并接地；

所述第五电阻的另一端与所述第二电容的另一端连接，并作为所述共模电压产生模块的输出端。

6.根据权利要求1所述的数字音频功率放大器，其特征在于，所述驱动电路包括：第一逻辑转换电路、第二逻辑转换电路、第一可控开关电路和第二可控开关电路；其中，

所述第一逻辑转换电路与所述第一可控开关电路相连，所述第一逻辑转换电路接收所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第一控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第一积分器连通；

所述第二逻辑转换电路与所述第二可控开关电路相连，所述第二逻辑转换电路接入所述PWMP信号和所述PWMN信号，用于在处于所述第一状态时将所述PWMP信号和所述PWMN信号转换为第二控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第二积分器连通。

7.根据权利要求6所述的数字音频功率放大器，其特征在于，在处于所述第二状态时，所述第一逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第三控制信号，以控制所述第一可控开关电路将所述第一侧电流源与所述第二积分器连通；所述第二逻辑转换电路用于将所述PWMP信号和所述PWMN信号转换为第四控制信号，以控制所述第二可控开关电路将所述第二侧电流源与所述第一积分器连通。

8.根据权利要求7所述的数字音频功率放大器，其特征在于，所述第一逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第一控制信号，及在所述第二状态时输出所述第三控制信号；

和/或，所述第二逻辑转换电路通过逻辑门电路对所述PWMP信号和所述PWMN信号进行逻辑运算控制，而在所述第一状态时输出所述第二控制信号，及在所述第二状态时输出所述第四控制信号。

9.根据权利要求7所述的数字音频功率放大器，其特征在于，所述第一逻辑转换电路包括：第一与非门、第二与非门、第一或非门、第二或非门和第二反相器；

所述第一与非门、所述第二与非门、所述第一或非门和所述第二或非门的输出端均与所述第一可控开关电路相连，所述第一与非门和所述第二或非门的一输入端及所述第二反相器的输入端均接入状态控制信号，所述第二与非门和所述第一或非门的一输入端均连接所述第二反相器的输出端，所述第一与非门和所述第一或非门的另一输入端均接入所述PWMP信号，所述第二与非门和所述第二或非门的另一输入端均接入所述PWMN信号；

所述第二逻辑转换电路包括：第三与非门、第四与非门、第三或非门、第四或非门和第三反相器；所述第三与非门、所述第四与非门、所述第三或非门和所述第四或非门的输出端均与所述第二可控开关电路相连，所述第三与非门和所述第四或非门的一输入端及所述第三反相器的输入端均接入状态控制信号，所述第四与非门和所述第三或非门的一输入端均连接所述第三反相器的输出端，所述第三与非门和所述第三或非门的另一输入端均接入所述PWMN信号，所述第四与非门和所述第四或非门的另一输入端均接入所述PWMP信号。

10.根据权利要求9所述的数字音频功率放大器，其特征在于，所述第一可控开关电路包括：第一P型晶体管、第二P型晶体管、第四N型晶体管和第五N型晶体管，所述第一侧电流源包括第一侧的第一子电流源和第一侧的第二子电流源；

所述第一P型晶体管和所述第二P型晶体管的源极均连接所述第一侧的第一子电流源的输出端，所述第一P型晶体管的栅极连接所述第二与非门的输出端，所述第一P型晶体管的漏极连接所述第二积分器，所述第二P型晶体管的栅极连接所述第一与非门的输出端，所述第二P型晶体管的漏极连接所述第一积分器；所述第四N型晶体管和所述第五N型晶体管的源极均连接所述第一侧的第二子电流源的输入端，所述第四N型晶体管的栅极连接所述第二或非门的输出端，所述第四N型晶体管的漏极连接所述第二积分器，所述第五N型晶体管的栅极连接所述第一或非门的输出端，所述第五N型晶体管的漏极连接所述第一积分器；

所述第二可控开关电路包括：第三P型晶体管、第四P型晶体管、第六N型晶体管和第七N型晶体管，所述第二侧电流源包括第二侧的第一子电流源和第二侧的第二子电流源；所述第三P型晶体管和所述第四P型晶体管的源极均连接所述第二侧的第一子电流源的输出端，所述第三P型晶体管的栅极连接所述第四与非门的输出端，所述第三P型晶体管的漏极连接所述第一积分器，所述第四P型晶体管的栅极连接所述第三与非门的输出端，所述第四P型晶体管的漏极连接所述第二积分器；所述第六N型晶体管和所述第七N型晶体管的源极均连接所述第二侧的第二子电流源的输入端，所述第六N型晶体管的栅极连接所述第四或非门的输出端，所述第六N型晶体管的漏极连接所述第一积分器，所述第七N型晶体管的栅极连接所述第三或非门的输出端，所述第七N型晶体管的漏极连接所述第二积分器。

11.一种电子设备，其特征在于，所述电子设备包括如权利要求1-10任一项所述的数字音频功率放大器。

Images