CN104517988A - 导电桥存储器系统及其制造方法 - Google Patents

导电桥存储器系统及其制造方法 Download PDF

Info

Publication number
CN104517988A
CN104517988A CN201410513145.1A CN201410513145A CN104517988A CN 104517988 A CN104517988 A CN 104517988A CN 201410513145 A CN201410513145 A CN 201410513145A CN 104517988 A CN104517988 A CN 104517988A
Authority
CN
China
Prior art keywords
layer
ion source
deposition
source layer
reactivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410513145.1A
Other languages
English (en)
Other versions
CN104517988B (zh
Inventor
E·玛什
T·奎克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104517988A publication Critical patent/CN104517988A/zh
Application granted granted Critical
Publication of CN104517988B publication Critical patent/CN104517988B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开内容涉及导电桥存储器系统及其制造方法。一种导电桥存储器系统及其制造方法包括:在下电极上提供具有孔的介电层,所述孔在下电极上方;在下电极上方并在所述孔中形成离子源层,该步骤包括:在下电极上方沉积再活化层,在再活化层上沉积第一离子源层,在第一离子源层上沉积另一再活化层,在所述另一再活化层上沉积第二离子源层;并且在离子源层上形成上电极。

Description

导电桥存储器系统及其制造方法
技术领域
本发明总地涉及半导体存储器系统,更具体地,涉及随机存取存储器系统。
背景技术
非易失性存储器系统的性能在过去几年得到了改进。技术管理中的改变已经将非易失性存储器装置推进到照相机、计算机、个人数据助理、智能电话和专有业务应用中。
当前基于电荷储存技术的闪存装置由于电荷储存层在写入期间的损伤而具有有限寿命。损伤可以由用于储存电荷的晶体结构的物理减弱引起。该状况通过限制单个的存储器单元可以进行的读写次数并且平衡存储器中的所有位置上的写入来抵抗。这些单元的有限可靠性导致了纠错策略和分布式写操作,以便延长存储器模块的可用寿命。许多维护处理可以在操作者不了解的情况下在后台进行操作。
可以提高可用存储器密度、同时延展存储器结构的寿命可靠性的其他非易失性存储器技术在发展中。这些非易失性存储器技术包括自旋转移力矩随机存取存储器(STT-RAM)、电阻型随机存取存储器以及可编程金属化存储器。
可编程金属化存储器也被称为导电桥随机存取存储器(CBRAM),其每个单元一般由离子源层以及夹在下电极与上电极之间的氧化膜构成。存储器单元操作是由于通过来自离子源层的材料电沉积而形成的导电桥的形成/溶解而产生的。在目前已知的CBRAM单元制造方法中,通过物理气相沉积(PVD)工艺使层沉积。然而,来自不需要的区域的溅射沉积材料的移除可能留下残留物,这些残留物可以损害单元性能。此外,在镶嵌工艺中不能使用PVD来形成受限的存储器单元。
因此,对于更好的导电桥存储器系统及其制造方法的需要仍然存在。鉴于对于更小型装置和更高密度存储器的推进,找到这些问题的答案越来越关键。鉴于日益增长的商业竞争压力,连同增长的消费者期待和市场上减少的有意义的产品差异的机会,找到这些问题的答案是关键的。另外,对于降低成本、改进效率和性能以及满足竞争压力的需要给找到这些问题的答案的关键必要性增添了更大的紧迫性。
长久以来一直在寻求这些问题的解决方案,但是现有的发展尚未教导或建议任何解决方案,因此,这些问题的解决方案长久以来一直困扰着本领域的技术人员。
发明内容
本发明提供一种导电桥存储器系统的制造方法,该制造方法包括:在下电极上提供具有孔的介电层,所述孔在下电极上方;在下电极上方并在所述孔中形成离子源层,该步骤包括:在下电极上方沉积再活化层,在再活化层上沉积第一离子源层,在第一离子源层上沉积另一再活化层,在所述另一再活化层上沉积第二离子源层;并且在所述离子源层上形成上电极。
本发明提供一种导电桥存储器系统,该导电桥存储器系统包括:下电极;介电层,在下电极上方,具有孔;离子源层,在下电极上方并在所述孔中,该离子源层包括:在下电极上方的再活化层、在再活化层上的第一离子源层、在第一离子源层上的另一再活化层、在所述另一再活化层上的第二离子源层;以及上电极,在所述离子源层上。
本发明的某些实施例具有除了以上提及的那些步骤或元件之外或者代替以上提及的那些步骤或元件的其他步骤或元件。当参照附图进行以下详细描述时,通过阅读以下详细描述,这些步骤或元件对于本领域的技术人员将变得清楚。
附图说明
图1是本发明的实施例中的导电桥存储器系统的架构图。
图2是存储器层的一部分的详细视图。
图3是存储器层的部分在沉积制造阶段中的截面图。
图4是在进一步沉积制造阶段中的图3的结构。
图5是在进一步沉积制造阶段中的图4的结构。
图6是本发明的另一实施例中的导电桥存储器系统的制造方法的流程图。
具体实施方式
充分详细地描述以下实施例以使得本领域的技术人员能够做出并使用本发明。要理解,其他实施例基于本公开将是显而易见的,并且可以在不脱离本发明的范围的情况下进行系统、处理或机械改变。
在以下描述中,给出了许多特定细节来提供对本发明的透彻理解。然而,将显而易见的是,可以在没有这些特定细节的情况下实施本发明。为了避免模糊本发明,没有详细公开一些公知的电路、系统构造和处理步骤。
示出所述系统的实施例的附图是半图解式的,并且没有按比例绘制,具体地,一些尺寸是为了清晰地呈现,在附图中被夸张示出。类似地,尽管附图中的视图为了易于描述通常示出类似的方位,但是图中的这个描绘多半是任意的。一般来讲,可以在任何方位操作本发明。
相同的编号在所有附图中都用于涉及相同的元件。为了方便描述,将实施例编号为第一实施例、第二实施例等,这些实施例并非意图具有任何其他重要性或者对本发明提供限制。
为了说明的目的,本文中所使用的术语“水平”被定义为平行于存储器层的平面或表面的平面,而不管其方位如何。术语“垂直”是指垂直于刚才定义的水平的方向。如附图中所示,诸如“上方”、“下方”、“底部”、“顶部”、“侧面”(如在“侧壁”中)、“较高”、“较低”、“较上”、“上面”和“下面”的术语是相对于水平面定义的。术语“在…上”意指在元件之间存在直接接触。术语“直接在...上”意指在一个元件与另一个元件之间存在直接接触而没有中间元件。
术语“有源侧”是指芯片、模块、封装件或电子结构的一侧,该侧具有制造于其上的有源电路系统,或者具有用于连接到该芯片、模块、封装件或电子结构内的有源电路系统的元件。
本文中所使用的术语“处理”包括在形成所描述的结构时所需要的材料或光刻胶的沉积、该材料或光刻胶的构图、曝光、显影、蚀刻、清洁和/或移除。
现在参照图1,其中示出了本发明的实施例中的导电桥存储器系统100的架构图。导电桥存储器系统100的架构图描绘了单个存储器单元,该存储器单元具有耦合到下电极106的晶体管102,下电极106与存储器层104接触。要理解,存储器单元组合在一起的阵列可以形成导电桥存储器系统100。
可以通过掩膜、蚀刻和沉积的组合在介电层108中以及在介电层108上形成下电极106,介电层108诸如氮化硅(SiN)层或二氧化硅(SiO2)层。下电极106可以是由金属或合金形成的金属结构,所述金属或合金包括铂(Pt)、氮化钛(TiN)、钌(Ru)、钨(W)、硫(S)、氮化钨(WN)或它们的组合。可以在介电层108中蚀刻的开口中通过物理气相沉积(PVD)、化学气相沉积(CVD)、溅射、电镀或金属层沉积来使下电极106沉积。
存储器层104包括在下电极106上的电阻改变层110上的离子源层112。例如,电阻改变层110可以通过合适的绝缘材料或半导体材料沉积在下电极106上而形成,所述绝缘材料或半导体材料诸如稀土氧化物、稀土氮化物、氧化硅或氮化硅,或具体地,氧化钆(Gd2O3)、氧化铝(Al2O3)或氧化硅(Si2O3)。电阻改变层110被定义为绝缘层,根据在上电极114与下电极106之间产生的电场的方向(电压的极性),该绝缘层与离子源层112组合可以在高阻状态或低阻状态之间切换。
离子源层112被定义为用于形成上电极114与下电极106之间的导电桥的离子源,从而降低这两个电极之间的电阻。例如,离子源层112可以由掺杂硫族化物或碲(Te)合金(通称为碲化物)层以及过渡金属或主族金属形成,诸如各种构造的碲化铜(CuTex)、碲化铝(Al2Tex)、碲化锌(ZnTex)、碲化镍(Ni2Tex)、碲化锆(ZrTex)以及碲化银(Ag2Tex)。电阻改变层110和离子源层112的组合可以形成存储器层104。在操作期间,可以操纵存储器层104以通过诱导来自离子源层112的离子流动通过电阻改变层110来反映低阻状态或高阻状态。离子源层112可以为50至1000埃,150至300埃的厚度为优选厚度。
上电极114可以形成在离子源层112的顶表面上。上电极114可以由直接沉积在离子源层112上的界面层116以及在界面层116上的覆盖层118形成。界面层116可以通过过渡金属的沉积而形成,所述过渡金属包括钛(Ti)、硅(Si)、锆(Zr)或合金,但是要理解,选择用于界面层116的材料不能与离子源层112过度反应。例如,当诸如银(Ag)和铜(Cu)的金属被加热到200-450摄氏度的工艺温度范围时,这些金属可以被离子源层112完全消耗。
覆盖层118可以由低阻金属或合金形成,所述低阻金属或合金包括:钨(W)、氮化钨(WN)、钛(Ti)和氮化钛(TiN)。覆盖层118可以由与离子源层112化学隔离的多层金属或合金形成。覆盖层118的多层还可以包括铜(Cu)、铝(Al)、钽(Ta)或它们的合金的层。要理解,金属或合金的其他组合可以成单层地或成多层地沉积在界面层116上,以便形成厚度在2-30nm范围内的覆盖层118。
电压参考互连线120可以耦合到上电极114以用于提供操作导电桥存储器系统100所需的操作电压。该视图中示出的存储器单元可以使用镶嵌工艺来形成以形成受限的存储器单元。
现在参照图2,其中示出了存储器层104的一部分的详细视图。在该详细视图中示出了在图1的介电层108的孔中的存储器层104的离子源层112的各层的例子。例如,离子源层112的各层可以形成碲化铝铜锆膜(AlCuZrTe膜)。离子源层112还可以含有其他元素,诸如氧(O)、锗(Ge)、硅(Si)或氮(N)。离子源层112还可以含有其他硫族元素。该图两侧的波浪线指示仅示出了每层的一部分。
离子源层112可以具有再活化层212R(层R)、第一离子源层212A(层A)以及第二离子源层212B(层B)。再活化层212R、第一离子源层212A以及第二离子源层212B可以通过诸如化学气相沉积(CVD)或原子层沉积(ALD)的工艺而沉积在电阻改变层上,再活化层212R诸如碲化铝(AlTe),第一离子源层212A诸如前过渡金属与Te结合,诸如碲化锆(ZrTe),第二离子源层212B诸如后过渡金属与Te结合,诸如碲化铜(CuTe)。再活化层212R还可以是碲与除了Al之外的前主族金属结合。
这些层可以以各种方式布置。例如,这些层可以从上到下按四层构造(诸如ARBR)布置在电阻改变层110上。可替代地,该构造可以是形式BRAR。在BRAR构造中,再活化层212R可以直接在电阻改变层110上,第一离子源层212A在再活化层212R的顶部,接着为在第一离子源层212A上的另一再活化层212R、以及在该另一再活化层212R上的第二离子源层212B。在这个例子中,四层构造可以从上到下为:CuTe层,CuTe层在AlTe层的顶部,AlTe层在ZrTe层的顶部,ZrTe层在另一AlTe层的顶部。
为了例示说明的目的,描述了四层构造,但是要理解其他分层构造是可能的,只要在每个交替CuTe层与ZrTe层之间存在AlTe层即可。例如,6个或更多个交替层可以成诸如ARBRAR的构造。此外,Cu可以被适当的后过渡金属取代,Zr可以被适当的前过渡金属取代。
现在参照图3,其中示出了存储器层104的一部分在沉积制造阶段中的截面图。可以用用于创建受限的存储器单元的图案掩盖图1的介电层108,并且对介电层108进行蚀刻以在介电层108中形成孔。可以首先使电阻改变层110沉积到介电层108中的孔中。可以在电阻改变层110的顶部经由CVD或ALD工艺使再活化层212R沉积在该孔中。以下表1中示出了用于使作为AlTe的再活化层212R沉积的示例性CVD工艺:
表1
AlTe经由以上工艺沉积成可以为5至50埃厚的层。诸如物理气相沉积或溅射的其他沉积工艺不能足够精确地控制沉积到这些厚度。
现在参照图4,其中示出了在进一步沉积制造阶段中的图3的结构。可以还是在图1的介电层108中的孔中,在再活化层212R的顶部,通过诸如CVD或ALD的工艺来沉积第一离子源层212A。再活化层212R在电阻改变层110的顶部。以下表2中示出了用于使作为ZrTe的第一离子源层212A沉积在AlTe的顶部的示例性CVD工艺:
表2
ZrTe经由以上工艺沉积成可以为5至50埃厚的层。Zr前体被示为TDMAZ,但是要理解可以使用通用化学式Zr(NR2)4的任何合适的前体。诸如物理气相沉积或溅射的其他沉积工艺不能沉积成期望的结构或厚度。
现在参照图5,其中示出了在进一步沉积制造阶段中的图4的结构。可以还是在图1的介电层108中的孔中,在第一离子源层212A的顶部经由CVD或ALD工艺来沉积另一再活化层212R。以上表1中示出了用于使作为AlTe的再活化层212R沉积在ZrTe的顶部的示例性CVD工艺。
AlTe经由以上工艺沉积成可以为5至50埃厚的层。诸如物理气相沉积或溅射的其他沉积工艺不能沉积成期望的结构或厚度。
在第二再活化层212R沉积之后,可以还是在图1的介电层108中的孔中,在第二再活化层212R的顶部,经由诸如CVD或ALD工艺的工艺来通过第二离子源层212B的沉积完成图1的离子源层112在电阻改变层110上的形成。以下表3中示出了用于使作为CuTe的第二离子源层212B沉积在AlTe的顶部的示例性CVD工艺:
表3
CuTe经由以上工艺沉积成可以为5至50埃厚的层。诸如物理气相沉积或溅射的其他沉积工艺不能足够精确地控制沉积到这些厚度。在第二离子源层212B沉积之后,可以使用诸如化学机械平面化/抛光(CMP)的工艺来使表面平面化,完成镶嵌工艺以形成图1的存储器层104。然后可以在存储器层104的顶部形成图1的上电极114。
发现了,使用AlTe作为中间层来使ZrTe和CuTe分层(通过再活化层212R作为中间层而分层的第一离子源层212A和第二离子源层212B)可以使得可以创建碲化铝铜锆膜,尽管不能经由CVD使CuTe在ZrTe上直接成核。用Cu(DMAPA)、CuKI5和三甲基乙酸铜作为前体的广泛测试发现,没有一个将会在ZrTe表面上成核。尝试仅在Zr或Te上成核是不成功的。ZrTe表面不能经由使用NH3、H2、乙醇、水或甲酸的表面处理而再活化。然而,发现,AlTe将在ZrTe上成核,并且使表面再活化,使得CuTe可以在先前的惰性表面上成核。X射线光电子能谱法用于确认沉积并且确保原子百分比在适当的范围内。Cu、Al、Zr和Te的原子百分比的优选范围为5至95%。
使ZrTe再活化的再活化层212R(AlTe)是意外发现,因为铝前体(三二甲基酰氨基铝或Al(N(CH3)2)3)由与Zr前体(四(二甲基氨基)锆或Zr(N(CH3)2)4)相同的配体组成,并且在CVD工艺期间使用二-叔丁基碲化物的相同反应气体。预计类似的配体应表现出类似的表面终止化学性质,因此,没有预计到,经由CVD涂覆的Cu或CuTe将表现出ZrTe与AlTe之间的显著反应差异。
还发现了,经由镶嵌工艺形成受限的存储器单元的操作不能使用标准PVD技术来进行,但是可以使用CVD或ALD来执行,所述受限的存储器单元具有由AlCuZrTe膜形成的离子源层112,离子源层112具有第一离子源层212A和第二离子源层212B,在它们之间存在再活化层212R,所有这些层都在介电层108中的孔中沉积到特定厚度。因为溅射或PVD不能实现期望的存储器单元尺寸(第一离子源层212A、第二离子源层212B和再活化层212R在受限的存储器单元中厚度为5至50埃),所以CVD或ALD是优选的,并且通过再活化层212R使第一离子源层212A再活化对于确保第二离子源层212B的适当沉积是必要的。
因此,发现了,本发明的导电桥存储器系统及其制造方法提供了重要的、迄今为止未知的并且不可获得的用于制造包含作为离子源层的AlCuZrTe膜的存储器层的解决方案、能力和功能方面。
现在参照图6,其中示出了本发明的另一实施例中的导电桥存储器系统的制造方法600的流程图。方法600包括:在方框602中,在下电极上提供具有孔的介电层,所述孔在下电极上方;在方框604中,在下电极上方在所述孔中形成离子源层,该步骤包括:在下电极上方沉积再活化层,在再活化层上沉积第一离子源层,在第一离子源层上沉积另一再活化层,在所述另一再活化层上沉积第二离子源层;并且在方框606中,在离子源层上形成上电极。
所得的方法、工艺、设备、装置、产品和/或系统简单,成本有效,不复杂,高度通用并且有效,可以通过改动已知技术来令人惊讶地、不明显地实现,因此容易适合于高效率地、经济地制造导电桥存储器系统/充分与常规制造方法或工艺和技术兼容。
本发明的另一重要方面是,它有价值地支持并服务于降低成本、简化系统和提高性能的历史趋势。
本发明的这些和其他有价值的方面因此至少将本技术的状态推进到下一水平。
尽管已经结合特定的最佳模式描述了本发明,但是要理解,根据前面的描述,许多替代、修改和变化对于本领域的技术人员将是显而易见的。因此,意图是包含落在所包括的权利要求的范围内的所有这样的替代、修改和变化。在本文中到目前为止阐述的或在附图中示出的所有内容要从说明性、而非限制性的意义上来进行解释。

Claims (20)

1.一种导电桥存储器系统的制造方法,包括:
在下电极上提供具有孔的介电层,所述孔在所述下电极上方;
在所述下电极上方并在所述孔中形成离子源层,包括:
在所述下电极上方沉积再活化层,
在所述再活化层上沉积第一离子源层,
在所述第一离子源层上沉积另一再活化层,
在所述另一再活化层上沉积第二离子源层;和
在所述离子源层上形成上电极。
2.根据权利要求1所述的方法,还包括在所述下电极上并在所述孔中形成电阻改变层。
3.根据权利要求1所述的方法,其中,沉积第一离子源层包括:
沉积前过渡金属;和
沉积硫族元素。
4.根据权利要求1所述的方法,其中,沉积第二离子源层包括:
沉积后过渡金属;和
沉积硫族元素。
5.根据权利要求1所述的方法,其中,沉积再活化层包括:
沉积前主族金属;和
沉积硫族元素。
6.根据权利要求1所述的方法,还包括:
在所述下电极上并在所述孔中形成电阻改变层;
其中:
沉积再活化层包括沉积前主族金属和硫族元素;
沉积第一离子源层包括沉积前过渡金属和硫族元素;并且
沉积第二离子源层包括沉积后过渡金属和硫族元素。
7.根据权利要求6所述的方法,还包括将晶体管连接到所述下电极。
8.根据权利要求6所述的方法,其中,沉积第一离子源层包括:
沉积锆;和
沉积碲。
9.根据权利要求6所述的方法,其中,沉积第二离子源层包括:
沉积铜;和
沉积碲。
10.根据权利要求6所述的方法,其中,沉积再活化层包括:
沉积铝;和
沉积碲。
11.一种导电桥存储器系统的制造方法,包括:
在下电极上提供具有孔的介电层,所述孔在所述下电极上方;
在所述下电极上并在所述孔中形成电阻改变层;
在所述电阻改变层上并在所述孔中形成离子源层,包括:
在所述电阻改变层上沉积具有碲化铝的再活化层,
在所述再活化层上沉积具有碲化锆的第一离子源层,
在所述第一离子源层上沉积另一再活化层,
在所述另一再活化层上沉积具有碲化铜的第二离子源层;和
在所述离子源层上形成上电极。
12.根据权利要求11所述的方法,其中,形成离子源层包括通过化学气相沉积或原子层沉积来沉积材料。
13.根据权利要求11所述的方法,其中,沉积具有碲化锆的第一离子源层包括在化学气相沉积工艺中提供具有通用化学式Zr(NR2)4的锆前体。
14.根据权利要求11所述的方法,其中,沉积具有碲化铜的第二离子源层包括用具有碲化铝的再活化层使具有碲化锆的第一离子源层的表面再活化。
15.根据权利要求11所述的方法,其中,沉积具有碲化铜的第二离子源层包括在化学气相沉积或原子层沉积工艺中提供铜前体。
16.一种导电桥存储器系统,包括:
下电极;
在所述下电极上方具有孔的介电层;
在所述下电极上方并在所述孔中的离子源层,所述离子源层包括:
在所述下电极上方的再活化层,
在所述再活化层上的第一离子源层,
在所述第一离子源层上的另一再活化层,
在所述另一再活化层上的第二离子源层;和
在所述离子源层上的上电极。
17.根据权利要求16所述的系统,还包括在所述下电极上并在所述孔中的电阻改变层。
18.根据权利要求16所述的系统,其中,所述第一离子源层包括碲化锆。
19.根据权利要求16所述的系统,其中,所述第二离子源层包括碲化铜。
20.根据权利要求16所述的系统,其中,所述再活化层包括碲化铝。
CN201410513145.1A 2013-10-02 2014-09-29 导电桥存储器系统及其制造方法 Expired - Fee Related CN104517988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/044,696 US9246086B2 (en) 2013-10-02 2013-10-02 Conductive bridge memory system and method of manufacture thereof
US14/044,696 2013-10-02

Publications (2)

Publication Number Publication Date
CN104517988A true CN104517988A (zh) 2015-04-15
CN104517988B CN104517988B (zh) 2018-05-22

Family

ID=52739174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410513145.1A Expired - Fee Related CN104517988B (zh) 2013-10-02 2014-09-29 导电桥存储器系统及其制造方法

Country Status (3)

Country Link
US (2) US9246086B2 (zh)
KR (1) KR101573634B1 (zh)
CN (1) CN104517988B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器
US9431606B1 (en) * 2015-08-12 2016-08-30 Micron Technology, Inc. Memory cells
US10840431B2 (en) 2016-03-31 2020-11-17 Intel Corporation Multilayer selector device with low holding voltage
US10665781B2 (en) * 2016-03-31 2020-05-26 Intel Corporation Programmable metallization cell with alloy layer
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
CN110660908B (zh) * 2018-06-29 2022-11-29 台湾积体电路制造股份有限公司 存储器装置及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755831A (zh) * 2004-08-30 2006-04-05 因芬尼昂技术股份公司 电阻性内存装置,尤其是cbram内存
CN101188141A (zh) * 2006-11-22 2008-05-28 奇梦达北美公司 包括刷新操作的电阻式存储器
CN102136547A (zh) * 2010-01-25 2011-07-27 旺宏电子股份有限公司 具有离子缓冲层的可编程金属化装置及其制造方法
CN102446548A (zh) * 2010-09-30 2012-05-09 夏普株式会社 非易失性半导体存储器设备
US20130001497A1 (en) * 2011-06-30 2013-01-03 Sony Corporation Memory element, method of manufacturing the same, and memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010999A1 (en) 2003-07-26 2005-02-03 In-Solar-Tech Co., Ltd. Method for manufacturing absorber layers for solar cell
KR100495925B1 (ko) 2005-01-12 2005-06-17 (주)인솔라텍 태양전지용 광흡수층 및 그 제조 방법
US7515454B2 (en) 2006-08-02 2009-04-07 Infineon Technologies Ag CBRAM cell and CBRAM array, and method of operating thereof
FR2934711B1 (fr) 2008-07-29 2011-03-11 Commissariat Energie Atomique Dispositif memoire et memoire cbram a fiablilite amelioree.
JP2011211101A (ja) * 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
JP2012018964A (ja) 2010-07-06 2012-01-26 Sony Corp 記憶素子およびその駆動方法、並びに記憶装置
JP5648406B2 (ja) * 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP2015015309A (ja) * 2013-07-03 2015-01-22 株式会社東芝 記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755831A (zh) * 2004-08-30 2006-04-05 因芬尼昂技术股份公司 电阻性内存装置,尤其是cbram内存
CN101188141A (zh) * 2006-11-22 2008-05-28 奇梦达北美公司 包括刷新操作的电阻式存储器
CN102136547A (zh) * 2010-01-25 2011-07-27 旺宏电子股份有限公司 具有离子缓冲层的可编程金属化装置及其制造方法
CN102446548A (zh) * 2010-09-30 2012-05-09 夏普株式会社 非易失性半导体存储器设备
US20130001497A1 (en) * 2011-06-30 2013-01-03 Sony Corporation Memory element, method of manufacturing the same, and memory device

Also Published As

Publication number Publication date
KR101573634B1 (ko) 2015-12-01
US9246086B2 (en) 2016-01-26
US9406879B2 (en) 2016-08-02
US20150090947A1 (en) 2015-04-02
US20160104836A1 (en) 2016-04-14
CN104517988B (zh) 2018-05-22
KR20150039577A (ko) 2015-04-10

Similar Documents

Publication Publication Date Title
CN104517988A (zh) 导电桥存储器系统及其制造方法
US8541765B2 (en) Resistance variable memory cell structures and methods
TWI595560B (zh) 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構
US8373149B2 (en) Resistance change element and manufacturing method thereof
US7566643B2 (en) Liquid phase deposition of contacts in programmable resistance and switching devices
CN102484114B (zh) 非易失性半导体存储装置及其制造方法
KR20140138805A (ko) 통합된 산소 격리 구조를 갖는 비휘발성 저항 메모리 소자
JP2011040579A (ja) 抵抗変化メモリ
KR20160076078A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
TW201921651A (zh) 三維記憶體陣列
TW201943057A (zh) 具有一保留層之電阻式記憶體裝置
KR20090036771A (ko) 도핑된 상변화 물질막을 구비하는 상변화 기억 소자의 제조방법
US20140158972A1 (en) Memory Cells and Methods of Forming Memory Cells
JP2015201519A (ja) 相変化メモリおよびその製造方法
CN102299106A (zh) 相变存储器存储单元及其制作方法
US10490740B2 (en) Non-volatile memory system with reliability enhancement mechanism and method of manufacture thereof
WO2010026624A1 (ja) 不揮発性半導体記憶装置の製造方法
CN114864811A (zh) 相变存储单元、相变存储器及其制备方法、电子设备
CN102468437B (zh) 相变存储器的制作方法
CN113314563A (zh) 非易失性半导体存储装置及其制造方法
CN113557613A (zh) 非易失性存储装置及其制造方法
US20090103351A1 (en) Integrated Circuit, Method of Manufacturing an Integrated Circuit, and Memory Module
CN115117239B (zh) 相变存储单元、相变存储器、电子设备及制备方法
CN115101666A (zh) 相变材料、相变存储芯片、存储设备及电子设备
CN116600631A (zh) 阻变存储器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160906

Address after: Kanagawa, Japan

Applicant after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180522

Termination date: 20210929

CF01 Termination of patent right due to non-payment of annual fee