CN116600631A - 阻变存储器及其制备方法 - Google Patents

阻变存储器及其制备方法 Download PDF

Info

Publication number
CN116600631A
CN116600631A CN202310450651.XA CN202310450651A CN116600631A CN 116600631 A CN116600631 A CN 116600631A CN 202310450651 A CN202310450651 A CN 202310450651A CN 116600631 A CN116600631 A CN 116600631A
Authority
CN
China
Prior art keywords
layer
metal layer
random access
electrode
resistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310450651.XA
Other languages
English (en)
Inventor
高飞
仇圣棻
杨芸
陈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinyuan Semiconductor Hangzhou Co ltd
Xinyuan Semiconductor Shenzhen Co ltd
Xinyuan Semiconductor Shanghai Co ltd
Original Assignee
Xinyuan Semiconductor Hangzhou Co ltd
Xinyuan Semiconductor Shenzhen Co ltd
Xinyuan Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinyuan Semiconductor Hangzhou Co ltd, Xinyuan Semiconductor Shenzhen Co ltd, Xinyuan Semiconductor Shanghai Co ltd filed Critical Xinyuan Semiconductor Hangzhou Co ltd
Priority to CN202310450651.XA priority Critical patent/CN116600631A/zh
Publication of CN116600631A publication Critical patent/CN116600631A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种阻变存储器及其制备方法，在研磨后的膜层上增加了一层金属层；实现了隔离研磨后的膜层的平整度对阻变层的影响，达到使得阻变层尽量少受到环境因素的影响，从而改善阻变存储器的电性和工艺的稳定性技术效果。

Description

阻变存储器及其制备方法
技术领域
本发明涉及阻变存储器技术领域，具体说，涉及一种阻变存储器及其制备方法。
背景技术
阻变随机存储器(ReRAM，Resistive Random Access Memory)以其低压、高速、低功耗、结构简单、与CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)传统工艺兼容、低成本、高密度等优势而受到越来越多的关注，被认为是下一代可能取代闪存而成为主流存储产品的一种新型存储器。现有的阻变存储器的制备工艺流程如图1所示，首先通过薄膜沉积和化学机械研磨(CMP)完成下电极(BE)制备，然后进行薄膜沉积完成上电极(TE)的间隙膜(Gap film)制备，最后通过光刻和刻蚀完成阻变存储器的整体制备。在化学机械研磨步骤之后再进行阻变层和上电极沉积存在的弊端如下：1)化学机械研磨会在膜表面产生化学残留，进而影响阻变存储器的电性。2)由于化学机械研磨和沉积是分别在化学机械研磨机台和沉积机台上完成，晶圆在两个机台之间转移时产生的环境变化导致下电极表面容易产生化合物；另外，晶圆从化学机械研磨机台转移到沉积机台涉及到两个不同机台间的跑货流程，导致从化学机械研磨到沉积之间的时间无法精准卡控，且生产流程时间的加长使得下电极表面生成化合物的概率增加，进而影响阻变存储器的电性。
因此，亟需一种能够提高阻变存储器生产效率的阻变存储器制备流程。
发明内容
本发明的目的在于，提供一种阻变存储器及其制备方法，以解决现有技术中存在的至少一个问题。
为了实现上述目的，本发明提供一种阻变存储器的制备方法，方法包括：生成两个电极层，以及生成金属层和阻变层，金属层和阻变层位于两个电极层之间。
进一步，优选的方法为，生成两个电极层，所述两个电极层包括第一电极层和第二电极层；以及生成金属层和阻变层，金属层和阻变层位于两个电极层之间；方法包括：
在衬底上生成第一电极层，在第一电极层上生成金属层；
在金属层上生成阻变层和第二电极层。
进一步，优选的方法为，金属层包括第一金属层和第二金属层。
进一步，优选的方法为，还包括，在第一金属层上依次生成第二金属层、阻变层和所述第二电极层。
第二方面，本发明提供一种阻变存储器包括第一电极层、第二电极层和位于第一电极层和第二电极层之间的阻变层，在第一电极层和所述阻变层之间设置有金属层。
进一步，优选的结构为，金属层包括第一金属层和第二金属层。
进一步，优选的结构为，第一金属层的材料为W、Lr、Ru或Pt。
进一步，优选的结构为，第一金属层的厚度为20nm～180nm。
进一步，优选的结构为，第二金属层的材料为W、Lr、Ru或Pt。
进一步，优选的结构为，第二金属层的厚度为10nm～100nm。
进一步，优选的结构为，第二金属层的厚度为20nm～40nm。
进一步，优选的结构为，还包括通孔填充层，通孔填充层用于填充第一电极层的通孔；金属层、阻变层和第二电极层依次沉积在通孔填充层上。
第三方面，本发明提供一种存储单元，存储单元包括选通器以及和选通器连接的阻变存储器。其中，选通器可以是三端选通器件。
第四方面，本发明提供一种存储设备，存储设备包括存储控制器以及阻变存储器，存储控制器用于对阻变存储器进行数据读写。
第五方面，本发明提供一种电子设备，包括电路板以及与电路板连接的阻变存储器。
如上所述，本发明的一种阻变存储器及其制备方法、存储单元、存储设备以及电子设备，通过在阻变存储器的阻变层沉积前增加一道金属沉积，且在第一金属层的基础上增设与阻变层利用同一个沉积机台完成的第二金属层。有益效果如下：1)由于阻变层和金属层之间不存在其他工艺流程，减少了其他工艺对阻变层的影响。2)由于阻变层和金属层沉积利用同一个沉积机台完成，避免了晶圆在两个机台之间转移时产生的环境变化避免了电极表面生成化合物的概率增加；3)在生成阻变层之前减少了晶圆在两个不同机台间的跑货流程，使得生产流程时间可控，避免了生产流程时间的加长使得下电极表面生成化合物的概率增加的发生，进而保证阻变存储器的电性。
为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明并在权利要求中特别指出的特征。下面的说明详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
图1是现有的阻变存储器的制备流程示意图。
图2是本发明实施例1提供的阻变存储器的结构示意图；
图3是本发明实施例1提供的阻变存储器的生产原理的流程图；
图4是本发明实施例2提供的阻变存储器的制备流程示意图；
图5是根据本发明实施例2的阻变存储器的结构示意图；
图6是根据本发明实施例3的阻变存储器的结构示意图。
1、下电极通孔；2、介电层；3、金属层；4、阻变层；5、上电极；6、侧壁保护层；7、下电极。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。实施例中未注明具体技术或者条件者，按照本领域内的文献所描述的技术或条件，或者按照产品说明书进行，所用试剂或仪器未注明生产厂商，均可通过正规渠道商购买得到的常规产品。
存储器(memory)是现代信息技术中用于保存信息的记忆设备。存储器的主要功能是存储各种数据(如业务数据、程序数据)。存储器通常采用具有两种稳定状态(分别表示为“0”和“1”)的物理器件(例如为存储单元)来实现存储功能。存储器可以基于存储的电荷多寡表征存储数据。例如动态随机存储器以及闪存存储器通常是基于存储的电荷多寡表征存储数据。存储器也可以基于电阻的大小表征存储数据。例如阻变存储器通常是基于器件电阻大小表征存储数据。阻变存储器是一种电阻可调整的非易失存储器。阻变存储器单元结构采用MIM电容结构，在上、下电极之间夹着绝缘层或半导体功能材料层，又称三明治结构(Sandwich Structrue)。具体地，阻变存储器可以通过控制氧离子运动以控制器件电阻，从而实现存储功能。存储阵列可以采用crossbar的交叉阵列结构。这种交叉阵列结构工艺简单、密度高、并具有较好的等比缩小能力。
图1示出了现有的阻变存储器的制备流程示意图；现有技术中如图1所示，当前在film4(膜4)化学机械研磨之后再进行阻变层和上电极沉积，阻变层沉积在经过化学机械研磨(CMP)后的膜层上面存在两个问题：1、化学机械研磨后膜层表面的化学残留影响RRAM电性。2、化学机械研磨和沉积是在不同的机台完成，晶圆在两个机台之间转移时由于环境变化，下电极表面容易生成化合物，而且晶圆从化学机械研磨机台到沉积机台时由于涉及到两个机台跑货，过程之间的间隔时间增加且化学机械研磨到沉积的时间无法精准卡控，时间越长下电极表面越容易生成化合物，从而影响RRAM电性。本发明将在阻变层沉积之前加一道金属层沉积(film5)用于阻隔化学机械研磨后(film3和film4)膜层表面；从而改善阻变层与下电极之间的界面影响RRAM电性的问题。
实施例1
为了说明本发明提供的阻变存储器及其制造方法和电子装置图。图2示出了根据本发明实施例1的RRAM的结构。图3示出了根据本发明实施例1的RRAM结构的制造方法的流程。
如图2所示，本发明提供一种阻变存储器包括第一电极层、第二电极层和位于第一电极层和第二电极层之间的阻变层，在第一电极层和所述阻变层之间设置有金属层3。在本实施例中，第一电极层为下电极7；第二电极层为上电极5。具体地说，包括膜1、作为介电层的膜2和膜3、下电极膜4(即膜4填充于膜2和膜3形成的第一电极通孔1中,作为金属层的膜5、作为阻变层的膜6、作为上电极的膜7以及作为侧壁保护层的膜8。
其中，阻变存储器的阻变材料层的可以为Ni、Ti、Al、Ta、Hf其中一种或多种的过渡金属氧化物。此类物质的阻变机理主要是由于氧离子的移动形成氧空位导电细丝，同时，阻变材料层中缺陷的数量也将直接影响器件的阻变特性。而N原子与金属原子的结合能更低，含N的过渡金属氧化物往往更容易表现出优良的阻变存储性能。基于此，可以通过原子层沉积或者溅射等方式在电极层上生成上述阻变层。阻变层的厚度可以根据实际需求而设置。例如，可以通过原子层沉积法在下电极上生成8nm厚的阻变层。该阻变层的材料可以根据实际需求而选择，例如阻变层的材料可以为HfOx、NiO、TiO2、Al2O3、Ta2O5等过渡金属氧化物中的任一种。下电极通常是由金属材料形成。该金属材料包括但不限于铜、铝、钛、氮化钛、银、镍、铂、钯。基于此，可以通过PVD生成下电极，例如可以通过溅射等方式生成上电极。在一些实施例中，上电极的厚度可以等于下电极的厚度，例如可以为20nm。在另一些实施例中，上电极的厚度也可以不等于下电极的厚度。类似地，上电极的材料可以与下电极的材料相同，例如可以均为TiN。在一些实施例中，上电极的材料也可以不同于下电极的材料。
金属层的材料可以但不限制于为W、Lr、Ru或Pt。通孔填充层的设定厚度为第一金属层的厚度为20nm～180nm。在本发明中主要是在阻变沉积之前增加一道金属沉积。也就是说，使得阻变层尽量少的受到环境因素的影响，从而改善RRAM Film的电性，和工艺的稳定性。
如图3所示，本发明提供一种阻变存储器的制备方法，方法包括：生成上电极层5和下电极层7两个电极层，以及生成金属层3和阻变层4，金属层3和阻变层4位于上电极层5和下电极层7两个电极层之间。也就是说，先生成下电极层7，然后依次生成金属层3和阻变层4，最后生成上电极层5。通过在阻变层4生成之前增加一层金属层3，用于阻隔化学机械研磨后(film3和film4)膜层表面；从而改善阻变层与下电极之间的界面影响RRAM电性的问题。
具体的说，包括以下步骤：S110、在衬底上生成第一电极层，即下电极7；S120、在下电极7上生成金属层3；S130、在金属层3上生成阻变层4和上电极层5。其中，金属层可以但不限制于由单独的沉积机台单独沉积而成，也可以由生长阻变层的机台同时生成。在此不做具体的限定。
在具体的实施过程中，操作步骤包括清洗衬底，依次生长膜1和作为介电层2的膜2和膜3；沉积生成膜4对下电极通孔1进行填充，对膜4进行研磨(CMP)直至通孔填充结构的顶面与通孔两侧的二氧化硅结构层(膜3)平齐，膜4作为下电极7；在膜4上沉积形成金属层3；在金属层3上沉积阻变层4和上电极5；对阻变层4和上电极5进行光刻；对光刻后的阻变层4和上电极5进行刻蚀；在金属层3和阻变层4的侧面，上电极5的顶部和侧面沉积生长侧壁保护层6；对金属层3以及侧壁保护层6进行刻蚀，获得凸设在介电层2以及下电极7上的阻变存储器阻变结构。
也就是说，本发明在研磨后的膜层上增加了一层金属层；由于当前需要研磨完膜3上面的所有膜4。即需要同时研磨膜3和膜4两种材质容易造成下电极通孔填充结构(膜4)的凹陷或者凸出；为了隔离研磨后的膜层的平整度对阻变层的影响，增设一层金属层。达到使得阻变层尽量少的受到环境因素的影响，从而改善RRAM Film的电性和工艺的稳定性技术效果。
实施例2
为了说明本发明提供的阻变存储器及其制造方法。图4示出了根据本发明实施例2的RRAM的结构制造过程。图5示出了本发明实施例2的阻变存储器的结构。
为了进一步提升阻变存储器的稳定性，本实施例提供一种阻变存储器包括两个电极层和位于两个电极层之间的阻变层，在两个电极之间设置有多个金属层。金属层3包括第一金属层31和第二金属层32，所述第二金属层32与所述阻变层4通过同一沉积机台生成。第一金属层的厚度为20nm～180nm，所述第二金属层的厚度为10nm～100nm。在本实施例中，第一金属层为单独的沉积机台生成，而第二金属层与阻变层和上电极是通过同一台沉积机台生成。
如图5所示，一种阻变存储器包括第一电极层、第二电极层和位于第一电极层和第二电极层之间的阻变层，在第一电极层和所述阻变层之间设置有多个金属层3。在本实施例中，第一电极层为下电极7；第二电极层为上电极5。即膜2、膜3组成介电层2，在介电层2上开设下电极通孔1，利用下电极金属对下电极通孔1进行填充获得下电极7(膜4)；下电极7上设置膜5第一金属层31、膜6第二金属层32、膜7阻变层4、膜8上电极5、膜9阻挡层以及膜10侧壁保护层6。
也就是说，在化学研磨的膜层上设置用于隔离的金属层的基础上，为了进一步减少其他工艺对阻变层的影响，进而保证阻变存储器的电性；本发明在生成第一金属层之后，利用沉积机台生成阻变层之前加一道金属沉积形成第二金属层。使得阻变结构的整个的生成流程之间的时间更短，时间更容易卡控，第二金属层表面能够与环境中的成分发生反应的时间减少了，从而达到改善阻变存储器的电性的技术效果。
为了实现上述目的，本发明提供一种阻变存储器的制备方法，方法包括：S110、在衬底上生成第一电极层；S120、在第一电极层上生成第一金属层；S130、在第一金属层上生成第二金属层、阻变层和第二电极层；第二金属层与所述阻变层通过同一沉积机台生成。在本实施例中，第一电极层为下电极7；第二电极层为上电极5。
作为本实施例的改进，将多个金属层、阻变层和上电极进行刻蚀，形成阻变存储器阻变结构的具体步骤包括：将金属层、阻变层和上电极进行光刻和刻蚀，使阻变层和上电极的顶部凸出于金属层；在金属层平面和凸设在金属层平面上的阻变层和上电极的顶部沉积生长侧壁保护层；对金属层以及侧壁保护层进行刻蚀，形成阻变存储器阻变结构。
具体地说，如图4所示，清洗衬底，依次生长膜1、膜2和膜3，其中膜2和膜3作为介电层；下电极金属对下电极通孔1进行填充并形成下电极(膜4)，其中，膜4的研磨停止点为膜4的顶面与膜3的上表面平齐；在膜4上沉积形成第一金属层(膜5)；对第一金属层(膜5)进行研磨；在第一金属层(膜5)上依次沉积第二金属层(膜6)、阻变层(膜7)、上电极(膜8)和阻挡层(膜9)；对阻变层(膜7)、上电极(膜8)和阻挡层(膜9)进行光刻；对光刻后的阻变层(膜7)、上电极(膜8)和阻挡层(膜9)进行刻蚀；然后沉积生长侧壁保护层(膜10)，并对第一金属层(膜5)、第二金属层(膜6)以及侧壁保护层(膜10)进行刻蚀，获得凸设在下电极上的阻变存储器阻变结构。
在具体的实施过程中，本实施例也包括，在生成由膜2和膜3组成的介电层后，下电极金属对下电极通孔1进行填充获得下电极(膜4)；在膜3和膜4上不生成第一金属层，而是直接沉积生成第二金属层、阻变层和上电极并进行光刻和刻蚀后，进而沉积生成侧壁保护层的形式。
具体地说，在本实施例中，为了进一步改善阻变层和金属层产生的界面(interface)对阻变存储器的电性的影响，将金属层设置为两层；就是在阻变层和上电极的膜组成中增加一层金属层；也就是说，在介电层和下电极上生长第一金属层；在第一金属层上生成第二金属层；在第二金属层上生成阻变层和上电极。而第二金属层与阻变层和上电极为同一个机台同时生长产生。为了保证同一机台沉积生成的膜体的厚度均匀性(Thickness Uniformity)，其中第二金属层的厚度应该较薄；而第一金属层的厚度较厚。在具体的实施过程中，金属层的形成可以通过沉积工艺形成。其中，沉积工艺包括物理气相沉积法(physical vapour deposition，PVD)、化学气相沉积法(chemical vapordeposition，CVD)或者是原子层沉积法(atomic layer deposition，ALD)中的一种或多种。第二金属层的厚度为20nm～40nm。需要说明的是，金属层的材料应当选择抗氧化性强导热好的金属材料，可以但不限制于为W、Pt、Lr和Ru。
本发明使得阻变层能更少的受到其他工艺，已经尽量少的受到环境因素的影响，从而改善RRAM Film的电性和工艺的稳定性。
实施例3
为了进一步说明本发明提供的阻变存储器及其制造方法。图6示出了本发明实施例3的阻变存储器的结构。
为了进一步提升阻变存储器的稳定性，本实施例提供一种阻变存储器还包括通孔填充层，通孔填充层用于填充第一电极层的通孔；金属层、阻变层和第二电极层依次沉积在通孔填充层上。也就是说，一种阻变存储器包括第一电极层、第二电极层和位于第一电极层和第二电极层之间的阻变层，在第一电极层和所述阻变层之间设置有多个金属层3。在本实施例中，第一电极层为下电极7；第二电极层为上电极5。即膜2、膜3组成介电层2，在介电层2上开设下电极通孔1，利用下电极金属对下电极通孔1进行填充获得下电极7(膜4)，需要说明的是，膜4为设置在膜3上方的设定厚度的膜层，即通孔填充层，也就是说，调整了膜4的研磨停止点，使得膜4不仅仅存在于下电极通孔之中，还覆盖于介电层2上；在膜4上设置膜5，即第一金属层31、膜6(第二金属层32)、膜7(阻变层4)、膜8(上电极5)以及膜9(侧壁保护层6)。其中，通孔填充层的材料为TaN、W；通孔填充层的设定厚度为10nm～160nm。通孔填充层的材料与金属层的材料可以一致也可以不同，在此不做具体的限定。
通过改变膜4的研磨停止点，实现化学机械研磨仅需要研磨通孔填充层至预设厚度即可，避免了下电极通孔的填充结构的凹陷或凸起的发生，进而减少了对阻变层的影响；从而达到减少同一片晶圆上阻变结构与阻变结构之间功能和结构之间的差异的技术效果。
综上，本发明通过在阻变层沉积前加一道金属沉积，且阻变层和第二金属层沉积在一个机台完成；实现了阻变层和第二金属层之间没有其他工艺，减少其他工艺的影响；阻变结构的流程之间的时间更短，时间更容易卡控，与阻变层接近的第二金属层表面能够与环境中的成分发生反应的时间减少了，从而改善RRAM电性。
获取按照图1所示的流程制备的阻变存储器、实施例1、实施例2和实施例3制备的阻变存储器的电流-电压特性曲线(每个实施例的电流-电压特性曲线均检测多条，从中选取最具代表性的曲线进行比较)，可知，与按照图1所示的流程制备的阻变存储器相比，实施例1、实施例2和实施例3制备的阻变存储器的电流电压特性比较好。
下面将对包括阻变存储器件的存储单元、存储设备、电子设备进行介绍。
本申请实施例还提供了一种存储单元，包括：选通器，以及和选通器连接的阻变存储器件。其中，选通器可以是三端选通器件，例如可以是晶体管，选通器也可以是两端选通器件，例如可以是双向阈值开关器件。以选通器为晶体管为例，晶体管和阻变存储器件之间形成有插塞，晶体管和阻变存储器件之间可以通过插塞电连接。
具体地，晶体管包括源极、漏极和栅极，阻变存储器件连接在漏极和位线之间。此外，晶体管的源极可以连接源极线，栅极可以连接字线。
本申请实施例还提供了一种存储设备，包括存储控制器和以上的阻变存储器件，其中存储控制器用于对阻变存储器件进行数据读写。具体地，存储控制器可以为阻变存储器件提供写入电压或读取电压，从而向阻变存储器件写入数据，或者读取阻变存储器件中的数据。举例来说，存储控制器可以控制字线、位线和源极线的电压，以控制存储单元中选通器(如晶体管)的工作状态，从而为阻变存储器件的上电极和下电极之间提供写入电压或读取电压。其中，写入电压、读取电压可以导致阻变存储器件的电阻变化，从而实现存储状态的改变。
本申请实施例还提供一种电子设备。该电子设备可以包括电路板以及与电路板连接的阻变存储器件。其中，电路板和阻变存储器件可以电连接，阻变存储器件与电路板配合实现数据存储功能。本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于存储单元、存储设备、电子设备的实施例而言，由于其基本相似于阻变存储器件的结构实施例，所以描述得比较简单，相关之处参见结构实施例的部分说明即可。
阻变存储器件可以用于存储芯片或者存算一体芯片。其中，存算一体芯片是指存储和计算一体化的芯片。为了便于理解，本申请实施例以存算一体芯片进行示例说明。存算一体芯片包括控制电路、译码电路、读写电路和存储阵列。控制电路用于为整个芯片提供控制信号。存储阵列用于存储数据，进一步地，存算一体芯片中的存储阵列还用于计算数据。译码电路用于存储阵列的行列选择。读写电路用于对选中的存储单元进行读或写操作。
存储阵列包括多个存储单元。每个存储单元包括设置于衬底上的晶体管以及位于晶体管上的阻变存储器件。该阻变存储器件的结构可以参见附相关内容描述。其中，晶体管可以是MOS管，该MOS管可以包括源极(source，S)、漏极(drain，D)和栅极(gate，G)。阻变存储器件具体可以设置在栅极上。阻变存储器件与晶体管的栅极电连接。在一些实施例中，阻变存储器件还可以通过插塞与漏极电连接。其中，插塞可以是金属材料，如金属钨形成的钨插塞等。
具体地，控制电路提供控制信号，该控制信号包括地址信号和命令信号。译码电路接收地址信号和命令信号，根据地址信号进行解码，以选中存储阵列中与该地址信号对应的存储单元。读写电路根据命令信号执行对选中的存储单元的读写操作。例如，读写电路执行对选中的存储单元的写操作时，读写电路506可以输出选中的存储单元存储的数据。
此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。系统权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第二等词语用来表示名称，而并不表示任何特定的顺序。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (15)

1.一种阻变存储器的制备方法，其特征在于，所述方法包括：
生成两个电极层，以及生成金属层和阻变层，所述金属层和阻变层位于两个电极层之间。
2.根据权利要求1所述的阻变存储器的制备方法，其特征在于，
生成两个电极层，所述两个电极层包括第一电极层和第二电极层；以及生成金属层和阻变层，所述金属层和阻变层位于两个电极层之间；方法包括：
在衬底上生成第一电极层，在所述第一电极层上生成所述金属层；
在所述金属层上生成所述阻变层和所述第二电极层。
3.根据权利要求1所述的阻变存储器的制备方法，其特征在于，还包括，
所述金属层包括第一金属层和第二金属层。
4.根据权利要求3所述的阻变存储器的制备方法，其特征在于，还包括，
在所述第一金属层上生成第二金属层、阻变层和第二电极层。
5.一种阻变存储器，其特征在于，
包括第一电极层、第二电极层和位于所述第一电极层和第二电极层之间的阻变层，在所述第一电极层和所述阻变层之间设置有金属层。
6.根据权利要求5所述的阻变存储器，其特征在于，
所述金属层包括第一金属层和第二金属层。
7.根据权利要求6所述的阻变存储器，其特征在于，
所述第一金属层的材料为W、Lr、Ru或Pt。
8.根据权利要求7所述的阻变存储器，其特征在于，
所述第一金属层的厚度为20nm～180nm。
9.根据权利要求6所述的阻变存储器，其特征在于，
所述第二金属层的材料为W、Lr、Ru或Pt。
10.根据权利要求9所述的阻变存储器，其特征在于，
所述第二金属层的厚度为10nm～100nm。
11.根据权利要求10所述的阻变存储器，其特征在于，所述第二金属层的厚度为20nm～40nm。
12.根据权利要求5或6所述的阻变存储器，其特征在于，
还包括通孔填充层，所述通孔填充层用于填充第一电极层的通孔；金属层、阻变层和第二电极层依次沉积在通孔填充层上。
13.一种存储单元，其特征在于，
所述存储单元包括选通器以及和所述选通器连接的如权利要求5-12中任一项所述的阻变存储器。
14.一种存储设备，其特征在于，所述存储设备包括存储控制器以及如权利要求5-12中任意一项所述的阻变存储器，所述存储控制器用于对所述阻变存储器进行数据读写。
15.一种电子设备，其特征在于，包括电路板以及与所述电路板连接的如权利要求5-12中任一项所述的阻变存储器。
CN202310450651.XA 2023-04-24 2023-04-24 阻变存储器及其制备方法 Pending CN116600631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310450651.XA CN116600631A (zh) 2023-04-24 2023-04-24 阻变存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310450651.XA CN116600631A (zh) 2023-04-24 2023-04-24 阻变存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN116600631A true CN116600631A (zh) 2023-08-15

Family

ID=87589026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310450651.XA Pending CN116600631A (zh) 2023-04-24 2023-04-24 阻变存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN116600631A (zh)

Similar Documents

Publication Publication Date Title
US9236381B2 (en) Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
US7067865B2 (en) High density chalcogenide memory cells
US9336879B2 (en) Multiple phase change materials in an integrated circuit for system on a chip application
US8268667B2 (en) Memory device using ion implant isolated conductive metal oxide
US8563962B2 (en) Memory device and method of manufacturing the same
US8716059B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
US9406879B2 (en) Conductive bridge memory system and method of manufacture thereof
US11043633B2 (en) Resistive memory device having a template layer
TWI700811B (zh) 記憶體裝置，製造一記憶體裝置之方法，以及使用一記憶體裝置之方法
CN110783453B (zh) 一种双模阻变存储器件及其制备方法
CN116600631A (zh) 阻变存储器及其制备方法
CN109728163B (zh) 一种阻变存储器及其制造方法
TWI707433B (zh) 具有歐姆接觸之電阻式記憶體裝置
CN116634853A (zh) 阻变存储器及其制备方法
US9018068B2 (en) Nonvolatile resistive memory element with a silicon-based switching layer
US10833262B2 (en) Resistive memory device having a conductive barrier layer
CN111668252A (zh) 阻变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination