CN104507276A - 监控多层电路板叠错次序的方法 - Google Patents

监控多层电路板叠错次序的方法 Download PDF

Info

Publication number
CN104507276A
CN104507276A CN201410791011.6A CN201410791011A CN104507276A CN 104507276 A CN104507276 A CN 104507276A CN 201410791011 A CN201410791011 A CN 201410791011A CN 104507276 A CN104507276 A CN 104507276A
Authority
CN
China
Prior art keywords
circuit board
circuit plate
multilayer circuit
testing circuit
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410791011.6A
Other languages
English (en)
Other versions
CN104507276B (zh
Inventor
徐学军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN WUZHU TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN WUZHU TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN WUZHU TECHNOLOGY Co Ltd filed Critical SHENZHEN WUZHU TECHNOLOGY Co Ltd
Priority to CN201410791011.6A priority Critical patent/CN104507276B/zh
Publication of CN104507276A publication Critical patent/CN104507276A/zh
Application granted granted Critical
Publication of CN104507276B publication Critical patent/CN104507276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/163Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明提供一种监控多层板叠错次序的方法。所述监控多层板叠错次序的方法包括步骤一、提供一待检测的多层电路板、一检测电路导通的检测装置及外接电源,所述多层电路板包括工作电路板和在不同位置设有铜箔的检测电路板;步骤二、在所述检测电路板上钻出多个深度不同的通孔;步骤三、将外接电源的两端分别与所述检测电路板两端连接;步骤四、观察所述检测装置与所述检测电路板之间能否正常导通,从而判断工作电路板叠放次序的情况,完成检测后移除所述检测电路板,不会对产品本身造成任何不良影响。本发明提供的监控多层板叠错次序的方法具有快捷高效、方便直观等优点,可以有效发现叠放错误的多层电路板,提高了产品质量,避免了不良品的流出。

Description

监控多层电路板叠错次序的方法
技术领域
本发明涉及电路板检测技术领域,特别地,涉及一种监控多层电路板叠错次序的方法。
背景技术
随着技术的发展和电子产品的更新换代,传统的单、双面印刷电路板已经不能满足电子生产行业的需求,高密度、多层数的印刷电路板正逐渐成为电路板的发展趋势。
一般来说,多层电路板是多个单层电路板通过压合的方式结合形成,电路经由层层电路板传导电信号,为了保证电信号的正常传输,各电路板之间的叠放顺序必须准确,一旦出现错误,该多层电路板内部就会出现短路或断路,从而影响电气性能,严重的甚至会导致电子产品的损坏。加之现有企业多采用手动或半自动的操作模式,需要人工程序的参与,避免不了多放、少放或放错电路板的情况,若不能及时发现将给生产企业带来严重的负面影响和巨大的经济损失。
现在行业内并没有特别好的针对多层电路板叠错次序的检测方法,一般的人工检测方法不仅耗时长、浪费人力、检测效率低下,而且易对电路板本身产生损害。
发明内容
为了解决上述多层电路板在检测叠放次序错误时效果差、效率低及易对电路板本身造成损害的技术问题,本发明提供一种快捷高效、方便直观且不影响多层电路板本身性能的监控多层电路板叠错次序的方法。
本发明提供了一种监控多层电路板叠错次序的方法,所述方法包括如下步骤:
步骤一、提供一待检测的多层电路板、一用于检测电路导通的检测装置及外接电源;
所述多层电路板包括多个压合结合的单层电路板,每一层电路板均包括已蚀刻好电路的工作电路板和设置于其一端的检测电路板,两个部分相互连接并构成同一块完整的电路板;
所述检测电路板包括设于其一侧表面的铜箔,所述铜箔在每一层对应的位置均不同;
步骤二、对所述待检测的多层电路板的检测电路板进行控深钻孔,钻出多个深度不同的通孔;
步骤三、将外接电源的两端分别与所述检测电路板的两端相连接;
步骤四、将所述检测装置插入所述检测电路板上对应的通孔中,观察所述检测装置与连接了外接电路的所述检测电路板之间是否形成电路回路或是否出现电阻异常,从而判断所述检测电路板对应的多层电路板的叠放次序的情况。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,所述步骤一中铜箔的位置固定,且各层铜箔的依次偏移设置,整体呈阶梯状。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,所述步骤二中的通孔孔径大小一致、间距相等且水平排列在所述检测电路板,所述通孔贯穿所述检测电路板设置;
其中,第一个通孔设于第一层检测电路板上所述铜箔的一端,且贯穿第一、二层检测电路板,后一个通孔依次比前一个通孔多贯穿一层电路板,直至最后一个通孔贯穿整个所述多层电路板。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,在所述步骤三中,所述外接电源的一端连接于第一层所述检测电路板上的铜箔,另一端连接于最后一层所述检测电路板上的铜箔。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,所述步骤四中使用的所述检测装置包括多个长度依次增加的探测针头、连接部和显示灯,所述探测针头与所述连接部垂直连接且设于所述连接部同一侧,所述显示灯设于所述连接部另一侧,且两端分别与设于所述连接部两端的所述探测针头电连接,所述探测针头为导体。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,所述显示灯为发光二极管。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,所述探测针头的数量与所述通孔的数量相等,所述探测针头的长度与其对应的所述通孔的深度相等。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,所述连接部的材质为绝缘垫木。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,在所述步骤四中:当所述显示灯亮起时,表明插入的探测针头已导通各层铜箔并与外接电路形成电路回路,此时所述检测电路板上的各层铜箔必定成阶梯状分布,表明其对应的多层电路板叠放正确;当所述显示灯未亮时,表明插入的探测针头没有导通各层铜箔,此时所述检测电路板上的各层铜箔没有放在预定的正确位置,也表明其对应的多层电路板出现叠放错误。
在本发明提供的监控多层电路板叠错次序的方法的一种较佳实施例中,所述检测电路板与所述工作电路板为分离式设计,在完成检测后,将所述检测电路板与所述工作电路板进行分离。
相较于现有技术,本发明提供的监控多层电路板叠错次序的方法具有以下有益效果:
一、所述监控多层电路板叠错次序的方法实现了对于多层电路板叠放顺序的有效检测,由于每一层的检测电路板和工作电路板是一一对应的,可以通过检测检测电路板的叠放情况来了解多层电路板的叠放情况,既简单又方便,且检测电路板与工作电路板之间采用分离式设计,在检测完成后可以轻易切除检测电路板,整个检测过程不会对产品本身产生任何不良影响。
二、在所述监控多层电路板叠错次序的方法中,只需要将检测装置插入其对应的所述通孔中并观察所述检测装置上的显示灯是否亮起,就可以知道正在检测的多层电路板是否发生了叠放次序的错误,不仅使得检测结果的呈现十分简洁和直观,方便了检测人员的操作和记录,而且整个检测过程耗时短、操作少,检测速度快、效率高,可以适应于多层板流水线式生产过程的检测。
三、所述监控多层电路板叠错次序的方法具有普及性和可操作性,可以广泛应用于各类电路板检测领域,及时有效地发现层次出错的多层电路板,提高了产品的质量,避免了不良品流出给生产企业带来经济损失。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1是本发明提供的监控多层电路板叠错次序的方法的流程示意图;
图2是图1所示监控多层电路板叠错次序的方法中检测电路板的截面图;
图3是图1所示监控多层电路板叠错次序的方法中检测电路板的各层次的俯视图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1,为监控多层电路板叠错次序的方法的流程示意图。所述方法包括如下步骤:
步骤S1、提供一待检测的多层电路板、一用于检测电路导通的检测装置及外接电源;
所述多层电路板比最终电路板成品略大一些,包括多个压合结合的单层电路板,每一层电路板除了包括已蚀刻好电路的工作电路板外,还包括设置于其一端的检测电路板,两个部分相互连接并构成同一块完整的电路板。
请结合参阅图2,是图1所示监控多层电路板叠错次序的方法中检测电路板的截面图:
所述检测电路板1包括设于其一侧表面的铜箔13,在曝光显影的过程中,已在所使用菲林胶片上的对应位置设计好透光点,使工作电路板上的电路图形和所述检测电路板1上的铜箔13同时蚀刻成形,不用再进行二道工序,节约了时间和成本。
将所述检测电路板1的各层电路板标为2、3、4……N(N>1),所述铜箔13在每一层检测电路板1上对应的位置均不同,第一层检测电路板2上的铜箔23固设于所述该层检测电路板2的一端,其余检测电路板1上的铜箔13则根据其所在检测电路板1的层次依次往另一端偏移设置,因为在本实施例中N=6,所以对应设于各层次检测电路板1的铜箔标号分别为23、33、43、53和63,且整体呈阶梯状分布。
S2、对所述多层电路板的检测电路板1进行控深钻孔,钻出多个深度不同的通孔15;
具体地,请一并参阅图2和图3,其中图2为检测电路板的截面图,图3为检测电路板中各层次的俯视图:
其中,所述通孔15的孔径大小一致、间距相等且成一水平直线排列于所述检测电路板1,对所述通孔15按深度由浅至深标号分别为25、35、45及55,第一个通孔25设于第一层检测电路板2上所述铜箔23的一端,且贯穿了第一、二层检测电路板2和3,接下来的每一个通孔均依次比前一个通孔多贯穿一层电路板,直至最后一个通孔55贯穿整个检测电路板1,所述通孔15整体呈阶梯状分布。
S3、将外接电源9的两端分别与所述检测电路板1的两端相连接;
其中,所述外接电源9的一端连接于第一层检测电路板2上的铜箔23,另一端连接于最后一层检测电路板6上的铜箔63。
S4、将所述检测装置7插入所述检测电路板1上对应的通孔15中,观察所述检测装置7与连接了外接电路9的所述检测电路板1之间是否形成电路回路或是否出现电阻异常,从而判断所述检测电路板1对应的多层电路板的叠放次序的情况;
其中,所述检测装置7包括多个长度依次增加的探测针头71、连接部73和显示灯75,所述探测针头71与所述连接部73垂直连接且设于所述连接部73同一侧,所述显示灯75设于所述连接部73另一侧。
所述连接部73的材质为绝缘垫木,所述显示灯75具体为发光二极管,且其两端分别与设于所述连接部73两端的所述探测针头71电连接,所述探测针头71为导体,另外所述探测针头71的数量与所述通孔15的数量相等,所述探测针头71长度与其对应的所述通孔15的深度相等。
当所述显示灯75亮起时,表明插入的探测针头71已导通各层铜箔13并与外接电路9形成电路回路,此时所述检测电路板1上的各层铜箔13必定成阶梯状分布,表明其对应的多层电路板叠放正确;当所述显示灯75未亮时,表明插入的探测针头71没有导通各层铜箔13,此时所述检测电路板1上的各层铜箔13没有放在预定的正确位置,也表明其对应的多层电路板出现叠放错误。
所述检测电路板1与所述工作电路板为分离式设计,在完成检测后,将所述检测电路板1与所述工作电路板进行分离。
相较于现有技术,本发明提供的监控多层电路板叠错次序的方法具有以下有益效果:
一、所述监控多层电路板叠错次序的方法实现了对于多层电路板叠放顺序的有效检测,由于每一层的检测电路板1和工作电路板是一一对应的,可以通过检测检测电路板1的叠放情况来了解多层电路板的叠放情况,既简单又方便,且所述检测电路板1与工作电路板之间采用分离式设计,在检测完成后可以轻易切除检测电路板1,整个检测过程不会对产品本身产生任何不良影响。
二、在所述监控多层电路板叠错次序的方法中,只需要将检测装置7插入其对应的所述通孔15中并观察所述检测装置7上的显示灯75是否亮起,就可以知道正在检测的多层电路板是否发生了叠放次序的错误,不仅使得检测结果的呈现十分简洁和直观,方便了检测人员的操作和记录,而且整个检测过程耗时短、操作少,检测速度快、效率高,可以适应于多层板流水线式生产过程的检测。
三、所述监控多层电路板叠错次序的方法具有普及性和可操作性,可以广泛应用于各类电路板检测领域,及时有效地发现层次出错的多层电路板,提高了产品的质量,避免了不良品流出给生产企业带来经济损失。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种监控多层电路板叠错次序的方法,其特征在于,所述方法包括如下步骤:
步骤一、提供一待检测的多层电路板、一用于检测电路导通的检测装置及外接电源;
所述多层电路板包括多个压合结合的单层电路板,每一层电路板均包括已蚀刻好电路的工作电路板和设置于其一端的检测电路板,两个部分相互连接并构成同一块完整的电路板;
所述检测电路板包括设于其一侧表面的铜箔,所述铜箔在每一层对应的位置均不同;
步骤二、对所述待检测的多层电路板的检测电路板进行控深钻孔,钻出多个深度不同的通孔;
步骤三、将外接电源的两端分别与所述检测电路板的两端相连接;
步骤四、将所述检测装置插入所述检测电路板上对应的通孔中,观察所述检测装置与连接了外接电路的所述检测电路板之间是否形成电路回路或是否出现电阻异常,从而判断所述检测电路板对应的多层电路板的叠放次序的情况。
2.根据权利要求1所述的监控多层电路板叠错次序的方法,其特征在于,所述步骤一中铜箔的位置固定,且各层铜箔的依次偏移设置,整体呈阶梯状。
3.根据权利要求1所述的监控多层电路板叠错次序的方法,其特征在于,所述步骤二中的通孔孔径大小一致、间距相等且水平排列在所述检测电路板,所述通孔贯穿所述检测电路板设置;
其中,第一个通孔设于第一层检测电路板上所述铜箔的一端,且贯穿第一、二层检测电路板,后一个通孔依次比前一个通孔多贯穿一层电路板,直至最后一个通孔贯穿整个所述多层电路板。
4.根据权利要求1所述的监控多层电路板叠错次序的方法,其特征在于,在所述步骤三中,所述外接电源的一端连接于第一层所述检测电路板上的铜箔,另一端连接于最后一层所述检测电路板上的铜箔。
5.根据权利要求1所述的监控多层电路板叠错次序的方法,其特征在于,所述显示灯为发光二极管。
6.根据权利要求5所述的监控多层电路板叠错次序的方法,其特征在于,所述步骤四中使用的所述检测装置包括多个长度依次增加的探测针头、连接部和显示灯,所述探测针头与所述连接部垂直连接且设于所述连接部同一侧,所述显示灯设于所述连接部另一侧,且两端分别与设于所述连接部两端的所述探测针头电连接,所述探测针头为导体。
7.根据权利要求6所述的监控多层电路板叠错次序的方法,其特征在于,所述探测针头的数量与所述通孔的数量相等,所述探测针头的长度与其对应的所述通孔的深度相等。
8.根据权利要求6所述的监控多层电路板叠错次序的方法,其特征在于,所述连接部的材质为绝缘垫木。
9.根据权利要求1所述的监控多层电路板叠错次序的方法,其特征在于,在所述步骤四中:当所述显示灯亮起时,表明插入的探测针头已导通各层铜箔并与外接电路形成电路回路,此时所述检测电路板上的各层铜箔必定成阶梯状分布,表明其对应的多层电路板叠放正确;当所述显示灯未亮时,表明插入的探测针头没有导通各层铜箔,此时所述检测电路板上的各层铜箔没有放在预定的正确位置,也表明其对应的多层电路板出现叠放错误。
10.根据权利要求1所述的监控多层电路板叠错次序的方法,其特征在于,所述检测电路板与所述工作电路板为分离式设计,在完成检测后,将所述检测电路板与所述工作电路板进行分离。
CN201410791011.6A 2014-12-18 2014-12-18 监控多层电路板叠错次序的方法 Active CN104507276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410791011.6A CN104507276B (zh) 2014-12-18 2014-12-18 监控多层电路板叠错次序的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410791011.6A CN104507276B (zh) 2014-12-18 2014-12-18 监控多层电路板叠错次序的方法

Publications (2)

Publication Number Publication Date
CN104507276A true CN104507276A (zh) 2015-04-08
CN104507276B CN104507276B (zh) 2019-04-19

Family

ID=52948969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410791011.6A Active CN104507276B (zh) 2014-12-18 2014-12-18 监控多层电路板叠错次序的方法

Country Status (1)

Country Link
CN (1) CN104507276B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110052746A (zh) * 2019-03-29 2019-07-26 上海兴盛密封垫有限公司 一种三层密封垫装配防错检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662895A (zh) * 2008-08-25 2010-03-03 富葵精密组件(深圳)有限公司 多层电路板、该电路板的制作方法及其对准度的检测方法
CN102445141A (zh) * 2011-12-08 2012-05-09 东莞市五株电子科技有限公司 一种多层电路板层检测方法和装置
CN102539996A (zh) * 2011-12-08 2012-07-04 东莞市五株电子科技有限公司 多层电路板层检测方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662895A (zh) * 2008-08-25 2010-03-03 富葵精密组件(深圳)有限公司 多层电路板、该电路板的制作方法及其对准度的检测方法
CN102445141A (zh) * 2011-12-08 2012-05-09 东莞市五株电子科技有限公司 一种多层电路板层检测方法和装置
CN102539996A (zh) * 2011-12-08 2012-07-04 东莞市五株电子科技有限公司 多层电路板层检测方法和系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110052746A (zh) * 2019-03-29 2019-07-26 上海兴盛密封垫有限公司 一种三层密封垫装配防错检测方法

Also Published As

Publication number Publication date
CN104507276B (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
CN104582331A (zh) 多层线路板的内层偏位检测方法
CN105632382A (zh) 显示装置及其检测绑定区域绑定情况的方法
CN102480852B (zh) 电路板的制作方法
CN102539996A (zh) 多层电路板层检测方法和系统
CN101709948A (zh) 多层印制线路板对位检测方法
CN105137263B (zh) 一种多料号合拼板电性能测试方法
CN103743991A (zh) Pcb板的导电孔电性能测试方法及装置
CN102445141B (zh) 一种多层电路板层检测方法和装置
CN104582238B (zh) 一种pcb板及其制造方法
CN114485366A (zh) 线路板钻孔的偏位检测方法
CN104507276A (zh) 监控多层电路板叠错次序的方法
EP2566306A2 (en) Multi-layer circuit board and manufacturing method thereof
CN205898964U (zh) 导通孔检测板及半成品印刷电路板
CN106525114B (zh) 一种正片工艺中生产线制孔能力的测试方法
CN202372133U (zh) 一种多层电路板层检测装置
CN111256578A (zh) 一种背钻板深度检测的方法
CN104819931A (zh) 一种电路板盲孔可靠性的检测方法
CN103415165B (zh) 一种测试hdi线路板盲孔品质的方法
CN112601388A (zh) 一种内层芯板防叠错的pcb板及监控方法
CN112714541B (zh) 一种多层pcb板结构及测试方法
CN102307439B (zh) 一种多层印制线路板层次放错的防呆方法
CN108633193B (zh) 多层电路板的制作方法
CN218336632U (zh) 一种防止pcb芯板排反的电测防错模块
CN207281250U (zh) 一种用于侦测pcb的层间对准度的检测模块
CN202351366U (zh) 多层电路板层检测系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant