CN104506150A - 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路 - Google Patents

一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路 Download PDF

Info

Publication number
CN104506150A
CN104506150A CN201410603919.XA CN201410603919A CN104506150A CN 104506150 A CN104506150 A CN 104506150A CN 201410603919 A CN201410603919 A CN 201410603919A CN 104506150 A CN104506150 A CN 104506150A
Authority
CN
China
Prior art keywords
transistor
output
voltage
bulk driven
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410603919.XA
Other languages
English (en)
Other versions
CN104506150B (zh
Inventor
唐样洋
张臣雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201410603919.XA priority Critical patent/CN104506150B/zh
Publication of CN104506150A publication Critical patent/CN104506150A/zh
Priority to PCT/CN2015/092895 priority patent/WO2016066075A1/zh
Priority to KR1020177014439A priority patent/KR101926003B1/ko
Priority to EP15854770.3A priority patent/EP3214759A4/en
Priority to JP2017523450A priority patent/JP2017533666A/ja
Priority to US15/581,445 priority patent/US10270391B2/en
Application granted granted Critical
Publication of CN104506150B publication Critical patent/CN104506150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/38—Positive-feedback circuit arrangements without negative feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/87—Indexing scheme relating to amplifiers the cross coupling circuit being realised only by MOSFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45036—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are single transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45054—Indexing scheme relating to differential amplifiers the cascode stage of the cascode dif amp being a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45114—Indexing scheme relating to differential amplifiers the differential amplifier contains another differential amplifier in its feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45124—Indexing scheme relating to differential amplifiers the folded cascode stage of the folded cascode dif amp being a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45221—Indexing scheme relating to differential amplifiers the output signal being taken from the two complementary outputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45281—One SEPP output stage being added to the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45342—Indexing scheme relating to differential amplifiers the AAC comprising control means on a back gate of the AAC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供差分输入放大级电路，包括电压单元、第一及第二衬底驱动晶体管、第一及第二镜像电流源及差分放大单元，电压单元包括第一至第三电压输出端，第一电压输出端连接至第一及第二衬底驱动晶体管，第一及第二衬底驱动晶体管分别接收第一及第二输入电压，并将其转出成第一及第二输出电流，差分放大单元在第一至第三电压输出端的电压作用下分别输出第一及第二调节电流，第一及第二镜像电流源分别根据第一输出电流和第一调节电流、及第二输出电流和第二调节电流输出第一及第二预定电流，从而维持差分输入放大级电路的跨导恒定，因此提高了输出的稳定性。本发明还提供了输出级电路及超低工作电压轨到轨运输放大电路。

Description

一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路
技术领域
本发明涉及电子技术领域，尤其是涉及一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路。
背景技术
现代半导体工艺的高速发展给传统的模拟器件设计带来了更多的挑战。随着供电电压的持续减小，供电电压自身要求更小且更高完整性。另外，由于互补金属氧化物半导体的阈值电压没有随着晶体管大小的迁徙而相对的线性变化，这样以来，给传统模拟器件设计的调整电压的裕度空间也越来越小，尤其是模拟器件供电在1伏特之下的供电情况。其中，运算放大器是模拟器件中最常用的器件之一，亦是主要器件。随着超低电压供电，运算放大器亟待解决的问题则是宽泛的工作电压范围，以及输出电压的稳定性。
面对超低压衬底驱动的运算放大器，由于工艺上的物理因素或者实际工作状态下噪声因素所造成的衬底驱动晶体管的阈值电压及等效沟道长度的变化而导致差分输入级的跨导不同，即输入到放大级的电流会产生相应的非线性变化，从而导致运算放大器具有不稳定性。另外，运算放大器工作再超低压的状态下，现有的轨到轨输出电路非常复杂，成本相对较高。
发明内容
本发明实施例提供了一种超低工作电压轨到轨运算放大器及其差分输入放大级电路，以提高超低工作电压轨到轨运算放大器在不同噪声情况下的稳定性。
本发明还提供一种输出级电路，以降低超低工作电压轨到轨运算放大器的成本。
本发明第一方面提供一种差分输入放大级电路，用于连接输出级电路，以将接收的第一及第二输入电压进行差分放大后输出至输出级电路，所述差分输入放大级电路包括电压单元、第一衬底驱动晶体管、第二衬底驱动晶体管、第一镜像电流源、第二镜像电流源及差分放大单元，所述电压单元包括第一电压输出端、第二电压输出端及第三电压输出端，所述第一电压输出端连接至所述第一及第二衬底驱动晶体管，以输出控制电压至所述第一及第二衬底驱动晶体管，所述第一及第二衬底驱动晶体管分别接收第一输入电压及第二输入电压，并分别将所述第一及第二输入电压转出成第一及第二输出电流，所述第一镜像电流源连接至所述第一衬底驱动晶体管，以接收所述第一输出电流，所述第二镜像电流源连接至所述第二衬底驱动晶体管，以接收所述第二输出电流，所述差分放大单元连接至所述第一至第三电压输出端，以在所述第一至第三电压输出端输出的电压作用下输出第一调节电流至所述第一镜像电流源，并输出第二调节电流至所述第二镜像电流源，所述第一及第二镜像电流源分别连接至所述第二及第三电压输出端，以接收控制电压，所述第一镜像电流源根据所述第一输出电流及所述第一调节电流输出第一预定电流至所述输出级电路，所述第二镜像电流源根据所述第二输出电流及所述第二调节电流输出第二预定电流至所述输出级电路，从而维持所述差分输入放大级电路的跨导恒定。
在第一方面的第一种可能的实现方式中，所述第一衬底驱动晶体管的控制端接地，所述第一衬底驱动晶体管的第一端连接至所述第一电压输出端，以接收控制电压，所述第一衬底驱动晶体管的衬底接收所述第一输入电压，所述第一衬底驱动晶体管的第二端连接至所述第一镜像电流源，以输出所述第一输出电流至所述第一镜像晶体管，所述第二衬底驱动晶体管的控制端接地，所述第二衬底驱动晶体管的第一端连接至所述第一电压输出端，以接收控制电压，所述第二衬底驱动晶体管的衬底接收所述第二输入电压，所述第二衬底驱动晶体管的第二端连接至所述第二镜像电流源，以输出所述第二输出电流至所述第二镜像晶体管。
结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述电压单元包括第三衬底驱动晶体管、第四衬底驱动晶体管及第一晶体管，所述第三衬底驱动晶体管的控制端接收第一偏置电压，以控制所述第一至第三电压输出端输出的电压，所述第三衬底驱动晶体管的第一端接收工作电压，所述第三衬底驱动晶体管的第二端作为第二电压输出端，所述第三衬底驱动晶体管的衬底连接至所述第四衬底驱动晶体管的控制端，所述第四衬底驱动晶体管的第一端接收所述工作电压，所述第四衬底驱动晶体管的第二端作为所述第一电压输出端，所述第四衬底驱动晶体管的衬底连接至所述第一晶体管的控制端，所述第一晶体管的第一端接收所述工作电压，所述第一晶体管的第二端作为所述第三电压输出端。
结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述差分放大单元包括第五衬底驱动晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管，所述第五衬底驱动晶体管的控制端连接至所述第四衬底驱动晶体管的第二端，所述第五衬底驱动晶体管的第一端接收所述工作电压，所述第五衬底驱动晶体管的第二端连接至所述第二晶体管的第一端，所述第五衬底驱动晶体管的衬底连接至所述第四衬底驱动晶体管的第二端，所述第二晶体管的控制端连接至所述第二晶体管的第二端，所述第二晶体管的第一端还连接至所述第三晶体管的第一端，所述第三晶体管的第二端还连接至所述第四晶体管的第二端，所述第三晶体管的控制端连接至所述第三晶体管的第二端，所述第四晶体管的控制端连接所述第三电压输出端，所述第四晶体管的第一端接地，所述第四晶体管的第二端连接至所述第一镜像电流源，以输出所述第一调节电流至所述第一镜像电流源，所述第五晶体管的第一端接地，所述第五晶体管的第二端连接至所述第二晶体管的第二端连接至所述第二镜像电流源，以输出所述第二调节电流至所述第二镜像电流源，所述第五衬底驱动晶体管的控制端还连接至所述第二电压输出端，所述第六晶体管的控制端接收所述偏置电压，所述第六晶体管的第一端接收所述工作电压，所述第六晶体管的第二端连接至所述第三晶体管的第一端。
结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，所述第一镜像电流源包括第七晶体管、第八晶体管及第九晶体管，所述第七晶体管的控制端接收所述工作电压，所述第七晶体管的第一端连接至所述第八晶体管的第二端，以接收所述第一输出电流及所述第一调节电流，所述第七晶体管的第二端连接至所述第二电压输出端，并连接至所述第八晶体管的控制端，所述第八晶体管的控制端还连接至所述第九晶体管的控制端，所述第八晶体管的第一端接地，所述第九晶体管的第一端接地，所述第九晶体管的第二端连接至所述输出级电路，用于输出所述第一预定电流至所述输出级电路。
结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，所述第二镜像电流源包括第十晶体管、第十一晶体管及第十二晶体管，所述第十晶体管的控制端接收所述工作电压，所述第十晶体管的第一端连接至所述第十一晶体管的第二端，以接收所述第二输出电流及所述第二调节电流，所述第十晶体管的第二端连接至所述第三电压输出端，并连接至所述第十一晶体管的控制端，所述第十一晶体管的控制端还连接至所述第十二晶体管的控制端，所述第十一晶体管的第一端接地，所述第十二晶体管的第一端接地，所述第十二晶体管的第二端连接至所述输出级电路，用于输出所述第二预定电流至所述输出级电路。
结合第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述第一至第五衬底驱动晶体管为N型衬底驱动晶体管，所述第一至第五衬底驱动晶体管的控制端、第一端及第二端分别为N型衬底驱动晶体管的栅极、源极及漏极，所述第一至第三晶体管为N型晶体管，所述第一至第三晶体管的控制端、第一端及第二端分别为N型晶体管的栅极、源极及漏极，所述第四至第十二晶体管为P型晶体管，所述第四至第十二晶体管的控制端、第一端及第二端分别为所述第四至第十二晶体管的栅极、源极及漏极。
第二方面，提供了一种输出级电路，用于连接至差分输入放大级电路，以接收第一及第二预定电流，所述输出级电路包括放大单元及输出单元，所述放大单元连接至所述差分输入放大级电路，以接收所述第一及第二预定电流，并对所述第一及第二预定电流进行放大，并输出第一及第二放大电流，所述输出单元连接至所述放大单元，以接收所述第一及第二放大电流，并将所述第一及第二放大电流进行求差反相，并转化成输出电压，从而使得所述输出电压在所述工作电压与零伏之间。
在第二方面的第一种可能的实现方式中，所述放大单元包括第一至第四晶体管，所述第一晶体管的控制端连接至所述第二晶体管的控制端，所述第一晶体管的第一端接收工作电压，所述第一晶体管的第二端连接至第三晶体管的第二端，所述第一晶体管的第二端还连接至所述输出单元，以输出第一放大电流，所述第二晶体管的控制端还连接至所述第四晶体管的第二端，所述第二晶体管的第一端接收所述工作电压，所述第二晶体管的第二端连接至所述第四晶体管的第二端，所述第三晶体管的控制端接收第一偏置电压，所述第三晶体管的第二端连接所述差分输入放大级电路，以接收所述第一预定电流，所述第四晶体管的控制端接收所述第一偏置电压，所述第四晶体管的第一端接地，所述第四晶体管的第二端连接至所述差分输入放大级电路，以接收所述第二预定电流，所述第三二极管的第二端还连接至所述输出单元，以输出所述第二放大电流，以使得所述输出单元对所述第一及第二放大电路进行求差反相，并转成成所述输出电压。
结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述输出单元包括衬底驱动晶体管及第五晶体管，所述第一衬底驱动晶体管的控制端连接至所述第一晶体管的第二端，以接收所述第一放大电流，所述第一衬底驱动晶体管的第一端接收所述工作电压，所述第一衬底驱动晶体管的第二端连接至所述第五晶体管的第二端，所述衬底驱动晶体管的衬底接收第二偏置电压，所述第五晶体管的控制端连接至所述第三晶体管的第二端，以接收所述第二放大电流，所述第五晶体管的第一端接地，所述第五晶体管的第二端输出所述输出电压。
结合第二方面的第二种可能的实现方式，在第三种可能的实现方式中，所述输出单元还包括第一电阻、第二电阻、第一电容及第二电容，所述第一电阻与所述第一电容串联在所述衬底驱动晶体管的控制端与所述衬底驱动晶体管的第二端之间，所述第二电阻与所述第二电容串联在所述第五晶体管的控制端与所述第五晶体管的第二端之间。
结合第二方面的第一种可能的实现方式，在第四种可能的实现方式中，所述放大单元还包括第六晶体管、第七晶体管、第八晶体管及第九晶体管，所述第一晶体管的第二端通过所述第六及第七晶体管连接至第三晶体管的第二端，所述第二晶体管的第二端通过所述第七及第八晶体管连接至所述第四晶体管的第二端，所述第六晶体管的控制端接收所述工作电压，所述第六晶体管的第一端连接至所述第七晶体管的第二端，所述第六晶体管的第二端连接至所述第七晶体管的第一端，所述第七晶体管的控制端接地，所述第八晶体管的控制端接收接地，所述第八晶体管的第一端连接至所述第九晶体管的第二端，所述第八晶体管的第二端连接至所述第九晶体管的第一端，所述第九晶体管的控制端接收所述工作电压。
结合第二方面的第四种可能的实现方式，在第五种可能的实现方式中，所述第一晶体管、所述第二晶体管、第七晶体管及第八晶体管为N型晶体管，所述第一晶体管的控制端、第一端及第二端分别为所述N型晶体管的栅极、源极及漏极，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管及所述第九晶体管为P型晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管及所述第九晶体管的控制端、第一端及第二端分别为所述P型晶体管的栅极、源极及漏极。
第四方面，提供了一种超低工作电压轨到轨运算放大器，包括上述任一种可能实现方式提供的所述差分输入放大级电路及上述任一种可能实现方式提供的所述输出级电路，所述差分输入放大级电路连接至所述输出级电路。
从以上技术方案可以看出，本发明实施例提供的所述差分输入放大级电路包括差分放大单元，所述差分放大单元在所述第一至第三电压输出端输出的控制电压的作用下，分别输出第一及第二调节电流至所述第一及第二镜像电流源及，使得所述第一镜像电流源根据所述第一输出电流及所述第一调节电流输出所述第一预定电流，所述第二镜像电流源根据所述第二输出电流及所述第二调节电流输出所述第二预定电流，从而维持所述差分输入放大级电路的跨导的恒定。因此，所述差分输入放大级电路可以输出正确且稳定的电流值，提高了所述差分输入放大级电路输出的稳定，从而使得具有所述差分输入放大级电路的超低工作电压轨到轨运算放大器具有良好的稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一方案的实施例提供的一种差分输入放大级电路框图；
图2为图1的电路图；
图3为本发明第二方案的实施例提供的一种输出级电路框图；
图4为图3的电路图；
图5为本发明第三方案的实施例提供的一种超低工作电压轨到轨运算放大器的框图；
图6为本发明第三方案的一种超低工作电压轨到轨运算放大器的第一仿真图；
图7为本发明第三方案的一种超低工作电压轨到轨运算放大器的第二仿真图；
图8为本发明第三方案的一种超低工作电压轨到轨运算放大器的第三仿真图。
具体实施例
本发明实施例提供了一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路，用于提高超低工作电压轨到轨运算放大器的稳定性及降低超低工作电压轨到轨运算放大器的成本。
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面通过具体实施例，分别进行详细的说明。
请参考图1及图2，本发明第一实施例提供一种差分输入放大级电路100。所述差分输入放大级电路100用于连接一输出级电路200，以将接收的第一及第二输入电压Vin-和Vin+进行差分放大后输出至所述输出级电路200。所述差分输入放大级电路100包括电压单元10、第一衬底驱动晶体管20、第二衬底驱动晶体管30、第一镜像电流源40、第二镜像电流源50及差分放大单元60。所述电压单元10包括第一电压输出端11、第二电压输出端12及第三电压输出端13。所述第一电压输出端11连接至所述第一衬底驱动晶体管20及所述第二衬底驱动晶体管30，以输出控制电压Vs至所述第一衬底驱动晶体管20及所述第二衬底驱动晶体管30。所述第一及第二衬底驱动晶体管20及30分别接收第一输入电压Vin-及第二输入电压Vin+，并分别将所述第一及第二输入电压Vin-和Vin+转出成第一及第二输出电流。所述第一镜像电流源40连接至所述第一衬底驱动晶体管20，以接收所述第一输出电流。所述第二镜像电流源50连接至所述第二衬底驱动晶体管30，以接收所述第二输出电流。所述差分放大单元60连接至所述第一至第三电压输出端11-13，以在所述第一至第三电压输出端11-13输出的电压作用下输出第一调节电流至所述第一镜像电流源40，并输出第二调节电流至所述第二镜像电流源50，所述第一及第二镜像电流源40及50分别连接至所述第二及第三电压输出端12及13，以接收控制电压。所述第一镜像电流源40根据所述第一输出电流及所述第一调节电流输出第一预定电流Iout+至所述输出级电路200，所述第二镜像电流源50根据所述第二输出电流及所述第二调节电流输出第二预定电流Iout-至所述输出级电路200，从而使得所述差分输入放大级电路100的跨导恒定。
具体地，所述第一衬底驱动晶体管20的控制端接地。所述第一衬底驱动晶体管20的第一端连接至所述第一电压输出端11，以接收控制电压Vs。所述第一衬底驱动晶体管20的衬底接收所述第一输入电压Vin-。所述第一衬底驱动晶体管30的第二端连接至所述第一镜像电流源40，以输出所述第一输出电流至所述第一镜像晶体管40。所述第二衬底驱动晶体管30的控制端接地，所述第二衬底驱动晶体管30的第一端连接至所述第一电压输出端11，以接收控制电压Vs，所述第二衬底驱动晶体管30的衬底接收所述第二输入电压Vin+，所述第二衬底驱动晶体管30的第二端连接至所述第二镜像电流源50，以输出所述第二输出电流至所述第二镜像晶体管50。
需要说明的是，由于在现有的差分输入放大级电路中，由于工艺上的物理因素或者实际工作状态下噪声因素(包括温度改变，工作电压波动以及器件的寄生电阻/寄生电容)等不稳定因素存在，导致差分输入放大级电路不能输出正确的电流。在本方案中，所述差分输入放大级电路100包括差分放大单元60，所述差分放大单元50在所述第一至第三电压输出端11-13输出的控制电压的作用下，分别输出第一及第二调节电流至所述第一及第二镜像电流源40及50，使得所述第一镜像电流源40根据所述第一输出电流及所述第一调节电流输出所述第一预定电流Iout+，所述第二镜像电流源50根据所述第二输出电流及所述第二调节电流输出所述第二预定电流Iout-，从而维持所述差分输入放大级电路100的跨导的恒定。因此，所述差分输入放大级电路100可以输出正确且稳定的电流值，提高了所述差分输入放大级电路100输出的稳定，使得具有所述差分输入放大级电路100的超低工作电压轨到轨运算放大器具有良好的稳定性。
因此，即使超低工作电压轨到轨运算放大器存在工艺上或阀值电压或等效沟通等不确定因素影响下，由于本方案所述差分输入放大级电路100的输出电流始终保持在正确且恒定水准，使得具有所述差分输入放大级100的所述超低工作电压轨到轨运算放大器在不同噪声情况下具有良好的稳定性。
请继续参阅图2，具体地，所述电压单元10包括第三衬底驱动晶体管MB1、第四衬底驱动晶体管MB及第一晶体管MB11。所述第三衬底驱动晶体管MB1的控制端接收第一偏置电压Vb，以控制所述第一至第三电压输出端11-13输出的电压。所述第三衬底驱动晶体管MB1的第一端接收工作电压，所述第三衬底驱动晶体管MB1的第二端作为所述第二电压输出端12。所述第三衬底驱动晶体管MB1的衬底连接至所述第四衬底驱动晶体管MB的控制端。所述第四衬底驱动晶体管MB的第一端接收所述工作电压，所述第四衬底驱动晶体管MB的第二端作为所述第一电压输出端11。所述第四衬底驱动晶体管MB的衬底连接至所述第一晶体管MB11的控制端。所述第一晶体管MB11的第一端接收所述工作电压，所述第一晶体管MB11的第二端作为所述第三电压输出端13。
所述差分放大单元60包括第五衬底驱动晶体管MP4、第二晶体管MP2、第三晶体管MP21、第四晶体管MN2、第五晶体管MN21及第六晶体管MP3。所述第五衬底驱动晶体管MP4的控制端连接至所述第四衬底驱动晶体管MB的第二端。所述第五衬底驱动晶体管MP4的第一端接收所述工作电压。所述第五衬底驱动晶体管MP4的第二端连接至所述第二晶体管MP2的第一端。所述第五衬底驱动晶体管MP4的衬底连接至所述第四衬底驱动晶体管MB的第二端。所述第二晶体管MP2的控制端连接至所述第二晶体管MP2的第二端，所述第二晶体管MP2的第一端还连接至所述第三晶体管MP21的第一端，所述第三晶体管MP21的第二端还连接至所述第四晶体管MN2的第二端，所述第三晶体管MP21的控制端连接至所述第三晶体管MP21的第二端。所述第四晶体管MN2的控制端连接所述第三电压输出端13。所述第四晶体管MN2的第一端接地，所述第四晶体管MN2的第二端连接至所述第一镜像电流源40，以输出所述第一调节电流至所述第一镜像电流源40。所述第五晶体管MN21的第一端接地，所述第五晶体管MN21的第二端连接至所述第二晶体管MP2的第二端连接至所述第二镜像电流源50，以输出所述第二调节电流至所述第二镜像电流源50。所述第五衬底驱动晶体管MP4的控制端还连接至所述第二电压输出端12。所述第六晶体管MP3的控制端接收所述偏置电压Vb。所述第六晶体管MP3的第一端接收所述工作电压。所述第六晶体管MP3的第二端连接至所述第三晶体管MP21的第一端。
需要说明的是，所述第一电压输出端11连接至所述第五衬底驱动晶体管MP4的控制端及衬底，控制了所述第五衬底驱动晶体管MP4的控制端的电压及衬底的电压(即背偏置电压)。此时，所述第五衬底驱动晶体管MP4的第一端为工作电压。因此，所述第五衬底驱动晶体管MP4的作用是通过所述第一电压输出端11控制所述第五衬底驱动晶体管MP4的衬底的电压来改变其导通性及其第二端输出电流。另外，所述第一电压输出端11输出的电压Vs是自适应的，即所述第一电压输出端11输出的电压Vs通过所述偏置电压Vb的改变而自适应。同理，所述第二及第二电压输出端12及13输出的电压也是自适应的，即所述第二及第三电压输出端输出的电压通过所述偏置电压的改变而自适应。因此，所述差分输入放大级电路100采用自适应机制。
所述第一镜像电流源40包括第七晶体管MN4、第八晶体管MN1及第九晶体管MN3。所述第七晶体管MN4的控制端接收所述工作电压。所述第七晶体管MN4的第一端连接至所述第八晶体管MN1的第二端，以接收所述第一输出电流及所述第一调节电流。所述第七晶体管MN4的第二端连接至所述第二电压输出端12，并连接至所述第八晶体管MN1的控制端。所述第八晶体管MN1的控制端还连接至所述第九晶体管MN3的控制端。所述第八晶体管MN1的第一端接地。所述第九晶体管MN3的第一端接地，所述第九晶体管MN3的第二端连接至所述输出级电路200，用于输出所述第一预定电流Iout+至所述输出级电路200。
所述第二镜像电流源50包括第十晶体管MN41、第十一晶体管MN11及第十二晶体管MN31。所述第十晶体管MN41的控制端接收所述工作电压。所述第十晶体管MN41的第一端连接至所述第十一晶体管MN11的第二端，以接收所述第二输出电流及所述第二调节电流。所述第十晶体管MN41的第二端连接至所述第三电压输出端13，并连接至所述第十一晶体管MN11的控制端。所述第十一晶体管MN11的控制端还连接至所述第十二晶体管MN31的控制端。所述第十一晶体管MN11的第一端接地。所述第十二晶体管MN31的第一端接地，所述第十二晶体管MN31的第二端连接至所述输出级电路200，用于输出所述第二预定电流Iout-至所述输出级电路200。
在本实施方式中，所述差分输入放大级电路100应用于超低压衬底驱动自适应轨到轨超低工作电压轨到轨运算放大器中。所述第一至第五衬底驱动晶体管20、30、MB1、MB及MP4为N型衬底驱动晶体管，所述第一至第五衬底驱动晶体管20、30、MB1、MB及MP4的控制端、第一端及第二端分别为N型衬底驱动晶体管的栅极、源极及漏极。所述第一至第三晶体管MB11、MP2及MP21为N型晶体管。所述第一至第三晶体管MB11、MP2及MP21的控制端、第一端及第二端分别为N型晶体管的栅极、源极及漏极。所述第四至第十二晶体管MN2、MN21、MP3、MN4、MN1、MN3、MN41、MN11及MN31为P型晶体管，所述第四至第十二晶体管MN2、MN21、MP3、MN4、MN1、MN3、MN41、MN11及MN31的控制端、第一端及第二端分别为所述P型晶体管的栅极、源极及漏极。
需要说明的是，所述第一衬底驱动晶体管20与所述第二衬底驱动晶体管30相同。所述第二晶体管MP2与所述第三晶体管MP21相同。所述第四晶体管MN2与所述第三晶体管MN21相同。所述第七晶体管MN4与所述第十晶体管MN41相同。所述第八晶体管MN1与所述第十一晶体管MN11相同。所述第九晶体管MN3与所述第十二晶体管MN31相同。
根据图2及上述的所述差分输入放大级电路100的电路结构，可以确定所述差分输入放大级电路100的跨导为：
G m = I out V in = β g mn 1 g mb g mn 1 - g mn 2 + g mp 2
其中，gmn1为所述第八晶体管MN1及所述第十一晶体管MN11的跨导；gmn2为所述第四晶体管MN2与所述第三晶体管MN21的跨导；gmp2为所述第二晶体管MP2与所述第三晶体管MP21的跨导；gmp2为所述第四衬底驱动晶体管MB的跨导。
将所述差分输入放大级电路中的各个相应晶体管的跨导带入上述公式可以得到：
G m = βγ g mn 1 g mpi { 2 K mp 2 ( 2 Φ F + V CM - V S ) [ I mp 3 + 1 2 K mp 4 ( VDD - V S - | V TH | ) 2 ] }
其中，VDD为所述工作电压；Vs为所述第一电压输出端11输出的电压；β为MN3对MN1的大小缩放比以及MN31对MN11的大小缩放比；Vb和Vs为自适应偏置电压；Υ为体效应系数、Kmp2＝μpCox(W/L)mp2、Kmp4＝μpCox(W/L)mp4；μp为载流子有效迁移率；Cox为单位栅氧化物电容；W为晶体管沟道宽度，L为晶体管的沟道长度，Φ为衬底费米能级系数；Vcm为输入电压值；Imp3为MP3晶体管的漏极电流。
通过实验证明：当所述第六晶体管MP3与所述第五衬底驱动晶体管MP4的缩放比例为预设比例时，在全操作电压范围内，所述差分输入放大级电路100的跨导Gm将保持为恒定值。即，在工艺上的不确定行或阀值电压或等效沟通的不确定因素影响下，通过所述差分输入放大级电路100的输出电流始终保持在恒定水准，从而提高了具有所述差分输入放大级100的所述超低工作电压轨到轨运算放大器在不同噪声情况下的稳定性。
请参考图3及图4，本发明第二方案的实施例提供一种输出级电路200，用于连接至所述差分输入放大级电路100，以接收第一及第二预定电流Iout+和Iout-。所述输出级电路200包括放大单元210及输出单元220。所述放大单元210连接至所述差分输入放大级电路100，以接收所述第一及第二预定电流Iout+和Iout-，并对所述第一及第二预定电流Iout+和Iout-进行放大，并输出第一及第二放大电流。所述输出单元220连接至所述放大单元210，以接收所述第一及第二放大电流，并将所述第一及第二放大电流进行求差反相，并转化成输出电压Vout，从而使得所述输出电压Vout在所述工作电压与零伏之间。
具体地，所述放大单元210包括第一至第四晶体管MP5、MP51、MP7、MP71。所述第一晶体管MP5的控制端连接至所述第二晶体管MP51的控制端，所述第一晶体管MP5的第一端接收所述工作电压。所述第一晶体管MP5的第二端连接至第三晶体管MP7的第二端。所述第一晶体管MP5的第二端连接至所述输出单元220，以输出所述第一放大电流。所述第二晶体管MP51的控制端还连接至所述第四晶体管MP71的第二端。所述第二晶体管MP51的第一端接收所述工作电压。所述第二晶体管MP51的第二端连接至所述第四晶体管MP71的第二端。所述第三晶体管MP7的控制端接收第一偏置电压Vbn。所述第三晶体管MP7的第二端连接所述差分输入放大级电路，以接收所述第一预定电流Iout+，所述第四晶体管MP71的控制端接收所述第一偏置电压Vbn。所述第四晶体管MP71的第一端接地，所述第四晶体管MP71的第二端连接至所述差分输入放大级电路100，以接收所述第二预定电流Iout-，所述第三二极管MP7的第二端还连接至所述输出单元220，以输出所述第二放大电流，以使得所述输出单元220对所述第一及第二放大电路进行求差反相，并转成成所述输出电压Vout。
需要说明的是，所述第三及第四晶体管MN71和MN7构成镜像电流源，以起到稳定的作用，使得其在所述第一偏置电压Vbn的调节下对另外一个由所述第一及第二晶体管MP51和MP5构成的镜像电流源起到偏置作用。即，所述第一及第二晶体管MP51和MP5构成的镜像电流源被工作电压控制而起到电流源的作用。其中，所述第一及第二晶体管MP51和MP5构成的镜像电流源与由所述第三及第四晶体管MN71和MN7构成镜像电流源确保了所述输出级电路可以在极小电流输入(即第一预定电流Iout+及第二预定电流Iout-)的情况之下还能保证正常的电流放大作用，同时还保证输出的稳定性。
所述输出单元220包括衬底驱动晶体管MPO及第五晶体管MNO。所述第一衬底驱动晶体管MPO的控制端连接至所述第一晶体管MP5的第二端，以接收所述第一放大电流。所述衬底驱动晶体管MPO的第一端接收所述工作电压。所述衬底驱动晶体管MPO的第二端连接至所述第五晶体管MNO的第二端。所述衬底驱动晶体管MPO的衬底接收第二偏置电压Vbp。所述第五晶体管MNO的控制端连接至所述第三晶体管MP7的第二端，以接收所述第二放大电流，所述第五晶体管MNO的第一端接地。所述第五晶体管MNO的第二端输出所述输出电压Vout。
进一步地，所述输出单元220还包括第一电阻R1、第二电阻R2、第一电容C1及第二电容C2，所述第一电阻R1与所述第一电容C1串联在所述衬底驱动晶体管MPO的控制端与所述衬底驱动晶体管MPO的第二端之间，所述第二电阻R2与所述第二电容C2串联在所述第五晶体管MNO的控制端与所述第五晶体管MNO的第二端之间。
需要说明的是，所述第一电阻R1与所述第一电容C1构成第一滤波电路来对所述放大单元210输出的第一放大电流进行滤波，以提供所述输出级电路200的稳定性。同理，所述第二电阻R2与所述第二电容C2构成第一滤波电路来对所述放大单元210输出的第二放大电流进行滤波，以提供所述输出级电路200的稳定性。
进一步地，所述放大单元210还包括第六晶体管MN4、第七晶体管MP6、第八晶体管MP61及第九晶体管MN41。所述第一晶体管MP5的第二端通过所述第六及第七晶体管MN4及MP6连接至第三晶体管MN7的第二端。所述第二晶体管MP51的第二端通过所述第七及第八晶体管MP61及MN41连接至所述第四晶体管MN71的第二端。所述第六晶体管MN4的控制端接收所述工作电压。所述第六晶体管MN4的第一端连接至所述第七晶体管MP6的第二端。所述第六晶体管MN4的第二端连接至所述第七晶体管MP6的第一端。所述第七晶体管MP6的控制端接地。所述第八晶体管MP61的控制端接地。所述第八晶体管MP61的第一端连接至所述第九晶体管MN41的第二端。所述第八晶体管MP61的第二端连接至所述第九晶体管MN41的第一端。所述第九晶体管MN41的控制端接收所述工作电压。
需要说明的是，所述第七晶体管MP6和所述第八晶体管MP61的控制端接地，及所述第六晶体管MN4和所述第九晶体管MN4的控制端接收所述工作电压而保持在常开态。为此，所述第七晶体管MP6和所述第八晶体管MP61及所述第六晶体管MN4和所述第九晶体管MN4起到了对经过其上的电流进行放大的作用。
在本实施例中，所述第一晶体管MP5、所述第二晶体管MP51、第七晶体管MP6及第八晶体管MP61为N型晶体管。所述第一晶体管MP5的控制端、第一端及第二端分别为所述N型晶体管的栅极、源极及漏极。所述第三晶体管MP7、所述第四晶体管MP71、所述第五晶体管MNO、所述第六晶体管MN4及所述第九晶体管MN41为P型晶体管。所述第三晶体管MP7、所述第四晶体管MP71、所述第五晶体管MNO、所述第六晶体管MN4及所述第九晶体管MN41的控制端、第一端及第二端分别为所述P型晶体管的栅极、源极及漏极。
在本实施例中，所述输出级电路200仅使用了10个晶体管即可实现超低工作电压轨到轨运算放大器的轨到轨输出级的功能，相较于现有的复杂的轨到轨输出级电路实现了简化轨到轨输出级的目的，从而节省了超低工作电压轨到轨运算放大器的成本。
请参阅图5，本发明第三方案的实施例提供一种超低工作电压轨到轨运算放大器300。所述超低工作电压轨到轨运算放大器300包括上述第一方案的实施例提供所述差分输入放大级电路100及上述第二方案的实施例提供的输出级电路200。其中，所述差分输入放大级电路连接至所述输出级电路。由于所述差分输入放大级电路100及输出级电路200已在第一方案的实施例和第二方案的实施例中进行了具体详实地描述，在此不再进行赘述。
在本方案中，所述超低工作电压轨到轨运算放大器300包括所述差分输入放大级电路100。所述差分输入放大级电路100包括差分放大单元60，所述差分放大单元50在所述第一至第三电压输出端输出的控制电压的作用下，分别输出第一及第二调节电流至所述第一及第二镜像电流源40及50，使得所述第一镜像电流源40根据所述第一输出电流及所述第一调节电流输出所述第一预定电流Iout+，所述第二镜像电流源50根据所述第二输出电流及所述第二调节电流输出所述第二预定电流Iout-，从而维持所述差分输入放大级电路100的跨导的恒定。因此，所述超低工作电压轨到轨运算放大器在不同噪声情况下均具有良好的稳定性。另外，所述超低工作电压轨到轨运算放大器300包括所述输出级电路200。所述输出级电路200仅使用了10个晶体管即可实现超低工作电压轨到轨运算放大器300的轨到轨输出级的功能，相较于现有的复杂的轨到轨输出级电路实现了简化轨到轨输出级的目的，从而节省了超低工作电压轨到轨运算放大器300的成本。
请参阅图6，为对超低工作电压轨到轨运算放大器300进行仿真的防振图。图6中显示出当所述超低工作电压轨到轨运算放大器300的输入电压变化下的输出电压Vout情况及其偏置电压值。其中，负载分别为17pF和50pF；Vout为输出电压；Vin为输入电压；Offset为偏置电压。从图6中可知道：由图中可以看出，输出电压Vout基本保持线性关系，及输出电压Vout能达到轨到轨的输出电压，即轨到轨电压为0V到900mV，则为工作电压的范围。从Vin＝200mV到Vin＝800mV的范围内，偏置电压保持不变，为此在基本的工作电压范围内，偏置电压保持不变。因此可知，所述超低工作电压轨到轨运算放大器300的输出稳定。
请参阅图7，为对超低工作电压轨到轨运算放大器300进行仿真的仿真图。图7中显示了所述超低工作电压轨到轨运算放大器300在采用自适应机制下与不采用自适应机制下所述超低工作电压轨到轨运算放大器的差分输入放大级的跨导变化状况。从图7可知：所述超低工作电压轨到轨运算放大器300在自适应机制下的差分输入放大级电路的跨导在不同差分输入电压情况下基本保持不变。由于本方案的超低工作电压轨到轨运算放大器300采用的是自适应机制，故本方案中的超低工作电压轨到轨运算放大器300的差分输入放大级电路100的跨导基本保持不变，也即基本保持输出的电流恒定，从而对抗了其他不确定因素(如温度的变化，寄生电阻的影响等)对所述超低工作电压轨到轨运算放大器300工作状态的影响。
请参阅图8，为对所述超低工作电压轨到轨运算放大器300进行仿真的仿真图。其中，图8显示的是在输出负载分别为17pF和50pF的情况下，频率为10kHZ和100kHZ的不同设定下，随着输入电压在工作电压变化范围内，谐波总失真率(THD)状况。其中，所述输出谐波总失真率是用来衡量超低工作电压轨到轨运算放大器的噪声大小的指数。从图8可知：所述超低工作电压轨到轨运算放大器300的失真率基本保持在-50db。因此，所述超低工作电压轨到轨运算放大器300的输出噪声被大大地降低。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上对本发明所提供的一种存储单元、存储器及存储单元控制方法进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施例及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种差分输入放大级电路，用于连接输出级电路，以将接收的第一及第二输入电压进行差分放大后输出至输出级电路，其特征在于：所述差分输入放大级电路包括电压单元、第一衬底驱动晶体管、第二衬底驱动晶体管、第一镜像电流源、第二镜像电流源及差分放大单元，所述电压单元包括第一电压输出端、第二电压输出端及第三电压输出端，所述第一电压输出端连接至所述第一及第二衬底驱动晶体管，以输出控制电压至所述第一及第二衬底驱动晶体管，所述第一及第二衬底驱动晶体管分别接收第一输入电压及第二输入电压，并分别将所述第一及第二输入电压转出成第一及第二输出电流，所述第一镜像电流源连接至所述第一衬底驱动晶体管，以接收所述第一输出电流，所述第二镜像电流源连接至所述第二衬底驱动晶体管，以接收所述第二输出电流，所述差分放大单元连接至所述第一至第三电压输出端，以在所述第一至第三电压输出端输出的电压作用下输出第一调节电流至所述第一镜像电流源，并输出第二调节电流至所述第二镜像电流源，所述第一及第二镜像电流源分别连接至所述第二及第三电压输出端，以接收控制电压，所述第一镜像电流源根据所述第一输出电流及所述第一调节电流输出第一预定电流至所述输出级电路，所述第二镜像电流源根据所述第二输出电流及所述第二调节电流输出第二预定电流至所述输出级电路，从而维持所述差分输入放大级电路的跨导恒定。
2.根据权利要求1所述的差分输入放大级电路，其特征在于：所述第一衬底驱动晶体管的控制端接地，所述第一衬底驱动晶体管的第一端连接至所述第一电压输出端，以接收控制电压，所述第一衬底驱动晶体管的衬底接收所述第一输入电压，所述第一衬底驱动晶体管的第二端连接至所述第一镜像电流源，以输出所述第一输出电流至所述第一镜像晶体管，所述第二衬底驱动晶体管的控制端接地，所述第二衬底驱动晶体管的第一端连接至所述第一电压输出端，以接收控制电压，所述第二衬底驱动晶体管的衬底接收所述第二输入电压，所述第二衬底驱动晶体管的第二端连接至所述第二镜像电流源，以输出所述第二输出电流至所述第二镜像晶体管。
3.根据权利要求2所述的差分输入放大级电路，其特征在于：所述电压单元包括第三衬底驱动晶体管、第四衬底驱动晶体管及第一晶体管，所述第三衬底驱动晶体管的控制端接收第一偏置电压，以控制所述第一至第三电压输出端输出的电压，所述第三衬底驱动晶体管的第一端接收工作电压，所述第三衬底驱动晶体管的第二端作为第二电压输出端，所述第三衬底驱动晶体管的衬底连接至所述第四衬底驱动晶体管的控制端，所述第四衬底驱动晶体管的第一端接收所述工作电压，所述第四衬底驱动晶体管的第二端作为所述第一电压输出端，所述第四衬底驱动晶体管的衬底连接至所述第一晶体管的控制端，所述第一晶体管的第一端接收所述工作电压，所述第一晶体管的第二端作为所述第三电压输出端。
4.根据权利要求3所述的磁性存储器，其特征在于：所述差分放大单元包括第五衬底驱动晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管，所述第五衬底驱动晶体管的控制端连接至所述第四衬底驱动晶体管的第二端，所述第五衬底驱动晶体管的第一端接收所述工作电压，所述第五衬底驱动晶体管的第二端连接至所述第二晶体管的第一端，所述第五衬底驱动晶体管的衬底连接至所述第四衬底驱动晶体管的第二端，所述第二晶体管的控制端连接至所述第二晶体管的第二端，所述第二晶体管的第一端还连接至所述第三晶体管的第一端，所述第三晶体管的第二端还连接至所述第四晶体管的第二端，所述第三晶体管的控制端连接至所述第三晶体管的第二端，所述第四晶体管的控制端连接所述第三电压输出端，所述第四晶体管的第一端接地，所述第四晶体管的第二端连接至所述第一镜像电流源，以输出所述第一调节电流至所述第一镜像电流源，所述第五晶体管的第一端接地，所述第五晶体管的第二端连接至所述第二晶体管的第二端连接至所述第二镜像电流源，以输出所述第二调节电流至所述第二镜像电流源，所述第五衬底驱动晶体管的控制端还连接至所述第二电压输出端，所述第六晶体管的控制端接收所述偏置电压，所述第六晶体管的第一端接收所述工作电压，所述第六晶体管的第二端连接至所述第三晶体管的第一端。
5.根据权利要求4所述的磁性存储器，其特征在于：所述第一镜像电流源包括第七晶体管、第八晶体管及第九晶体管，所述第七晶体管的控制端接收所述工作电压，所述第七晶体管的第一端连接至所述第八晶体管的第二端，以接收所述第一输出电流及所述第一调节电流，所述第七晶体管的第二端连接至所述第二电压输出端，并连接至所述第八晶体管的控制端，所述第八晶体管的控制端还连接至所述第九晶体管的控制端，所述第八晶体管的第一端接地，所述第九晶体管的第一端接地，所述第九晶体管的第二端连接至所述输出级电路，用于输出所述第一预定电流至所述输出级电路。
6.根据权利要求5所述的磁性存储器，其特征在于：所述第二镜像电流源包括第十晶体管、第十一晶体管及第十二晶体管，所述第十晶体管的控制端接收所述工作电压，所述第十晶体管的第一端连接至所述第十一晶体管的第二端，以接收所述第二输出电流及所述第二调节电流，所述第十晶体管的第二端连接至所述第三电压输出端，并连接至所述第十一晶体管的控制端，所述第十一晶体管的控制端还连接至所述第十二晶体管的控制端，所述第十一晶体管的第一端接地，所述第十二晶体管的第一端接地，所述第十二晶体管的第二端连接至所述输出级电路，用于输出所述第二预定电流至所述输出级电路。
7.根据权利要求6所述的磁性存储器，其特征在于：所述第一至第五衬底驱动晶体管为N型衬底驱动晶体管，所述第一至第五衬底驱动晶体管的控制端、第一端及第二端分别为N型衬底驱动晶体管的栅极、源极及漏极，所述第一至第三晶体管为N型晶体管，所述第一至第三晶体管的控制端、第一端及第二端分别为N型晶体管的栅极、源极及漏极，所述第四至第十二晶体管为P型晶体管，所述第四至第十二晶体管的控制端、第一端及第二端分别为所述第四至第十二晶体管的栅极、源极及漏极。
8.一种输出级电路，用于连接至差分输入放大级电路，以接收第一及第二预定电流，其特征在于：所述输出级电路包括放大单元及输出单元，所述放大单元连接至所述差分输入放大级电路，以接收所述第一及第二预定电流，并对所述第一及第二预定电流进行放大，并输出第一及第二放大电流，所述输出单元连接至所述放大单元，以接收所述第一及第二放大电流，并将所述第一及第二放大电流进行求差反相，并转化成输出电压，从而使得所述输出电压在所述工作电压与零伏之间。
9.根据权利要求8所述的输出级电路，其特征在于，所述放大单元包括第一至第四晶体管，所述第一晶体管的控制端连接至所述第二晶体管的控制端，所述第一晶体管的第一端接收工作电压，所述第一晶体管的第二端连接至第三晶体管的第二端，所述第一晶体管的第二端还连接至所述输出单元，以输出第一放大电流，所述第二晶体管的控制端还连接至所述第四晶体管的第二端，所述第二晶体管的第一端接收所述工作电压，所述第二晶体管的第二端连接至所述第四晶体管的第二端，所述第三晶体管的控制端接收第一偏置电压，所述第三晶体管的第二端连接所述差分输入放大级电路，以接收所述第一预定电流，所述第四晶体管的控制端接收所述第一偏置电压，所述第四晶体管的第一端接地，所述第四晶体管的第二端连接至所述差分输入放大级电路，以接收所述第二预定电流，所述第三二极管的第二端还连接至所述输出单元，以输出所述第二放大电流，以使得所述输出单元对所述第一及第二放大电路进行求差反相，并转成成所述输出电压。
10.根据权利要求9所述的输出级电路，其特征在于，所述输出单元包括衬底驱动晶体管及第五晶体管，所述第一衬底驱动晶体管的控制端连接至所述第一晶体管的第二端，以接收所述第一放大电流，所述第一衬底驱动晶体管的第一端接收所述工作电压，所述第一衬底驱动晶体管的第二端连接至所述第五晶体管的第二端，所述衬底驱动晶体管的衬底接收第二偏置电压，所述第五晶体管的控制端连接至所述第三晶体管的第二端，以接收所述第二放大电流，所述第五晶体管的第一端接地，所述第五晶体管的第二端输出所述输出电压。
11.根据权利要求10所述的输出级电路，其特征在于，所述输出单元还包括第一电阻、第二电阻、第一电容及第二电容，所述第一电阻与所述第一电容串联在所述衬底驱动晶体管的控制端与所述衬底驱动晶体管的第二端之间，所述第二电阻与所述第二电容串联在所述第五晶体管的控制端与所述第五晶体管的第二端之间。
12.根据权利要求9所述的输出级电路，其特征在于，所述放大单元还包括第六晶体管、第七晶体管、第八晶体管及第九晶体管，所述第一晶体管的第二端通过所述第六及第七晶体管连接至第三晶体管的第二端，所述第二晶体管的第二端通过所述第七及第八晶体管连接至所述第四晶体管的第二端，所述第六晶体管的控制端接收所述工作电压，所述第六晶体管的第一端连接至所述第七晶体管的第二端，所述第六晶体管的第二端连接至所述第七晶体管的第一端，所述第七晶体管的控制端接地，所述第八晶体管的控制端接收接地，所述第八晶体管的第一端连接至所述第九晶体管的第二端，所述第八晶体管的第二端连接至所述第九晶体管的第一端，所述第九晶体管的控制端接收所述工作电压。
13.根据权利要求12所述的输出级电路，其特征在于，所述第一晶体管、所述第二晶体管、第七晶体管及第八晶体管为N型晶体管，所述第一晶体管的控制端、第一端及第二端分别为所述N型晶体管的栅极、源极及漏极，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管及所述第九晶体管为P型晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管及所述第九晶体管的控制端、第一端及第二端分别为所述P型晶体管的栅极、源极及漏极。
14.一种超低工作电压轨到轨运算放大器，包括如权利要求1-7任一项所述的差分输入放大级电路及如权利要求8-13任一项所述的输出级电路，所述差分输入放大级电路连接至所述输出级电路。
CN201410603919.XA 2014-10-30 2014-10-30 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路 Active CN104506150B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201410603919.XA CN104506150B (zh) 2014-10-30 2014-10-30 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路
PCT/CN2015/092895 WO2016066075A1 (zh) 2014-10-30 2015-10-27 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路
KR1020177014439A KR101926003B1 (ko) 2014-10-30 2015-10-27 초저 작동 전압 레일 대 레일 연산 증폭기 및 차동 입력 증폭단 회로 및 그 출력단 회로
EP15854770.3A EP3214759A4 (en) 2014-10-30 2015-10-27 Ultra-low working voltage rail to rail operational amplifier and differential input amplification-stage circuit and output-stage circuit thereof
JP2017523450A JP2017533666A (ja) 2014-10-30 2015-10-27 超低動作電圧レール・トゥ・レール演算増幅器、並びにその演算増幅器の差動入力増幅段回路及び出力段回路
US15/581,445 US10270391B2 (en) 2014-10-30 2017-04-28 Ultra-low working voltage rail-to-rail operational amplifier, and differential input amplification-stage circuit and output-stage circuit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410603919.XA CN104506150B (zh) 2014-10-30 2014-10-30 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路

Publications (2)

Publication Number Publication Date
CN104506150A true CN104506150A (zh) 2015-04-08
CN104506150B CN104506150B (zh) 2017-11-17

Family

ID=52947876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410603919.XA Active CN104506150B (zh) 2014-10-30 2014-10-30 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路

Country Status (6)

Country Link
US (1) US10270391B2 (zh)
EP (1) EP3214759A4 (zh)
JP (1) JP2017533666A (zh)
KR (1) KR101926003B1 (zh)
CN (1) CN104506150B (zh)
WO (1) WO2016066075A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016066075A1 (zh) * 2014-10-30 2016-05-06 华为技术有限公司 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路
CN106059516A (zh) * 2016-06-03 2016-10-26 西安电子科技大学 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN106209067A (zh) * 2016-07-28 2016-12-07 龙迅半导体（合肥）股份有限公司 一种接口复用的接收电路
CN107453723A (zh) * 2016-05-09 2017-12-08 联发科技股份有限公司 放大器
CN107852137A (zh) * 2015-05-18 2018-03-27 德克萨斯仪器股份有限公司 用于自适应放大器偏置的放大器电路和方法
CN113922762A (zh) * 2021-09-09 2022-01-11 锐石创芯（深圳）科技有限公司 一种推挽功率放大电路与推挽功率放大芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10409955B2 (en) 2014-10-21 2019-09-10 uBiome, Inc. Method and system for microbiome-derived diagnostics and therapeutics for locomotor system conditions
CN109756192B (zh) * 2018-11-22 2023-04-28 合肥市芯海电子科技有限公司 一种可靠的低压轨到轨跨导放大电路的输入级

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446412A (en) * 1994-05-19 1995-08-29 Exar Corporation Continuously linear pulse amplifier/line driver with large output swing
US6104244A (en) 1998-09-02 2000-08-15 Analog Devices, Inc. Amplifier having a rail-to-rail output stage
US6140877A (en) 1998-12-11 2000-10-31 Micron Technology, Inc. Low power supply CMOS differential amplifier topology
US6452448B1 (en) * 2000-07-14 2002-09-17 International Business Machines Corporation Family of analog amplifier and comparator circuits with body voltage control
US6462619B1 (en) 2001-01-08 2002-10-08 Texas Instruments Incorporated Input stag of an operational amplifier
US7088178B1 (en) * 2003-06-19 2006-08-08 University Of Rochester High-gain, bulk-driven operational amplifiers for system-on-chip applications
FR2872648B1 (fr) * 2004-06-30 2006-09-08 St Microelectronics Sa Amplificateur a transconductance rapide
US7187236B2 (en) 2004-09-07 2007-03-06 Ut-Battelle, Llc Rail-to-rail differential input amplification stage with main and surrogate differential pairs
WO2006044095A1 (en) * 2004-09-20 2006-04-27 The Trustess Of Columbia University In The City Of New York Low voltage digital to analog converter, comparator, and sigma-delta modulator circuits
US7777568B2 (en) 2004-12-02 2010-08-17 Mandate Chips and Circuits Pvt. Ltd. High frequency receiver preamplifier with CMOS rail-to-rail capability
US7265625B2 (en) * 2005-10-04 2007-09-04 Analog Devices, Inc. Amplifier systems with low-noise, constant-transconductance bias generators
US7391262B2 (en) * 2006-04-25 2008-06-24 Texas Instruments Incorporated Circuit and method for driving bulk capacitance of amplifier input transistors
US7639078B2 (en) * 2006-07-27 2009-12-29 Linear Technology Corporation Class AB folded-cascode amplifier having cascode compensation
US7859338B2 (en) * 2007-07-26 2010-12-28 Broadcom Corporation Compact low-power class AB amplifier
TWI342119B (en) * 2007-11-07 2011-05-11 Realtek Semiconductor Corp Output stage circuit and operational amplifier thereof
CN101459412B (zh) * 2007-12-13 2011-06-01 上海华虹Nec电子有限公司 满幅输入输出的运算放大器
US20100123506A1 (en) * 2008-11-20 2010-05-20 Cung Vu Multistage level translator
US7999618B2 (en) 2009-03-09 2011-08-16 Monolithic Power Systems, Inc. High bandwidth, rail-to-rail differential amplifier with output stage amplifier
CN101794368A (zh) * 2009-10-30 2010-08-04 华东光电集成器件研究所 一种对数放大器
CN102158188B (zh) * 2011-03-15 2013-02-27 清华大学 采用mos器件实现的低功耗带宽倍增运算放大器
US8319553B1 (en) 2011-08-02 2012-11-27 Analog Devices, Inc. Apparatus and methods for biasing amplifiers
CN102394581A (zh) * 2011-09-19 2012-03-28 张兴发 全差分运算放大器
CN103457554B (zh) * 2013-08-22 2016-08-10 龙芯中科技术有限公司 轨到轨运算放大器
CN103684282A (zh) * 2013-12-24 2014-03-26 清华大学 基于纳米mos器件的低电压低功耗放大器
CN104506150B (zh) * 2014-10-30 2017-11-17 华为技术有限公司 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016066075A1 (zh) * 2014-10-30 2016-05-06 华为技术有限公司 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路
US10270391B2 (en) 2014-10-30 2019-04-23 Huawei Technologies Co., Ltd. Ultra-low working voltage rail-to-rail operational amplifier, and differential input amplification-stage circuit and output-stage circuit thereof
CN107852137A (zh) * 2015-05-18 2018-03-27 德克萨斯仪器股份有限公司 用于自适应放大器偏置的放大器电路和方法
CN107453723A (zh) * 2016-05-09 2017-12-08 联发科技股份有限公司 放大器
CN107453723B (zh) * 2016-05-09 2021-02-26 联发科技股份有限公司 放大器
CN106059516A (zh) * 2016-06-03 2016-10-26 西安电子科技大学 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN106059516B (zh) * 2016-06-03 2019-02-01 西安电子科技大学 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN106209067A (zh) * 2016-07-28 2016-12-07 龙迅半导体（合肥）股份有限公司 一种接口复用的接收电路
CN106209067B (zh) * 2016-07-28 2019-03-19 龙迅半导体（合肥）股份有限公司 一种接口复用的接收电路
CN113922762A (zh) * 2021-09-09 2022-01-11 锐石创芯（深圳）科技有限公司 一种推挽功率放大电路与推挽功率放大芯片

Also Published As

Publication number Publication date
US10270391B2 (en) 2019-04-23
EP3214759A4 (en) 2018-02-28
KR20170075004A (ko) 2017-06-30
WO2016066075A1 (zh) 2016-05-06
US20170230005A1 (en) 2017-08-10
CN104506150B (zh) 2017-11-17
JP2017533666A (ja) 2017-11-09
EP3214759A1 (en) 2017-09-06
KR101926003B1 (ko) 2018-12-06

Similar Documents

Publication Publication Date Title
CN104506150A (zh) 一种超低工作电压轨到轨运算放大器及其差分输入放大级电路及输出级电路
CN100533961C (zh) 电压比较器电路
US9389620B2 (en) Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing
US8514023B2 (en) Accurate bias tracking for process variation and supply modulation
TWI513180B (zh) Differential amplifier circuit
JP2008015875A (ja) 電源回路
CN105281678A (zh) 使用mos装置对寄生电容的中和
CN111176358B (zh) 一种低功耗低压差线性稳压器
US20100259335A1 (en) Resistorless feedback biasing for ultra low power crystal oscillator
CN104090625A (zh) 一种用于低电源电压的电流镜
CN107112963A (zh) 差分放大器
CN103095231A (zh) 一种新型的共模反馈电路
US9246459B2 (en) Variable gain amplifier
KR20070102353A (ko) 연산 증폭 회로
US8130038B2 (en) Class AB operational amplifier and output stage quiescent current control method
US8779853B2 (en) Amplifier with multiple zero-pole pairs
US6466093B1 (en) Low voltage low thd CMOS audio (power) amplifier
US7629846B2 (en) Source follower circuit and semiconductor apparatus
CN103365328B (zh) 电压缓冲器
EP2881832A1 (en) System and method for generating cascode current source bias voltage
CN104104229A (zh) 一种静态电流控制装置
EP2824534A2 (en) Bulk-modulated current source
JP2012109848A (ja) 差動増幅回路および液晶表示装置
CN110829984B (zh) 一种高线性度的功率放大器
CN106877829B (zh) 运算放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant