发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种用于USB的发送器,用于解决现有技术中USB低速和全速发送器对信号的上升沿和下降沿的交点以及上升时间和下降时间的控制不能同时兼顾的问题。
为实现上述目的及其他相关目的,本发明提供一种用于USB的发送器,所述用于USB的发送器至少包括:
预驱动偏置电路、预驱动电路以及驱动级电路;
其中,所述预驱动偏置电路连接于所述预驱动电路的控制端,用于产生所述预驱动电路的偏置信号,进而控制所述驱动级电路输出的驱动信号的上升沿和下降沿交点的范围;
所述预驱动电路连接于所述驱动级电路的输入端,用于接收数据信号并受所述偏置信号的控制输出驱动所述驱动级电路的预驱动信号;
所述驱动级电路,用于接收所述预驱动信号,并控制所述驱动信号的上升时间和下降时间。
优选地,所述预驱动偏置电路包括运算放大器、第一电阻、第二电阻、第一MOS管以及第二MOS管,其中,所述运算放大器的正输入端连接于一参考电压,负输入端连接于所述运算放大器的输出端;所述第一电阻连接于所述运算放大器的输出端,另一端连接于所述第一MOS管的漏端;所述第一MOS管的源端连接于电源,栅端连接于所述第一MOS管的漏端;所述第二电阻连接于所述运算放大器的输出端,另一端连接于所述第二MOS管的漏端;所述第二MOS管的源端接地,栅端连接于所述第二MOS管的漏端。
更优选地,所述参考电压为内部预设值。
更优选地,所述第一MOS管为PMOS,所述第二MOS管为NMOS。
优选地,所述预驱动电路包括第三MOS管、第四MOS管、第五MOS管以及第六MOS管,其中,所述第三MOS管的源端连接于电源,栅端连接于第一偏置信号;所述第四MOS管的源端连接于所述第三MOS管的漏端;所述第四MOS管的栅端与所述第五MOS管的栅端相连,并接收所述数据信号;所述第四MOS管的漏端与所述第五MOS管的漏端相连,并输出所述预驱动信号;所述第六MOS管的漏端连接于所述第五MOS管的源端,栅端连接于第二偏置信号,源端接地。
更优选地,所述第三MOS管及所述第四MOS管为PMOS,所述第五MOS管及所述第六MOS管为NMOS。
优选地,所述驱动级电路包括第一开关、第二开关、第三开关、第四开关、第七MOS管、第八MOS管、第三电阻以及电容,其中,所述第一开关的一端连接于所述第七MOS管的栅端,另一端连接于所述第二开关,并作为所述驱动级电路的输入端,所述第二开关的另一端连接于所述第八MOS管的栅端;所述第三开关的一端连接于电源,另一端连接于所述第七MOS管的栅端;所述第四开关的一端接地,另一端连接于所述第八MOS管的栅端;所述第七MOS管的源端连接于电源,所述第八MOS管的源端接地,所述第七MOS管的漏端与所述第八MOS管的漏端相连,并连接于所述第三电阻;所述第三电阻的另一端作为所述驱动级电路的输出端,并通过所述电容反馈至所述驱动级电路的输入端。
更优选地,所述第七MOS管为PMOS,所述第八MOS管为NMOS。
优选地,所述驱动信号的上升沿和下降沿交点的范围为1.3V~2.0V。
优选地,所述驱动信号的上升时间和下降时间设置为75ns~300ns。
如上所述,本发明的用于USB的发送器,具有以下有益效果:
本发明的用于USB的发送器是在密勒反馈电容方法的基础上改进而来,采用了密勒反馈的方法控制信号的上升下降沿,使得在不同负载条件下,上升时间和下降时间在75纳秒到300纳秒之间;采用工艺角和电源电压补偿的偏置电路偏置预驱动电路,使得上升沿和下降沿的交点在1.3伏到2.0伏之间。本发明的用于USB的发送器能够很好的满足USB2.0协议的要求。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1所示,本发明提供一种用于USB的发送器1,所述用于USB的发送器1至少包括:
预驱动偏置电路11、预驱动电路12以及驱动级电路13;
其中,所述预驱动偏置电路11连接于所述预驱动电路12的控制端,用于产生所述预驱动电路12的偏置信号,进而控制所述驱动级电路13输出的驱动信号的上升沿和下降沿交点的范围;
所述预驱动电路12连接于所述驱动级电路13的输入端,用于接收数据信号DATA并受所述偏置信号的控制输出驱动所述驱动级电路13的预驱动信号;
所述驱动级电路13,用于接收所述预驱动信号,并控制所述驱动信号的上升时间和下降时间。
具体地,如图1所示,在本实施例中,所述预驱动偏置电路11包括运算放大器111、第一电阻R1、第二电阻R2、第一MOS管M1以及第二MOS管M2,其中,所述第一MOS管为PMOS,所述第二MOS管为NMOS。
所述运算放大器111构成单位增益缓冲器,所述运算放大器111的正输入端连接于一参考电压VREF,所述参考电压VREF为内部预设值,所述运算放大器111的负输入端连接于所述运算放大器的输出端。所述第一电阻R1连接于所述运算放大器111的输出端,另一端连接于所述第一MOS管M1的漏端。所述第一MOS管M1的源端连接于电源AVDD,栅端连接于所述第一MOS管M1的漏端。所述第二电阻R2连接于所述运算放大器111的输出端,另一端连接于所述第二MOS管M2的漏端;所述第二MOS管M2的源端接地AVSS,栅端连接于所述第二MOS管M2的漏端。
所述运算放大器111构成的单位增益缓冲器把所述第一电阻R1与所述第二电阻R2之间的电位钳位在所述参考电压VREF处,使得所述第一电阻R1和所述第二电阻R2两端产生电压差,从而在所述第一MOS管M1和所述第二MOS管M2上产生电流。
通过所述预驱动偏置电路11来控制所述驱动信号的上升沿和下降沿交点的范围,所述驱动信号的上升沿和下降沿交点的范围为1.3V~2.0V,在本实施例中,所述驱动信号的上升沿和下降沿交点优选为1.65V。
具体地,如图1所示,在本实施例中,所述预驱动电路包括第三MOS管、第四MOS管、第五MOS管以及第六MOS管,其中,所述第三MOS管及所述第四MOS管为PMOS,所述第五MOS管及所述第六MOS管为NMOS。
所述第三MOS管M3的源端连接于电源AVDD,栅端连接于第一偏置信号,所述第一偏置信号由所述第一MOS管M1输出。所述第四MOS管M4的源端连接于所述第三MOS管M3的漏端;所述第四MOS管M4的栅端与所述第五MOS管M5的栅端相连,并接收所述数据信号DATA。所述第四MOS管M4的漏端与所述第五MOS管M5的漏端相连,并输出所述预驱动信号。所述第六MOS管M6的漏端连接于所述第五MOS管M5的源端,栅端连接于第二偏置信号,所述第二偏置信号由所述第二MOS管M2输出,所述第六MOS管M6的源端接地AVSS。
所述第三MOS管M3与所述第一MOS管M1构成一对PMOS电流镜,把流过所述第一电阻R1的电流镜像到所述第三MOS管M3;所述第六MOS管M6与所述第二MOS管M2构成一对NMOS电流镜,把流过所述第二电阻R2的电流镜像到所述第六MOS管M6。所述第四MOS管M4与所述第五MOS管M5组成一个电流受限制的反相器,接收所述数据信号DATA,反相后作为所述预驱动信号输出给所述驱动级电路13。
具体地,如图1所示,在本实施例中,所述驱动级电路13包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第七MOS管M7、第八MOS管M8、第三电阻R3以及电容C,其中,所述第七MOS管M7为PMOS,所述第八MOS管M8为NMOS。
所述第一开关S1的一端连接于所述第七MOS管M7的栅端,另一端连接于所述第二开关S2,并作为所述驱动级电路13的输入端,接收所述预驱动信号,所述第二开关S2的另一端连接于所述第八MOS管M8的栅端。所述第三开关S3的一端连接于电源AVDD,另一端连接于所述第七MOS管M7的栅端。所述第四开关S4的一端接地AVSS,另一端连接于所述第八MOS管M8的栅端。所述第七MOS管M7的源端连接于电源AVDD,所述第八MOS管M8的源端接地AVSS,所述第七MOS管M7的漏端与所述第八MOS管M8的漏端相连,并连接于所述第三电阻R3;所述第三电阻R3的另一端作为所述驱动级电路13的输出端连接到PAD,并通过所述电容C反馈至所述驱动级电路13的输入端。
所述第一开关S1、第二开关S2、第三开关S3以及第四开关S4通过不同的导通状态防止所述第七MOS管M7和第八MOS管M8同时导通,若所述第七MOS管M7和第八MOS管M8同时导通,电源AVDD与地AVSS之间将产生一个很大的短路电流,直接损坏电路中的器件。所述电容C作为密勒电容跨接在所述驱动级电路13的输入端与输出端之间,通过反馈的方式控制所述驱动级电路13输出的所述驱动信号的上升时间和下降时间,所述驱动信号的上升时间和下降时间设置为75ns~300ns,在本实施例中,所述驱动信号的上升时间和下降时间优选为200ns。
上述用于USB的发送器1的工作原理如下:
所述用于USB的发送器1上电启动,所述运算放大器111接收所述参考信号VREF,并将所述第一电阻R1与所述第二电阻R2之间的电位钳位在所述参考电压VREF处,所述第一电阻R1和所述第二电阻R2两端产生电压差,从而产生电流。所述第一MOS管M1将所述第一电阻R1上的电流镜像到所述第三MOS管;所述第二MOS管M2将第二电阻R2上的电流镜像到所述第六MOS管M6。所述第四MOS管M4与所述第五MOS管M5构成反相器,输入信号为所述数据信号DATA,输出信号为所述预驱动信号,所述第四MOS管M4与所述第五MOS管M5构成的反相器受所述第一MOS管M1、所述第二MOS管M2、所述第三MOS管M3及所述第六MOS管M6镜像过来的电流的限制。所述预驱动信号经过所述第一开关S1及所述第二开关S2驱动所述第七MOS管M7与所述第八MOS管M8。若所述第七MOS管M7导通、所述第八MOS管M8关断,所述第三电阻R3的输出信号为高电平;若所述第七MOS管M7关断、所述第八MOS管M8导通,所述第三电阻R3的输出信号为低电平;若所述第七MOS管M7和第八MOS管M8同时导通,电源AVDD与地AVSS之间将产生一个很大的短路电流,直接损坏电路中的器件。因此,所述第一开关S1、第二开关S2、第三开关S3以及第四开关S4通过不同的导通状态防止所述第七MOS管M7和第八MOS管M8同时导通。所述电容C将所述驱动级电路13的输出信号反馈至所述驱动级电路13的输入端,作为密勒反馈来控制所述驱动级电路13输出的驱动信号的上升时间和下降时间。
本发明的用于USB的发送器是在密勒反馈电容方法的基础上改进而来,采用了密勒反馈的方法控制信号的上升下降沿,使得在不同负载条件下,上升时间和下降时间在75ns~300ns之间;采用工艺角和电源电压补偿的偏置电路偏置预驱动电路,使得上升沿和下降沿的交点范围不会过大,在1.3V~2.0V之间。本发明的用于USB的发送器通过两者的结合能够很好的满足USB2.0协议的要求。
综上所述,本发明提供一种用于USB的发送器,所述用于USB的发送器至少包括:预驱动偏置电路、预驱动电路以及驱动级电路;其中,所述预驱动偏置电路连接于所述预驱动电路的控制端,用于产生所述预驱动电路的偏置信号,并控制所述驱动级电路输出的驱动信号的上升沿和下降沿交点的范围;所述预驱动电路连接于所述驱动级电路的输入端,用于接收数据信号并受所述偏置信号的控制输出驱动所述驱动级电路的预驱动信号;所述驱动级电路,用于接收所述预驱动信号,并控制所述驱动信号的上升时间和下降时间。本发明的用于USB的发送器是在密勒反馈电容方法的基础上改进而来,采用了密勒反馈的方法控制信号的上升下降沿,使得在不同负载条件下,上升时间和下降时间在75ns~300ns之间;采用工艺角和电源电压补偿的偏置电路偏置预驱动电路,使得上升沿和下降沿的交点在1.3V~2.0V之间;通过两者的结合能够很好的满足USB2.0协议的要求。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。