CN104485309A - Soi结构的制作方法 - Google Patents

Soi结构的制作方法 Download PDF

Info

Publication number
CN104485309A
CN104485309A CN201410844086.6A CN201410844086A CN104485309A CN 104485309 A CN104485309 A CN 104485309A CN 201410844086 A CN201410844086 A CN 201410844086A CN 104485309 A CN104485309 A CN 104485309A
Authority
CN
China
Prior art keywords
ion implantation
semiconductor substrate
time
soi structure
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410844086.6A
Other languages
English (en)
Other versions
CN104485309B (zh
Inventor
刘张李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410844086.6A priority Critical patent/CN104485309B/zh
Publication of CN104485309A publication Critical patent/CN104485309A/zh
Application granted granted Critical
Publication of CN104485309B publication Critical patent/CN104485309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种SOI结构的制作方法，包括:提供半导体衬底，所述半导体衬底上依次形成有掩埋氧化层和顶部半导体层；对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，每一次离子注入之后进行退火工艺，每一次离子注入工艺在半导体衬底中形成间隔设置的带状或网格状的多晶硅层，所述离子注入的离子为惰性气体的离子或者与所述半导体衬底的材质相同的物质产生的离子。本发明减少了顶部半导体层的损伤，减少了顶部半导体层与半导体衬底的之间的可变的寄生电容，在控制SOI结构的成本的前提下提高了SOI结构半导体器件的射频性能。

Description

SOI结构的制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种SOI结构的制作方法。
背景技术
随着半导体技术的发展，SOI技术已经广泛应用于射频，尤其射频开关占据了一定的市场份额，且具有与其他模块集成化的优点，将获得进一步的增长预期。在射频领域的应用中，SOI结构的半导体衬底通常采用低掺杂的高阻单晶硅。对于该较低掺杂高阻的单晶硅，容易在顶层器件的射频信号的作用下，产生可变电容，从而导致器件线性特性变差。现有技术已经采用了沉积方法制作多晶硅层，利用多晶硅层来改善顶层器件的射频性能。具体请参考图1所示的现有技术的SOI结构的半导体衬底的示意图。所述SOI结构包括：半导体衬底10，所述半导体衬底10上依次形成有掩埋氧化层12和顶部半导体层13，所述半导体衬底10中形成有多晶硅层11，所述多晶硅层11为通过沉积(Deposition)方式形成。
半导体衬底10与顶部半导体层13之间容易形成可变的寄生电容。SOI结构半导体器件的性能与所述可变的寄生电容有关系，该可变的寄生电容将随电压变化，将导致SOI结构的半导体器件的整体射频性能降低，表现为：输出信号强度变差、产生非线性的信号输出等。
因此，为了提升SOI结构的半导体器件的射频性能，如何减少顶部半导体层与半导体衬底之间的可变的寄生电容，并且控制SOI结构的成本成为本领域技术人员亟待解决的技术问题之一。
发明内容
本发明解决的问题提供一种SOI结构的制作方法，减少了顶部半导体层的损伤，减少了顶部半导体层与半导体衬底的之间的可变的寄生电容，在控制SOI结构成本的前提下提高了SOI结构半导体器件的射频性能。
为解决上述问题,本发明提供一种SOI结构的制作方法，包括:
提供半导体衬底，所述半导体衬底上依次形成有掩埋氧化层和顶部半导体层；
对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，每一次离子注入之后进行退火工艺，每一次离子注入工艺在半导体衬底中形成间隔设置的带状或网格状的多晶硅层，所述离子注入的离子为惰性气体的离子或者与所述半导体衬底的材质相同的物质产生的离子。
可选地，所述至少两次离子注入具体为：对所述半导体衬底进行第一次离子注入和第二次离子注入，所述第一次离子注入在半导体衬底中形成网格状的或平行的带状多晶硅层；所述第二次离子注入在半导体衬底中形成网格状的或的平行的带状多晶硅层，所述第二次离子注入形成的网格状的或平行的带状多晶硅层与所述第一次离子注入形成的网格状的或带状多晶硅层交替设置且互补，所述第一次离子注入和第二次离子注入之后均进行退火步骤。
可选地，所述第一次离子注入和第二次离子注入离子相同。
可选地，所述第一次离子注入和第二次离子注入离子为硅离子或氩离子。
可选地，所述半导体衬底的材质为硅，所述离子注入的离子为硅离子或氩离子。
可选地，所述离子注入的能量范围为100-1000KeV,离子注入形成的多晶硅层的厚度为100-1000埃。
可选地，所述退火工艺为快速热退火工艺。
可选地，所述快速热退火工艺在氮气环境中进行，所述快速热退火工艺的温度范围为800-1050摄氏度，所述快速热退火工艺的时间范围为3-120秒。
可选地，所述掩埋氧化层的材质为氧化硅，所述掩埋氧化层的厚度范围为100-9000埃。
可选地，所述顶部半导体的材质为硅，所述顶部半导体的厚度范围为100-9000埃。
与现有技术相比，本发明具有以下优点：
本发明通过对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，而现有技术为利用沉积工艺形成的多晶硅层的成本较高，若通过一次离子注入在半导体衬底中形成多晶硅层则会损伤顶部半导体层，本发明每一次离子注入在半导体衬底中形成带状多晶硅层，之后通过退火进行修复，因而有效减少了每次离子注入在顶部半导体层中造成的损伤，因此能够使得射频信号引起的可变电容减小，实现在较低成本的前提下提高SOI结构半导体器件的射频性能。
附图说明
图1是现有技术的SOI结构的半导体衬底的示意图。
图2-图4是本发明一个实施例的SOI结构的制作方法剖面结构示意图；
图5-图6是图2-图3所示的SOI结构的俯视结构示意图。
具体实施方式
参考图1所示，现有技术的多晶硅层11是通过沉积(Deposition)方式形成，但是采用沉积方式形成的SOI结构的成本高。为了降低成本，本发明考虑采用是通过对半导体衬底10进行一次离子注入形成，但是仅仅通过一次离子注入工艺会在顶部半导体层13中形成损伤，会影响顶层器件的射频性能。如何在不影响器件性能的前提下，以较低的成本形成多晶硅层，提高SOI结构半导体器件的射频性能，成为本发明要解决的技术问题。
为解决上述问题,本发明提供一种SOI结构的制作方法，包括:
提供半导体衬底，所述半导体衬底上依次形成有掩埋氧化层和顶部半导体层；
对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，每一次离子注入之后进行退火工艺，每一次离子注入工艺在半导体衬底中形成间隔设置的带状或网格状的多晶硅层，所述离子注入的离子为惰性气体的离子或者与所述半导体衬底的材质相同的物质产生的离子。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案，请参考图2-图4所示的本发明一个实施例的SOI结构的制作方法剖面结构示意图。
首先，请参考图2，提供半导体衬底100，所述半导体衬底100上依次形成有掩埋氧化层120和顶部半导体层130。作为一个实施例，所述半导体衬底100的材质为硅。本实施中，所述掩埋氧化层120的材质为氧化硅，所述掩埋氧化层120的厚度范围为100-9000埃。优选地，所述掩埋氧化层120的厚度范围为3000-4000埃。所述顶部半导体层130的材质为硅，所述顶部半导体层130的厚度范围为100-9000埃，较为优选地，所述顶部半导体层130的厚度范围为1000-2000埃。
然后，继续参考图2，对所述半导体衬底100进行第一次离子注入，所述第一次离子注入在半导体衬底100中形成平行的带状多晶硅层。首先，在顶部半导体层130上形成第一光刻胶层150，所述第一光刻胶层150呈现带状或条状，被第一光刻胶层150覆盖的部分在后续的第一次离子注入在后续将会得到保护，即位于第一光刻胶层150下方的顶部半导体层130的一部分在第一次离子注入中得到保护，第一光刻胶层150暴露的部分将会进行离子注入，因此，第一次离子注入在半导体衬底100中形成的多晶硅层110为带状，在顶部半导体层130中造成的损伤呈现带状，带状损伤之间的顶部半导体层130的结构完好，这样的带状损伤容易利用退火进行修复，因此减少了顶部半导体层130的因为离子注入带来的损伤。
下面请结合图5，图5为图2所示的半导体衬底的俯视结构示意图。第一光刻胶层150为条状，且第一光刻胶层150之间间隔设置，该第一光刻胶层150定义了第一次离子注入的区域。作为一个实施例，所述第一次离子注入的离子为硅离子或氩离子。优选地，所述第一次离子注入的离子为硅离子。所述第一次离子注入的能量范围为100-1000KeV，第一次离子注入形成的多晶硅层110的厚度为100-1000埃。
作为一个实施例，本发明所述的第一次离子注入形成平行的带状多晶硅层，在其他的实施例中，所述第一次离子注入还可以形成相互交叉排布的网格状的多晶硅层。
在所述第一次离子注入完成之后，进行清洗工艺，去除第一光刻胶层150，并且进行退火工艺。所述退火工艺可以为快速热退火或者炉管退火工艺。本实施例中，所述退火工艺为快速热退火工艺。
本发明所述的快速热退火工艺在氮气环境中进行，所述快速热退火工艺的温度范围为800-1050摄氏度，所述快速热退火工艺的时间范围为3-120秒，优选地，所述快速热退火工艺的温度范围为900-1000摄氏度，所述快速热退火工艺的时间范围为15-50秒，这样可以充分修复损伤，并且不会增加热预算。
接着，参考图3并结合图6，进行第二次离子注入。在顶部半导体层130上形成第二光刻胶层160，所述第二光刻胶层160为条状，所述第二光刻胶层160与第一光刻胶层150的形状互补，所述互补是指，所述第二光刻胶层160暴露的顶部半导体层130为第一光刻胶层150覆盖的部分，目的是使得第一次离子注入中没有进行离子注入的部分在第二次离子注入中进行离子注入，而在第一次离子注入中已经进行过离子注入的部分则在第二次离子注入中不再进行离子注入。
所述述第二次离子注入在半导体衬底100中形成的平行的带状多晶硅层，所述第二次离子注入形成的平行的带状多晶硅层与所述第一次离子注入形成的带状多晶硅层交替设置且互补。
作为优选的实施例，所述第二次离子注入和第一次离子注入离子相同。所述第二次离子注入离子为硅离子。所述离子注入的能量范围为100-1000KeV,离子注入形成的多晶硅层的厚度为100-1000埃。
在所述第二次离子注入工艺中，在半导体衬底100中形成间隔设置的条状多晶硅层，在顶部半导体层130中形成的损伤为带状损伤，因此顶部半导体层130为局部损伤，在后续容易通过退火工艺消除。
本发明以两次离子注入为例进行说明，在其他的实施例中，所述离子注入工艺还可以为三次离子注入或者更多次，通过多次离子注入可以减少对顶部半导体层的损伤，但是多次离子注入的区域各不重合，每一次离子注入的区域与其他离子注入的区域之和互补，以形成完成的多晶硅层，并且尽可能减少对顶部半导体层的损伤。并且第一次离子注入和第二次离子注入的光刻胶的形状可以有其他形状，比如在半导体衬底100中分为多个区域，在每个区域中的光刻胶沿半径方向呈带状，并且光刻胶的每一个带状的宽度可以不固定。当第一次离子注入形成网格状的多晶硅层之后，第二次离子注入也应当网格状的多晶硅层，并且第二次离子注入形成的网格状的多晶硅层覆盖的区域为第一次离子注入形成的网格状的多晶硅层覆盖的区域之外的区域，目的是为了利用第一次离子注入与第二次离子注入形成完整的多晶硅层。
在第二次离子注入完成之后，在半导体衬底100中形成完整的多晶硅层110。之后，参考图4，进行清洗工艺，去除第二光刻胶层160，并且进行快速热退火工艺，以消除第二次离子注入工艺在顶部半导体层130中造成的损伤。
作为一个实施例，所述快速热退火工艺在氮气环境中进行，所述快速热退火工艺的温度范围为800-1050摄氏度，所述快速热退火工艺的时间范围为3-120秒。
之后按照现有技术利用SOI结构制作SOI半导体器件，在此不作赘述。
综上，本发明通过对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，而现有技术为利用沉积工艺形成的多晶硅层的成本较高，若通过一次离子注入在半导体衬底中形成多晶硅层则会损伤顶部半导体层，本发明每一次离子注入在半导体衬底中形成带状多晶硅层，之后通过退火进行修复，因而有效减少了每次离子注入在顶部半导体层中造成的损伤，因此能够使得射频信号引起的可变电容减小，实现在较低成本的前提下提高SOI结构半导体器件的射频性能。
因此，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种SOI结构的制作方法，其特征在于，包括:
提供半导体衬底，所述半导体衬底上依次形成有掩埋氧化层和顶部半导体层；
对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，每一次离子注入之后进行退火工艺，每一次离子注入工艺在半导体衬底中形成间隔设置的带状或网格状的多晶硅层，所述离子注入的离子为惰性气体的离子或者与所述半导体衬底的材质相同的物质产生的离子。
2.如权利要求1所述的SOI结构的制作方法，其特征在于，所述至少两次离子注入具体为：对所述半导体衬底进行第一次离子注入和第二次离子注入，所述第一次离子注入在半导体衬底中形成网格状的或平行的带状多晶硅层；所述第二次离子注入在半导体衬底中形成网格状的或的平行的带状多晶硅层，所述第二次离子注入形成的网格状的或平行的带状多晶硅层与所述第一次离子注入形成的网格状的或带状多晶硅层交替设置且互补，所述第一次离子注入和第二次离子注入之后均进行退火步骤。
3.如权利要求2所述的SOI结构的制作方法，其特征在于，所述第一次离子注入和第二次离子注入离子相同。
4.如权利要求2所述的SOI结构的制作方法，其特征在于，所述第一次离子注入和第二次离子注入离子为硅离子或氩离子。
5.如权利要求1所述的SOI结构的制作方法，其特征在于，所述半导体衬底的材质为硅，所述离子注入的离子为硅离子或氩离子。
6.如权利要求1所述的SOI结构的制作方法，其特征在于，所述离子注入的能量范围为100-1000KeV,离子注入形成的多晶硅层的厚度为100-1000埃。
7.如权利要求1所述的SOI结构的制作方法，其特征在于，所述退火工艺为快速热退火工艺。
8.如权利要求7所述的SOI结构的制作方法，其特征在于，所述快速热退火工艺在氮气环境中进行，所述快速热退火工艺的温度范围为800-1050摄氏度，所述快速热退火工艺的时间范围为3-120秒。
9.如权利要求1所述的SOI结构的制作方法，其特征在于，所述掩埋氧化层的材质为氧化硅，所述掩埋氧化层的厚度范围为100-9000埃。
10.如权利要求1所述的SOI结构的制作方法，其特征在于，所述顶部半导体的材质为硅，所述顶部半导体的厚度范围为100-9000埃。
CN201410844086.6A 2014-12-25 2014-12-25 Soi结构的制作方法 Active CN104485309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410844086.6A CN104485309B (zh) 2014-12-25 2014-12-25 Soi结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410844086.6A CN104485309B (zh) 2014-12-25 2014-12-25 Soi结构的制作方法

Publications (2)

Publication Number Publication Date
CN104485309A true CN104485309A (zh) 2015-04-01
CN104485309B CN104485309B (zh) 2017-06-27

Family

ID=52759845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410844086.6A Active CN104485309B (zh) 2014-12-25 2014-12-25 Soi结构的制作方法

Country Status (1)

Country Link
CN (1) CN104485309B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922866B2 (en) 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
CN112635393A (zh) * 2020-12-14 2021-04-09 华虹半导体(无锡)有限公司 Soi衬底的处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169000B1 (en) * 1998-09-29 2001-01-02 Sony Corporation Process for the production of semiconductor substrate having silicon-on-insulating structure and process for the production of semiconductor device
US6562666B1 (en) * 2000-10-31 2003-05-13 International Business Machines Corporation Integrated circuits with reduced substrate capacitance
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
CN102668079A (zh) * 2009-11-30 2012-09-12 国际商业机器公司 配置用于减少的谐波的绝缘体上硅(soi)结构、设计结构和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169000B1 (en) * 1998-09-29 2001-01-02 Sony Corporation Process for the production of semiconductor substrate having silicon-on-insulating structure and process for the production of semiconductor device
US6562666B1 (en) * 2000-10-31 2003-05-13 International Business Machines Corporation Integrated circuits with reduced substrate capacitance
CN102668079A (zh) * 2009-11-30 2012-09-12 国际商业机器公司 配置用于减少的谐波的绝缘体上硅(soi)结构、设计结构和方法
CN102640278A (zh) * 2009-12-04 2012-08-15 Soitec公司 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922866B2 (en) 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US10204823B2 (en) 2015-07-31 2019-02-12 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
CN112635393A (zh) * 2020-12-14 2021-04-09 华虹半导体(无锡)有限公司 Soi衬底的处理方法
CN112635393B (zh) * 2020-12-14 2022-10-04 华虹半导体(无锡)有限公司 Soi衬底的处理方法

Also Published As

Publication number Publication date
CN104485309B (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
CN107408574B (zh) 一种半导体超级结功率器件及其制造方法
US20150206936A1 (en) Semiconductor device and manufacturing method thereof
CN104241338B (zh) 一种SiC金属氧化物半导体晶体管及其制作方法
CN101515586B (zh) 具有紧密体接触的射频soi ldmos器件
WO2003096386A3 (en) Methods for forming low resistivity, ultrashallow junctions with low damage
WO2014004012A3 (en) High voltage three-dimensional devices having dielectric liners
CN104485309A (zh) Soi结构的制作方法
US10199506B2 (en) Low temperature poly-silicon transistor array substrate and fabrication method thereof, and display device
CN205159322U (zh) 一种mosfet器件
CN102054845B (zh) 基于soi的射频ldmos器件及对其进行注入的方法
CN203644787U (zh) 一种优化栅n沟道vdmos功率器件
CN101515588B (zh) 具有h型栅的射频soi ldmos器件
CN103187250A (zh) 多次外延生长方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN103123912A (zh) 一种顶栅tft阵列基板制造方法
CN104064520B (zh) 锗硅hbt工艺中多晶硅电阻集成制作方法
CN103178014A (zh) 一种u型沟槽的制造方法
CN103377939B (zh) 沟槽式功率半导体结构的制造方法
CN103441130B (zh) 具有静电自防护能力的基板及其制造方法
CN108091569A (zh) 一种半导体器件及其制造方法和电子装置
CN106910684A (zh) 一种半导体器件及其制造方法
CN105449002A (zh) 改进的双掺杂浮栅晶体管
CN104319292A (zh) 一种新型碳化硅mosfet及其制造方法
CN105023831B (zh) Cmos工艺中多晶硅电阻的制造方法
CN103943670A (zh) 超结集电区应变硅异质结双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant