CN108091569A - 一种半导体器件及其制造方法和电子装置 - Google Patents
一种半导体器件及其制造方法和电子装置 Download PDFInfo
- Publication number
- CN108091569A CN108091569A CN201611037643.9A CN201611037643A CN108091569A CN 108091569 A CN108091569 A CN 108091569A CN 201611037643 A CN201611037643 A CN 201611037643A CN 108091569 A CN108091569 A CN 108091569A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- nano wire
- layer
- source electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002070 nanowire Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000002347 injection Methods 0.000 claims abstract description 24
- 239000007924 injection Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 72
- 150000002500 ions Chemical class 0.000 claims description 55
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000012212 insulator Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052732 germanium Inorganic materials 0.000 description 10
- 230000005669 field effect Effects 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 229910052714 tellurium Inorganic materials 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 235000012149 noodles Nutrition 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- SKYGTJFKXUWZMD-UHFFFAOYSA-N ac1l2n4h Chemical compound [Co].[Co] SKYGTJFKXUWZMD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 arsenic (As) Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- UPIXZLGONUBZLK-UHFFFAOYSA-N platinum Chemical compound [Pt].[Pt] UPIXZLGONUBZLK-UHFFFAOYSA-N 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：提供半导体衬底，在所述半导体衬底上形成悬空设置的纳米线；形成环绕所述纳米线的栅极结构；进行离子注入，以在所述栅极结构两侧的纳米线中分别形成源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，所述离子注入的注入离子包括Te和/或Ge。综上所述，根据本发明的制造方法，通过向源极和漏极区域离子注入Te和/或Ge，来降低接触电阻，提高器件的导通电流Ion，进而提高器件的整体性能和可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
在半导体技术领域中，全环栅(Gate-All-Around；简称GAA)纳米线(nano-wire)场效应晶体管是在未来的超小尺寸CMOS技术中最有应用前景的器件结构之一。
全环栅纳米线场效应晶体管具有以下优点。一方面，全环栅纳米线场效应晶体管中的沟道厚度和宽度都较小，使得栅极更接近于沟道的各个部分，有助于增强晶体管的栅极调制能力，并且由于采用环栅结构，栅极从多个方向对沟道进行调制，进一步增强了栅极的调制能力，改善亚阈值特性。因此，环栅纳米线晶体管可以很好地抑制短沟道效应，使晶体管尺寸得以进一步缩小。
另一方面，全环栅纳米线场效应晶体管利用自身的细沟道和环栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，从而可减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。
尽管全环栅纳米线场效应晶体管具有上述优点，但是其制备方法复杂，且面临诸多技术问题的挑战，例如，源极和漏极的接触电阻Rs比较高，导通电流Ion小等问题。
因此，如何进一步优化全环栅纳米线场效应晶体管的器件结构和工艺制备方法、提高器件性能、充分体现全环栅纳米线场效应晶体管的优势，正是现在业界内MOSFET领域研究的难点和热点。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明实施例一中提供一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成悬空设置的纳米线；
形成环绕所述纳米线的栅极结构；
进行离子注入，以在所述栅极结构两侧的纳米线中分别形成源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，所述离子注入的注入离子包括Te和/或Ge。
进一步，所述离子注入的注入离子还包括N型掺杂离子和/或Pt。
进一步，所述离子注入的注入深度范围为5nm～50nm，注入剂量范围为1e15/cm2～1e16/cm2。
进一步，形成所述纳米线的方法包括以下步骤：
在半导体衬底上形成半导体异质结构材料层，其中，所述半导体衬底包括基底层和位于所述基底层上的绝缘层，以及位于绝缘层上的顶部半导体层；
在所述半导体异质结构材料层上形成图案化的掩膜层；
以所述掩膜层为掩膜，依次蚀刻所述半导体异质结构材料层和所述顶部半导体层停止于所述绝缘层中，以形成图案化的半导体异质结构材料层；
蚀刻所述顶部半导体层，以使所述图案化的半导体异质结构材料层悬空；
去除所述图案化的掩膜层，并对所述图案化的半导体异质结构材料层进行蚀刻，以形成悬空设置的所述纳米线。
进一步，所述半导体异质结构材料层的材料包括Ge/Si或SiGeSn/Si。
进一步，在形成所述源极和漏极之后，还包括进行退火处理，以降低接触电阻的步骤。
进一步，所述退火处理的温度范围为500℃～800℃。
进一步，在所述退火处理的步骤之后，还包括在所述源极和漏极中分别形成金属硅化物的步骤。
进一步，在形成所述栅极结构之后，形成所述源极和漏极之前，还包括：在所述栅极结构的侧壁上形成间隙壁的步骤。
本发明再一方面还提供一种半导体器件，包括：
半导体衬底；
形成于所述半导体衬底上的悬空设置的纳米线；
环绕所述纳米线的栅极结构；
分别形成在所述栅极结构两侧的纳米线中的源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，在所述源极和漏极中掺杂有Te和/或Ge。
进一步，所述纳米线的材料包括半导体异质结构材料，所述半导体异质结构材料包括Ge/Si或SiGeSn/Si。
进一步，在所述源极和漏极中还掺杂有N型掺杂离子和/或Pt。
本发明另一方面还提供一种电子装置，其包括前述的半导体器件。
综上所述，根据本发明的制造方法，通过向源极和漏极区域离子注入Te和/或Ge，来降低接触电阻，提高器件的导通电流Ion，进而提高器件的整体性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1H示出了根据本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图，其中图1G和图1H是沿图1F中剖面线AA’所获得的局部剖视图；
图2示出了根据本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了解决现有技术中存在的问题，本发明提供一种半导体器件的制造方法，如图2所示，其主要包括以下步骤：
在步骤S201中，提供半导体衬底，在所述半导体衬底上形成悬空设置的纳米线；
在步骤S202中，形成环绕所述纳米线的栅极结构；
在步骤S203中，进行离子注入，以在所述栅极结构两侧的纳米线中分别形成源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，所述离子注入的注入离子包括Te和/或Ge。
根据本发明的制造方法，通过向源极和漏极区域离子注入Te和/或Ge，来降低接触电阻，提高器件的导通电流Ion，进而提高器件的整体性能和可靠性。
下面，参考图1A至图1H对本发明的半导体器件的制造方法做详细介绍，其中，图1A至图1H示出了根据本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图。
首先，如图1A所示，提供半导体衬底100，在半导体衬底100上形成半导体异质结构材料层101a。
具体地，示例性地，所述半导体衬底100包括基底层1001和位于所述基底层1001上的绝缘层1002，以及位于绝缘层1002上的顶部半导体层1003，可以是以下所提到的材料中的至少一种：绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中，半导体衬底100可以为绝缘体上硅(SOI)，基底层1001和顶部半导体层1003可均为硅，绝缘层1002为氧化物，尤其是氧化硅。
所述半导体异质结构材料层101a可以为任意适合的半导体异质结构材料，包括但不限于Ge/Si或SiGeSn/Si。
值得一提的是，半导体异质结构材料通常指由两层以上不同的半导体材料薄膜依次沉积在同一衬底上形成，这些材料具有不同的能带隙，它们可以是砷化镓之类的化合物，也可以是硅-锗之类的半导体合金。
可以采用本领域技术人员熟知的任何方法形成该半导体异质结构材料层，例如可以采用低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、超高真空化学气相沉积(UHVCVD)、快速热化学气相沉积(RTCVD)和分子束外延(MBE)中的一种形成该半导体异质结构材料层。
其中，该半导体异质结构材料用于在之后的步骤中形成纳米线，该半导体异质结构材料层的厚度可以根据实际需要制作的纳米线的尺寸进行合理设定，在此不做具体限定。
接着，如图1B所示，在所述半导体异质结构材料层101a上形成图案化的掩膜层102。
掩膜层通常可以包括数种掩膜材料的任何一种，包括但不限于：硬掩膜材料和光刻胶掩膜材料。优选地，掩膜层包括光刻胶掩膜材料。光刻胶掩膜材料可以包括选自包括正性光刻胶材料、负性光刻胶材料和混合光刻胶材料的组中的光刻胶材料。通常，掩膜层包括具有厚度从大约2000埃到大约5000埃的正性光刻胶材料或负性光刻胶材料。
示例性地，在掩膜层102为光刻胶材料时，可以利用光刻工艺图案化掩膜层102，其形成的图案覆盖所述半导体异质结构材料层101a的预定形成纳米线的区域。
接着，如图1C所示，以所述掩膜层102为掩膜，依次蚀刻所述半导体异质结构材料层101a和所述顶部半导体层1003停止于所述绝缘层1002中，以形成图案化的半导体异质结构材料层101a。
具体地，可以使用干法蚀刻或者湿法蚀刻的方法进行本步骤的蚀刻工艺。
其中，较佳地使用干法蚀刻工艺，传统干刻蚀工艺，例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。
示例性地，以氟化硫(SF6)和或/四氟化碳(CF4)作为蚀刻剂进行等离子体蚀刻，停止于绝缘层1002中。
最终形成了具有若干开口的图案化的半导体异质结构材料层101a，其中，开口两侧的半导体异质结构材料层101a可分别用于制作相应的纳米线。
接着，如图1D所示，蚀刻所述顶部半导体层1003，以使所述图案化的半导体异质结构材料层101a悬空。
具体地，根据顶部半导体层1003的材料选择适合的湿法蚀刻的方法对其进行蚀刻，该蚀刻的方法具有对顶部半导体层1003高的蚀刻速率，而具有对所述半导体异质结构材料层101a以及绝缘层1002低的蚀刻速率，最终使所述图案化的半导体异质结构材料层101a悬空设置于半导体衬底100的上方。
接着，如图1E所示，去除所述图案化的掩膜层，并对所述图案化的半导体异质结构材料层进行蚀刻，以形成悬空设置的所述纳米线101。
示例性地，可使用湿法蚀刻的方法蚀刻图案化的半导体异质结构材料层，以形成具有目标形状的悬空设置于半导体衬底上的纳米线101，例如，每个由开口隔离的半导体异质结构材料层均可形成一个纳米线，因此，也可在半导体衬底上形成多个悬空设置的所述纳米线101。其中，所述纳米线101沿径向的截面形状还可以为椭圆形，矩形或正方形。
进一步地，还可通过使用例如退火工艺使纳米线101被平滑，以形成悬置在半导体衬底之上圆柱形状的纳米线101，例如，对图案化的半导体异质结构材料层使用氢气(H2)或者氩气(Ar)进行400℃以上的退火工艺，还可选择执行氧化工艺以减小纳米线101的直径到预期的尺寸。上述方法仅是示例性地，其他任何适合的方法均适用于本发明。
其中，形成的纳米线101的尺寸可根据实际器件的需要进行合理选择，例如圆柱形纳米线的直径范围可以例如在2nm至100nm之间等，在此不做具体限制。
其中，该纳米线101的两部可由未被刻蚀去除的例如顶层半导体层所支撑，而其中部悬空位于半导体衬底的上方，也即绝缘层的上方。
接着，如图1F所示，形成环绕所述纳米线101的栅极结构103。
具体地，栅极结构103包括从所述纳米线101的侧表面向外依次层叠的栅极介电层1031以及栅极层1032。
在一个示例中，可首先形成包围纳米线101的整个侧表面的栅极介电层1031，接着，在栅极介电层1031上形成栅极层1032，最后进行图案化，以形成环绕所述纳米线101并沿所述纳米线101的轴向方向延伸部分长度的栅极结构103。
栅极介电层1031可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。可以采用适合栅极介电层成分的材料的数种方法的任何一种形成栅极介电层。所包括但非限制性的有热或等离子氧化或氮化方法、化学气相沉积方法和物理气相沉积方法。通常，栅极介电层包括具有厚度从大约5埃到大约70埃的热氧化硅电介质材料。
在一实施例中，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。栅极介电层以及栅极层优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。栅极层的厚度以小于约1200埃为佳。
在一个示例中，还包括在所述栅极结构103的侧壁上形成间隙壁104的步骤。
所述间隙壁104可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
值得一提的是，下述的图1G和图1H是沿图1F中剖面线AA’所获得的局部剖视图。
接着，如图1G所示，进行离子注入，以在所述栅极结构103两侧的纳米线101中分别形成源极1051和漏极1052，所述源极1051、栅极结构103、漏极1052沿所述纳米线101的轴向方向依次设置，其中，所述离子注入的注入离子包括碲(Te)和/或锗(Ge)。
其中，根据具体的预定形成的器件的类型，例如，预定形成的半导体器件为N型器件时，所述离子注入的注入离子还包括N型掺杂离子，例如砷(As)、磷(P)和锑(Sb)中的一种或几种。
在本实施例中，较佳地，在本步骤的离子注入时，注入离子包括Te和As，或者，包括Te和Sb，以在纳米线中形成N型源极和漏极。
示例性地，所述离子注入的注入离子还包括Pt。
示例性地，在本步骤的离子注入时，注入离子还可以包括Te和Ge，或者包括Ge和Pt，其中，Ge离子注入可以有效提高Te和其它杂质的激活浓度，同时Ge注入可以形成SiGe晶体结构，进一步降低金半接触电阻，金半接触电阻是指金属和半导体之间的接触电阻。
在一个示例中，所述离子注入的注入离子包括碲(Te)和/或锗(Ge)，还可以包括N型掺杂离子和Pt。
可以使用本领域技术人员熟知的任何适合的离子注入方式实现本步骤中的离子注入，包括但不限于等离子体注入和离子注入这两种方式。
本步骤中的离子注入的注入剂量和注入深度可根据实际的器件需求进行合理的设定，例如，注入深度范围可以为5nm～50nm，注入剂量范围可以为1e15/cm2～1e16/cm2。
进一步地，在形成所述源极1051和漏极1052之后，还包括进行退火处理，以降低接触电阻的步骤。
其中，所述退火处理的温度范围为500℃～800℃，可以使用本领域技术人员熟知的任何适合的退火方法，例如，炉管退火、快速热退火、激光退火等。
最后，如图1H所示，还包括在所述源极和漏极中分别形成金属硅化物106的步骤。
金属硅化物106的形成方法可以为：形成覆盖所述于半导体衬底表面溅镀金属层(图未示)，金属层其可包含镍(nickel)、钴(cobalt)及铂(platinum)或其组合的材料，然后进行快速升温退火(RTA)工艺，使金属层与纳米线中的漏极区域和源极区域接触的部分反应成金属硅化物，再将未反应的金属去除，最终完成自行对准金属硅化物工艺(salicide)。
至此完成了对本发明的半导体器件的制造方法的关键步骤的详细介绍，对于完整的全环栅纳米线场效应晶体管的制备还可能需要其他的步骤，在此不做具体赘述。
通过对本发明的方法制造形成的器件进行检测发现在源极和漏极掺杂有Te的器件的导通电流(Ion)明显比未掺杂Te的器件的导通电流(Ion)高，例如在断开电流Ioff＝100nA/μm时，掺杂有Te的器件的导通电流(Ion)明显比未掺杂Te的器件的导通电流(Ion)高约22％；在固定的漏端引入的势垒降低(Drain Induced Barrier Lowering，简称DIBL)下，掺杂有Te的器件的导通电流(Ion)明显比未掺杂Te的器件的导通电流(Ion)高约29％
综上所述，根据本发明的制造方法，通过向源极和漏极区域离子注入Te和/或Ge，来降低接触电阻，提高器件的导通电流Ion，进而提高器件的整体性能和可靠性。
实施例二
本发明还提供一种使用前述实施例一的制造方法制备获得的半导体器件，该半导体器件为全环栅纳米线场效应晶体管。
具体地，本发明的半导体器件包括：
半导体衬底；
形成于所述半导体衬底上的悬空设置的纳米线。
环绕所述纳米线的栅极结构；
分别形成在所述栅极结构两侧的纳米线中的源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，在所述源极和漏极中掺杂有Te。
其中，所述半导体衬底包括基底层和位于所述基底层上的绝缘层，以及位于绝缘层上的顶部半导体层，可以是以下所提到的材料中的至少一种：绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中，半导体衬底可以为绝缘体上硅(SOI)，基底层和顶部半导体层可均为硅，绝缘层为氧化物，尤其是氧化硅。
所述纳米线的材料包括半导体异质结构材料，所述半导体异质结构材料可以为任意适合的半导体异质结构材料，包括但不限于Ge/Si或SiGeSn/Si。
其中，所述纳米线沿径向的截面形状还可以为椭圆形，矩形或正方形。
其中，形成的纳米线的尺寸可根据实际器件的需要进行合理选择，例如圆柱形纳米线的直径范围可以例如在2nm至20nm之间等，在此不做具体限制。
具体地，栅极结构包括从所述纳米线的侧表面向外依次层叠的栅极介电层以及栅极层。
栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物。或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电解质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。可以采用适合栅极介电层成分的材料的数种方法的任何一种形成栅极介电层。所包括但非限制性的有热或等离子氧化或氮化方法、化学气相沉积方法和物理气相沉积方法。通常，栅极介电层包括具有厚度从大约5埃到大约70埃的热氧化硅电介质材料。
在一实施例中，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。
在一个示例中，还包括在所述栅极结构的侧壁上还形成有间隙壁。
所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成。
其中，源极和漏极分别形成在所述栅极结构两侧的纳米线中，其中，在所述源极和漏极中掺杂有Te和/或Ge。
其中，对于N型半导体器件，所述源极和漏极可以为N型源极和漏极，通过共同掺杂Te和N型掺杂离子获得，其中，N型掺杂离子可以为砷(As)、磷(P)和锑(Sb)中的一种或几种。
进一步地，在所述源极和漏极中还可以掺杂有Pt。
示例性地，在所述源极和漏极中掺杂有Te和Ge，或者，掺杂有Ge和Pt，掺杂有Te和As，或者，掺杂有包括Te和Sb。
在一个示例中，在所述源极和漏极中掺杂有碲(Te)和/或锗(Ge)，还可以掺杂有N型掺杂离子和Pt。
在一个示例中，在所述源极和漏极中分别形成有金属硅化物。
综上所述，本发明的半导体器件，在源极和漏极中掺杂有Te和/或Ge，降低了接触电阻，提高了器件的导通电流Ion，进而使器件的整体性能和可靠性更高。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：
半导体衬底；
形成于所述半导体衬底上的悬空设置的纳米线；
环绕所述纳米线的栅极结构；
分别形成在所述栅极结构两侧的纳米线中的源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，在所述源极和漏极中掺杂有Te和/或Ge。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成悬空设置的纳米线；
形成环绕所述纳米线的栅极结构；
进行离子注入，以在所述栅极结构两侧的纳米线中分别形成源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，所述离子注入的注入离子包括Te和/或Ge。
2.如权利要求1所述的制造方法，其特征在于，所述离子注入的注入离子还包括N型掺杂离子和/或Pt。
3.如权利要求1所述的制造方法，其特征在于，所述离子注入的注入深度范围为5nm～50nm，注入剂量范围为1e15/cm2～1e16/cm2。
4.如权利要求1所述的制造方法，其特征在于，形成所述纳米线的方法包括以下步骤：
在半导体衬底上形成半导体异质结构材料层，其中，所述半导体衬底包括基底层和位于所述基底层上的绝缘层，以及位于绝缘层上的顶部半导体层；
在所述半导体异质结构材料层上形成图案化的掩膜层；
以所述掩膜层为掩膜，依次蚀刻所述半导体异质结构材料层和所述顶部半导体层停止于所述绝缘层中，以形成图案化的半导体异质结构材料层；
蚀刻所述顶部半导体层，以使所述图案化的半导体异质结构材料层悬空；
去除所述图案化的掩膜层，并对所述图案化的半导体异质结构材料层进行蚀刻，以形成悬空设置的所述纳米线。
5.如权利要求4所述的制造方法，其特征在于，所述半导体异质结构材料层的材料包括Ge/Si或SiGeSn/Si。
6.如权利要求1所述的制造方法，其特征在于，在形成所述源极和漏极之后，还包括进行退火处理，以降低接触电阻的步骤。
7.如权利要求6所述的制造方法，其特征在于，所述退火处理的温度范围为500℃～800℃。
8.如权利要求6所述的制造方法，其特征在于，在所述退火处理的步骤之后，还包括在所述源极和漏极中分别形成金属硅化物的步骤。
9.如权利要求1所述的制造方法，其特征在于，在形成所述栅极结构之后，形成所述源极和漏极之前，还包括：在所述栅极结构的侧壁上形成间隙壁的步骤。
10.一种半导体器件，其特征在于，包括：
半导体衬底；
形成于所述半导体衬底上的悬空设置的纳米线；
环绕所述纳米线的栅极结构；
分别形成在所述栅极结构两侧的纳米线中的源极和漏极，所述源极、栅极结构、漏极沿所述纳米线的轴向方向依次设置，其中，在所述源极和漏极中掺杂有Te和/或Ge。
11.如权利要求10所述的半导体器件，其特征在于，所述纳米线的材料包括半导体异质结构材料，所述半导体异质结构材料包括Ge/Si或SiGeSn/Si。
12.如权利要求10所述的半导体器件，其特征在于，在所述源极和漏极中还掺杂有N型掺杂离子和/或Pt。
13.一种电子装置，其特征在于，包括如权利要求10至12任一项所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611037643.9A CN108091569A (zh) | 2016-11-23 | 2016-11-23 | 一种半导体器件及其制造方法和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611037643.9A CN108091569A (zh) | 2016-11-23 | 2016-11-23 | 一种半导体器件及其制造方法和电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108091569A true CN108091569A (zh) | 2018-05-29 |
Family
ID=62168199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611037643.9A Pending CN108091569A (zh) | 2016-11-23 | 2016-11-23 | 一种半导体器件及其制造方法和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108091569A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379808A (zh) * | 2019-07-17 | 2019-10-25 | 上海华力集成电路制造有限公司 | Cmos反相器 |
| CN111415902A (zh) * | 2020-03-05 | 2020-07-14 | 中国科学院微电子研究所 | 一种金属纳米结构及其制作方法、电子器件、电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060081886A1 (en) * | 2004-10-15 | 2006-04-20 | Nanosys, Inc. | Method, system and apparatus for gating configurations and improved contacts in nanowire-based electronic devices |
| CN102034863A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法 |
| CN105870020A (zh) * | 2015-01-23 | 2016-08-17 | 中国科学院微电子研究所 | 一种半导体器件及其形成方法 |
-
2016
- 2016-11-23 CN CN201611037643.9A patent/CN108091569A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060081886A1 (en) * | 2004-10-15 | 2006-04-20 | Nanosys, Inc. | Method, system and apparatus for gating configurations and improved contacts in nanowire-based electronic devices |
| CN102034863A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法 |
| CN105870020A (zh) * | 2015-01-23 | 2016-08-17 | 中国科学院微电子研究所 | 一种半导体器件及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110379808A (zh) * | 2019-07-17 | 2019-10-25 | 上海华力集成电路制造有限公司 | Cmos反相器 |
| CN111415902A (zh) * | 2020-03-05 | 2020-07-14 | 中国科学院微电子研究所 | 一种金属纳米结构及其制作方法、电子器件、电子设备 |
| CN111415902B (zh) * | 2020-03-05 | 2023-07-14 | 中国科学院微电子研究所 | 一种金属纳米结构及其制作方法、电子器件、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5274594B2 (ja) | 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 | |
| JP5869753B2 (ja) | 埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法 | |
| US7824969B2 (en) | Finfet devices and methods for manufacturing the same | |
| US7268407B2 (en) | Schottky barrier tunnel single electron transistor and method of manufacturing the same | |
| JP5852643B2 (ja) | 自己整合ｃｎｔｆｅｔデバイスおよびその形成方法 | |
| CN102239562B (zh) | 制造隧穿晶体管的方法和包括隧穿晶体管的ic | |
| US20130313524A1 (en) | Ambipolar silicon nanowire field effect transistor | |
| CN205177853U (zh) | 鳍式场效应晶体管 | |
| CN1591838A (zh) | 混合平面和FinFET CMOS器件 | |
| CN102082096A (zh) | 一种Ge或SiGe纳米线场效应晶体管的制备方法 | |
| US8658461B2 (en) | Self aligned carbide source/drain FET | |
| KR20190127389A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN108091569A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN108305897A (zh) | 一种半导体器件及其制造方法 | |
| US20220123123A1 (en) | Formation of gate all around device | |
| CN103383961A (zh) | FinFET结构及其制造方法 | |
| CN104425262B (zh) | Pmos晶体管结构及其制造方法 | |
| CN110828542A (zh) | 一种半导体器件及其形成方法 | |
| CN105990147B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| WO2021227344A1 (en) | Transistor and method for fabricating the same | |
| CN106298521B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| TW202303839A (zh) | 積體電路的製造方法 | |
| CN102024705A (zh) | 半导体器件以及用于制造半导体器件的方法 | |
| CN106298659A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107785260A (zh) | 一种半导体器件及制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180529 |
|
| RJ01 | Rejection of invention patent application after publication |