CN110379808A - Cmos反相器 - Google Patents
Cmos反相器 Download PDFInfo
- Publication number
- CN110379808A CN110379808A CN201910643899.1A CN201910643899A CN110379808A CN 110379808 A CN110379808 A CN 110379808A CN 201910643899 A CN201910643899 A CN 201910643899A CN 110379808 A CN110379808 A CN 110379808A
- Authority
- CN
- China
- Prior art keywords
- nanometer sheet
- nano wire
- dielectric layer
- gate dielectric
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002070 nanowire Substances 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 11
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 8
- -1 hafnium silicate oxygen compound Chemical class 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910010038 TiAl Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 2
- 241000790917 Dioxys <bee> Species 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims 1
- 229910052726 zirconium Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种CMOS反相器，包括NMOS管和PMOS管；NMOS管包括第一纳米线或纳米片，PMOS管包括第二纳米线或纳米片；第一和第二纳米线或纳米片沿垂直于半导体衬底表面的方向上排列且互相对齐；NMOS管的沟道区形成在所述第一纳米线或纳米片中，在NMOS管的沟道区的周侧形成有第一栅介质层；PMOS管的沟道区形成在第二纳米线或纳米片中，在PMOS管的沟道区的周侧形成有第二栅介质层；NMOS管和PMOS管共用金属栅，金属栅形成在第一栅介质层和所述第二栅介质层的表面上。本发明能节省器件面积，降低成本。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种CMOS反相器。
背景技术
如图1所示，CMOS反相器的电路图，CMOS反相器101包括NMOS管103和PMOS管102，NMOS管103的栅极和PMOS管102的栅极连接在一起并作为信号输入端In,NMOS管103的漏极和PMOS管102的漏极连接在一起并作为信号输出端Out，信号输入端In和信号输出端Out的信号反相。PMOS管102的源极接电源电压Vcc，NMOS管103的源极接地Gnd。
由于CMOS反相器101主要是由NMOS管103和PMOS管102组成，现有技术中都采用NMOS管103和PMOS管102为平面分布的结构。且随着技术发展，5nm工艺节点以下时，会应用采用了纳米线(nanowire)或纳米片(nanosheet)的栅极环绕(Gate-All-Around，GAA)结构。如图2是现有CMOS反相器的版图；如图3所示是沿图2的AA线的剖面图；所述NMOS管103包括由半导体材料组成的第一纳米线或纳米片203b，可以看出，第一纳米线或纳米片203b包括了垂直堆叠在半导体衬底101表面上的两个。
所述PMOS管102包括由半导体材料组成的第二纳米线或纳米片203a，可以看出，第二纳米线或纳米片203a包括了垂直堆叠在半导体衬底101表面上的两个。
通常，所述半导体衬底201的材料包括硅或锗；所述第一纳米线或纳米片203b的半导体材料包括硅或锗；所述第二纳米线或纳米片203a的半导体材料包括硅或锗。
所述NMOS管103的沟道区形成在所述第一纳米线或纳米片203b中，在所述NMOS管103的沟道区的周侧形成有第一栅介质层204b。
所述PMOS管102的沟道区形成在所述第二纳米线或纳米片203a中，在所述PMOS管102的沟道区的周侧形成有第二栅介质层204a。
所述NMOS管103和所述PMOS管102共用金属栅205，所述金属栅205形成在所述第一栅介质层204b和所述第二栅介质层204a的表面上。可以看出，所述NMOS管103和所述PMOS管102都为GAA晶体管。
所述NMOS管103的源区209和漏区208形成在所述NMOS管103的沟道区两侧。所述PMOS管102的源区207和漏区206形成在所述PMOS管102的沟道区两侧。
所述PMOS管102的漏区206和所述NMOS管103的漏区208连接在一起，由图2所示，所述PMOS管102的漏区206和所述NMOS管103的漏区208是通过接触孔204连接到由正面金属层205组成的信号输出端Out。
所述PMOS管102的源区207接电源电压Vcc，所述NMOS管103的源区209接地Gnd。
所述第一纳米线或纳米片203b和所述第二纳米线或纳米片203a的剖面结构相同。所述第一纳米线或纳米片203b和所述第二纳米线或纳米片203a的剖面结构包括圆形或多边形,多边形如正方形，长方形，Σ形。
所述第一纳米线或纳米片203b和所述第二纳米线或纳米片203a之间隔离有第一介质层。
所述第一纳米线或纳米片203b的纵向叠加结构的底部和所述半导体衬底201之间隔离有介质层。所述第二纳米线或纳米片203a的纵向叠加结构的底部和所述半导体衬底201之间隔离有介质层
在所述半导体衬底201上形成有浅沟槽隔离结构202。
所述第一栅介质层204b中包括高介电常数层；所述第二栅介质层204a中包括高介电常数层。
所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
所述第一栅介质层204b中包括界面层，所述第一栅介质层204b的界面层位于所述第一纳米线或纳米片203b的表面和所述第一栅介质层204b的高介电常数层之间。
所述第二栅介质层204a中包括界面层，所述第二栅介质层204a的界面层位于所述第二纳米线或纳米片203a的表面和所述第二栅介质层204a的高介电常数层之间。
所述界面层的材料包括氧化硅。
在所述第一栅介质层204b和所述金属栅205之间具有第一功函数层，在所述第二栅介质层204a和所述金属栅205之间具有第二功函数层。
所述第一功函数层的材料包括TiAl，所述第二功函数层为的材料为TiN，所述金属栅205的材料包括Al或W。
由图3所示可知，现有CMOS反相器的NMOS管和PMOS管虽然采用了GAA结构，能应用到5nm工艺节点以下，但是由图2所示可知，NMOS管和PMOS管时是在同一平面上分布排列，会占用较大面积。
发明内容
本发明所要解决的技术问题是提供一种CMOS反相器，能节省器件面积，降低成本。
为解决上述技术问题，本发明提供的CMOS反相器包括NMOS管和PMOS管。
所述NMOS管包括由半导体材料组成的第一纳米线或纳米片，所述PMOS管包括由半导体材料组成的第二纳米线或纳米片。
所述第一纳米线或纳米片和所述第二纳米线或纳米片沿垂直于所述半导体衬底表面的方向上排列且互相对齐。
所述NMOS管的沟道区形成在所述第一纳米线或纳米片中，在所述NMOS管的沟道区的周侧形成有第一栅介质层。
所述PMOS管的沟道区形成在所述第二纳米线或纳米片中，在所述PMOS管的沟道区的周侧形成有第二栅介质层。
所述NMOS管和所述PMOS管共用金属栅，所述金属栅形成在所述第一栅介质层和所述第二栅介质层的表面上。
进一步的改进是，所述半导体衬底的材料包括硅或锗；所述第一纳米线或纳米片的半导体材料包括硅或锗；所述第二纳米线或纳米片的半导体材料包括硅或锗。
进一步的改进是，所述NMOS管的源区和漏区形成在所述NMOS管的沟道区两侧。所述PMOS管的源区和漏区形成在所述PMOS管的沟道区两侧。
所述PMOS管的漏区和所述NMOS管的漏区连接在一起。
所述PMOS管的源区接电源电压，所述NMOS管的源区接地。
进一步的改进是，所述第一纳米线或纳米片和所述第二纳米线或纳米片的剖面结构相同。
进一步的改进是，所述第一纳米线或纳米片和所述第二纳米线或纳米片的剖面结构包括圆形或多边形。
进一步的改进是，所述第一栅介质层环绕在所述沟道区对应的所述第一纳米线或纳米片周侧并将所述第一纳米线或纳米片包围；所述第二栅介质层环绕在所述沟道区对应的所述第二纳米线或纳米片周侧并将所述第二纳米线或纳米片包围。
进一步的改进是，所述第一纳米线或纳米片和所述第二纳米线或纳米片之间隔离有第一介质层。
进一步的改进是，所述第一纳米线或纳米片和所述第二纳米线或纳米片的纵向叠加结构的底部和所述半导体衬底之间隔离有第二介质层。
进一步的改进是，在所述半导体衬底上形成有浅沟槽隔离结构。
进一步的改进是，所述第一栅介质层中包括高介电常数层；所述第二栅介质层中包括高介电常数层。
进一步的改进是，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
进一步的改进是，所述第一栅介质层中包括界面层，所述第一栅介质层的界面层位于所述第一纳米线或纳米片的表面和所述第一栅介质层的高介电常数层之间。
所述第二栅介质层中包括界面层，所述第二栅介质层的界面层位于所述第二纳米线或纳米片的表面和所述第二栅介质层的高介电常数层之间。
进一步的改进是，所述界面层的材料包括氧化硅。
进一步的改进是，在所述第一栅介质层和所述金属栅之间具有第一功函数层，在所述第二栅介质层和所述金属栅之间具有第二功函数层。
进一步的改进是，所述第一功函数层的材料包括TiAl，所述第二功函数层为的材料为TiN，所述金属栅的材料包括Al或W。
本发明的CMOS反相器的NMOS管和PMOS管的沟道区都形成于纳米线或纳米片中，且栅介质层和金属层都环绕在对应的纳米线或纳米片的周侧即本发明的NMOS管和PMOS管采用栅极环绕(Gate-All-Around，GAA)结构，在此基础上，本发明的NMOS管和PMOS管的纳米线或纳米片沿垂直于半导体衬底表面的方向上排列且互相对齐即采用垂直堆叠结构，相对于现有技术中NMOS管和PMOS管是横向分布在半导体衬底上的结构，NMOS管和PMOS管的垂直堆叠结构能大大减少器件的面积，并从而降低成本。
本发明特别适用于5nm以下工艺节点的器件应用。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是CMOS反相器的电路图；
图2是现有CMOS反相器的版图；
图3是沿图2的AA线的剖面图；
图4是本发明实施例CMOS反相器的版图；
图5是沿图4的BB线的剖面图。
具体实施方式
如图4所示，是本发明实施例CMOS反相器的版图；图5是沿图4的BB线的剖面图，CMOS反相器的电路图请参考图1所示；图4中显示了两个CMOS反相器，分别用标记101a和101b标出，CMOS反相器101a和101b是一样的，对应的电路图都是图1的CMOS反相器101，图4中单独以CMOS反相器101a来说明，本发明实施例CMOS反相器包括NMOS管103a和PMOS管102a。
所述NMOS管103a包括由半导体材料组成的第一纳米线或纳米片303b，所述PMOS管102a包括由半导体材料组成的第二纳米线或纳米片303a。
所述第一纳米线或纳米片303b和所述第二纳米线或纳米片303a沿垂直于所述半导体衬底301表面的方向上排列且互相对齐。可以看出，本发明实施例中所述NMOS管103a垂直堆叠在所述PMOS管102a的上方。
本发明实施例中，所述半导体衬底301的材料包括硅或锗；所述第一纳米线或纳米片303b的半导体材料包括硅或锗；所述第二纳米线或纳米片303a的半导体材料包括硅或锗。
所述NMOS管103a的沟道区形成在所述第一纳米线或纳米片303b中，在所述NMOS管103a的沟道区的周侧形成有第一栅介质层304。
所述PMOS管102a的沟道区形成在所述第二纳米线或纳米片303a中，在所述PMOS管102a的沟道区的周侧形成有第二栅介质层304。本发明实施例中，所述第一栅介质层和所述第二栅介质层为同一介质层，故都采用标记204表示。
所述NMOS管103a和所述PMOS管102a共用金属栅305，所述金属栅305形成在所述第一栅介质层304和所述第二栅介质层304的表面上。本发明实施例中，所述第一栅介质层304环绕在所述沟道区对应的所述第一纳米线或纳米片303b周侧并将所述第一纳米线或纳米片303b包围；所述第二栅介质层304环绕在所述沟道区对应的所述第二纳米线或纳米片303a周侧并将所述第二纳米线或纳米片303a包围。即本发明实施例的所述NMOS管103a和所述PMOS管102a都为GAA晶体管。
所述NMOS管103a的源区和漏区形成在所述NMOS管103a的沟道区两侧。所述PMOS管102a的源区和漏区形成在所述PMOS管102a的沟道区两侧。
所述PMOS管102a的漏区和所述NMOS管103a的漏区连接在一起。
所述PMOS管102a的源区接电源电压Vcc，所述NMOS管103a的源区接地Gnd。
所述第一纳米线或纳米片303b和所述第二纳米线或纳米片303a的剖面结构相同。所述第一纳米线或纳米片303b和所述第二纳米线或纳米片303a的剖面结构包括圆形或多边形,多边形如正方形，长方形，Σ形。
所述第一纳米线或纳米片303b和所述第二纳米线或纳米片303a之间隔离有第一介质层。
所述第一纳米线或纳米片303b和所述第二纳米线或纳米片303a的纵向叠加结构的底部和所述半导体衬底301之间隔离有第二介质层。
在所述半导体衬底301上形成有浅沟槽隔离结构302。
所述第一栅介质层304中包括高介电常数层；所述第二栅介质层304中包括高介电常数层。
所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
所述第一栅介质层304中包括界面层，所述第一栅介质层304的界面层位于所述第一纳米线或纳米片303b的表面和所述第一栅介质层304的高介电常数层之间。
所述第二栅介质层304中包括界面层，所述第二栅介质层304的界面层位于所述第二纳米线或纳米片303a的表面和所述第二栅介质层304的高介电常数层之间。
所述界面层的材料包括氧化硅。
在所述第一栅介质层304和所述金属栅305之间具有第一功函数层，在所述第二栅介质层304和所述金属栅305之间具有第二功函数层。
所述第一功函数层的材料包括TiAl，所述第二功函数层为的材料为TiN，所述金属栅305的材料包括Al或W。
本发明实施例的CMOS反相器的NMOS管103a和PMOS管102a的沟道区都形成于纳米线或纳米片中，且栅介质层和金属层都环绕在对应的纳米线或纳米片的周侧即本发明的NMOS管103a和PMOS管102a采用GAA结构，在此基础上，本发明实施例的NMOS管103a和PMOS管102a的纳米线或纳米片沿垂直于半导体衬底301表面的方向上排列且互相对齐即采用垂直堆叠结构，相对于现有技术中NMOS管103a和PMOS管102a是横向分布在半导体衬底301上的结构，NMOS管103a和PMOS管102a的垂直堆叠结构能大大减少器件的面积，并从而降低成本。比较图2和图4所示可知，本发明实施例一个CMOS反相器的面积相当于图2所示的CMOS反相器的面积的一半。
本发明实施例特别适用于5nm以下工艺节点的器件应用。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种CMOS反相器，其特征在于，CMOS反相器包括NMOS管和PMOS管；
所述NMOS管包括由半导体材料组成的第一纳米线或纳米片，所述PMOS管包括由半导体材料组成的第二纳米线或纳米片；
所述第一纳米线或纳米片和所述第二纳米线或纳米片沿垂直于所述半导体衬底表面的方向上排列且互相对齐；
所述NMOS管的沟道区形成在所述第一纳米线或纳米片中，在所述NMOS管的沟道区的周侧形成有第一栅介质层；
所述PMOS管的沟道区形成在所述第二纳米线或纳米片中，在所述PMOS管的沟道区的周侧形成有第二栅介质层；
所述NMOS管和所述PMOS管共用金属栅，所述金属栅形成在所述第一栅介质层和所述第二栅介质层的表面上。
2.如权利要求1所述的CMOS反相器，其特征在于：所述半导体衬底的材料包括硅或锗；所述第一纳米线或纳米片的半导体材料包括硅或锗；所述第二纳米线或纳米片的半导体材料包括硅或锗。
3.如权利要求1所述的CMOS反相器，其特征在于：所述NMOS管的源区和漏区形成在所述NMOS管的沟道区两侧；所述PMOS管的源区和漏区形成在所述PMOS管的沟道区两侧；
所述PMOS管的漏区和所述NMOS管的漏区连接在一起；
所述PMOS管的源区接电源电压，所述NMOS管的源区接地。
4.如权利要求3所述的CMOS反相器，其特征在于：所述第一纳米线或纳米片和所述第二纳米线或纳米片的剖面结构相同。
5.如权利要求4所述的CMOS反相器，其特征在于：所述第一纳米线或纳米片和所述第二纳米线或纳米片的剖面结构包括圆形或多边形。
6.如权利要求5所述的CMOS反相器，其特征在于：所述第一栅介质层环绕在所述沟道区对应的所述第一纳米线或纳米片周侧并将所述第一纳米线或纳米片包围；所述第二栅介质层环绕在所述沟道区对应的所述第二纳米线或纳米片周侧并将所述第二纳米线或纳米片包围。
7.如权利要求5所述的CMOS反相器，其特征在于：所述第一纳米线或纳米片和所述第二纳米线或纳米片之间隔离有第一介质层。
8.如权利要求7所述的CMOS反相器，其特征在于：所述第一纳米线或纳米片和所述第二纳米线或纳米片的纵向叠加结构的底部和所述半导体衬底之间隔离有第二介质层。
9.如权利要求2所述的CMOS反相器，其特征在于：在所述半导体衬底上形成有浅沟槽隔离结构。
10.如权利要求1所述的CMOS反相器，其特征在于：所述第一栅介质层中包括高介电常数层；所述第二栅介质层中包括高介电常数层。
11.如权利要求10所述的CMOS反相器，其特征在于：所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。
12.如权利要求10所述的CMOS反相器，其特征在于：所述第一栅介质层中包括界面层，所述第一栅介质层的界面层位于所述第一纳米线或纳米片的表面和所述第一栅介质层的高介电常数层之间；
所述第二栅介质层中包括界面层，所述第二栅介质层的界面层位于所述第二纳米线或纳米片的表面和所述第二栅介质层的高介电常数层之间。
13.如权利要求12所述的CMOS反相器，其特征在于：所述界面层的材料包括氧化硅。
14.如权利要求10所述的CMOS反相器，其特征在于：在所述第一栅介质层和所述金属栅之间具有第一功函数层，在所述第二栅介质层和所述金属栅之间具有第二功函数层。
15.如权利要求14所述的CMOS反相器，其特征在于：所述第一功函数层的材料包括TiAl，所述第二功函数层为的材料为TiN，所述金属栅的材料包括Al或W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910643899.1A CN110379808A (zh) | 2019-07-17 | 2019-07-17 | Cmos反相器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910643899.1A CN110379808A (zh) | 2019-07-17 | 2019-07-17 | Cmos反相器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110379808A true CN110379808A (zh) | 2019-10-25 |
Family
ID=68253550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910643899.1A Pending CN110379808A (zh) | 2019-07-17 | 2019-07-17 | Cmos反相器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110379808A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719499A (zh) * | 2009-12-01 | 2010-06-02 | 中国科学院上海微系统与信息技术研究所 | 混合材料积累型圆柱体全包围栅cmos场效应晶体管 |
| CN105788629A (zh) * | 2014-09-15 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 具有垂直全环栅mosfet的sram单元 |
| CN107492568A (zh) * | 2016-06-10 | 2017-12-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN107887385A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 集成电路单元及其制造方法及包括该单元的电子设备 |
| CN107919282A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108091569A (zh) * | 2016-11-23 | 2018-05-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109728092A (zh) * | 2017-10-30 | 2019-05-07 | 台湾积体电路制造股份有限公司 | 全包覆式栅极结构及其制造方法 |
-
2019
- 2019-07-17 CN CN201910643899.1A patent/CN110379808A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719499A (zh) * | 2009-12-01 | 2010-06-02 | 中国科学院上海微系统与信息技术研究所 | 混合材料积累型圆柱体全包围栅cmos场效应晶体管 |
| CN105788629A (zh) * | 2014-09-15 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 具有垂直全环栅mosfet的sram单元 |
| CN107492568A (zh) * | 2016-06-10 | 2017-12-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN107887385A (zh) * | 2016-09-30 | 2018-04-06 | 中国科学院微电子研究所 | 集成电路单元及其制造方法及包括该单元的电子设备 |
| CN107919282A (zh) * | 2016-10-09 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108091569A (zh) * | 2016-11-23 | 2018-05-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN109728092A (zh) * | 2017-10-30 | 2019-05-07 | 台湾积体电路制造股份有限公司 | 全包覆式栅极结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9966376B2 (en) | Semiconductor devices and inverter having the same | |
| US10483255B2 (en) | Semiconductor device | |
| US11133311B2 (en) | Semiconductor device | |
| US10825820B2 (en) | Method for manufacturing a microelectronic circuit and corresponding microelectronic circuit | |
| US20200013897A1 (en) | Semiconductor device | |
| US8836026B2 (en) | High-voltage transistor having multiple dielectrics and production method | |
| CN103151348B (zh) | 包括功率晶体管和辅助晶体管的集成电路 | |
| US20200251568A1 (en) | Gate-all-around field effect transistor having multiple threshold voltages | |
| US20180175047A1 (en) | Semiconductor device | |
| US20120012918A1 (en) | Semiconductor structure and method for manufacturing the same | |
| TWI499006B (zh) | 動態記憶體結構 | |
| JP2022509245A (ja) | 降伏電圧を高めた高電圧半導体装置およびその製造方法 | |
| US20190198080A1 (en) | Ferroelectric memory device and method of programming same | |
| CN110379808A (zh) | Cmos反相器 | |
| KR102336609B1 (ko) | 트랜지스터, 이의 제조 방법, 및 이를 포함하는 삼진 인버터 | |
| US11245020B2 (en) | Gate-all-around field effect transistor having multiple threshold voltages | |
| CN110491946A (zh) | 栅极环绕场效应晶体管 | |
| US10847610B2 (en) | Semiconductor device | |
| KR102336607B1 (ko) | 터널 전계효과트랜지스터 및 이를 포함하는 삼진 인버터 | |
| US12009393B2 (en) | Tunnel field effect transistor and ternary inverter comprising same | |
| JP7335376B2 (ja) | 三進インバータ及びその製造方法 | |
| KR102528471B1 (ko) | 터널 전계효과 트랜지스터 및 이를 포함하는 삼진 인버터 | |
| US20220344473A1 (en) | Tunnel field effect transistor and ternary inverter comprising same | |
| US20230207659A1 (en) | Ferroelectric structure and semiconductor device including the same | |
| JP2000299388A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20191025 |