CN104485058B - 一种测试电路、阵列基板及显示装置 - Google Patents

Abstract

本发明提供了一种测试电路，用于测试一包括多条数据线的像素阵列，包括第一测试总线、第二测试总线和至少一个第一晶体管；第一测试总线和第二测试总线分别用于向多条数据线中的不同数据线提供不同的测试信号；每个第一晶体管的栅极电连接一个控制端，第一晶体管的第一极电连接第一测试总线，第一晶体管的第二极电连接第二测试总线；第一晶体管在测试阶段处于关态。本发明还提供一种阵列基板和显示装置，在像素阵列的至少一侧设置本发明提供的测试电路。采用本发明的提供的测试电路和阵列基板可以避免掉电导致的液晶极化，解决画面残像和画面抖动的问题。

Description

一种测试电路、阵列基板及显示装置

技术领域

本发明涉及显示领域，特别涉及一种测试电路、包括该测试电路的阵列基板以及包括该阵列基板的显示装置。

背景技术

近些年来，有源矩阵型显示装置得到普及，例如，广泛应用在移动电话、平板电脑、MP3、MP4等移动设备中。为保证产品的质量，显示面板在出厂前一般会进行电学测试，图1示出了现有技术中的测试方式。如图1所示，包括像素阵列20和用于测试像素阵列20的两条测试线DO和DE，像素阵列20包括多条扫描线12、多条数据线13和多个开关器件14；像素电极15位于扫描线12与数据线13相交限定了像素区域，呈阵列排布。两条测试线DO和DE分别电连接数据线13，为其提供测试信号。

在现有技术中，若在测试阶段突然掉电，画面会出现残像；而且由于残留电荷对液晶的极化，在通电后的显示中也会出现画面抖动。

发明内容

本发明的实施例所要解决的技术问题是现有技术中由于电学测试中突然掉电造成的画面出现残像和抖动的问题。

在现有技术中，当电学测试阶段突然掉电时，像素阵列20和测试线DO与DE电荷释放较慢，导致了电荷残留在像素阵列20从而导致了液晶极化，画面出现残像和抖动。

为了解决上述技术问题，本发明提供了一种测试电路，用于测试一包括多条数据线的像素阵列，包括第一测试总线、第二测试总线和至少一个第一晶体管；

所述第一测试总线和所述第二测试总线分别用于向所述多条数据线中的不同数据线提供不同的测试信号；

每个所述第一晶体管的栅极电连接一个控制端，所述第一晶体管的第一极电连接所述第一测试总线，，所述第一晶体管的第二极电连接所述第二测试总线；

所述第一晶体管在测试阶段处于关态。

本发明提供的测试电路，在测试阶段控制第一晶体管处于关态，不会影响电路的正常测试，在掉电时，不再第一测试总线、所述第二测试总线和第一测试端相应的信号，在第一测试总线和第二测试总线的第一晶体管由于栅极浮置，处于不稳定状态，其有一定的漏电流，在第一测试总线和第二测试总线之间形成一定的通路，可加快电荷的消散速度，避免液晶被极化。

本发明还提供一种阵列基板，包括多条数据线、多条与所述数据线交叉的栅极线和由所述栅极线和数据线围合形成的像素阵列；在所述像素阵列的至少一侧设置如本发明实施例提供的测试电路。

本发明还提供一种显示装置，包括本发明提供的阵列基板以及与所述阵列基板对置设置的彩膜基板，所述显示装置还包括液晶层，所述液晶层位于所述阵列基板与所述彩膜基板之间。本发明提供的阵列基板和显示装置，由于其包括本发明提供的测试电路，既可以对阵列基板进行电学检测以保证产品质量，又解决了由于电学检测时掉电导致的液晶极化带来的画面抖动的问题。

附图说明

图1为现有技术中阵列基板的电学测试图；

图2为本发明实施例提供的一种测试电路图；

图3为本发明实施例提供的另一种测试电路图；

图4为本发明实施例提供的再一种测试电路图；

图5为图4中测试电路在测试阶段的时序图；

图6为图4中测试电路各端口的电压变化图；

图7为本发明实施例提供的一种测试完成后测试电路图；

图8A为本发明实施例提供的另一种测试电路图；

图8B为本发明实施例提供的再一种测试电路图；

图9为本发明实施例提供的电荷消散效果对比图；

图10为本发明实施例提供的一种阵列基板俯视图；

图11为本发明实施例提供的一种显示装置的侧视图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如图2所示，本发明实施例提供一种测试电路10，用于测试一包括多条数据线22的像素阵列20，包括第一测试总线DO、第二测试总线DE和至少一个第一晶体管T1；第一测试总线DO和第二测试总线DE分别用于向多条数据线22中的不同数据线提供不同的测试信号。第一测试总线DO和第二测试总线DE可以通过直接电连接多条数据线22中的不同数据线以提供信号，也可以通过其他电学元件间接电连接多条数据线22中的不同数据线以提供信号。

每个第一晶体管T1的栅极电连接一个控制端，图2中包括一个第一晶体管T1，其栅极电连接到对应的控制端DR1，第一晶体管T1的第一极电连接所述第一测试总线DO，第一晶体管T1的第二极电连接第二测试总线DE。第一晶体管T1在测试阶段处于关态。在测试阶段，使第一晶体管T1处于关态的方法有多种，可以将控制端DR1电连接固定电位使所述第一晶体管处于关态，固定电位可以是接地电位、高电位、低电位甚至为浮置，只要使第一晶体管T1处于截止区即可。

进一步，DR1电连接固定电位取决于第一晶体管T1的类型，如图2所示在本发明中第一晶体管T1可以为P沟道型晶体管；也可如图3所示，第一晶体管T1为P沟道型晶体管。

进一步，第一晶体管T1可以仅有一个，也可有多个；关于多个第一晶体管T1的类型，可以全部为P沟道型晶体管；也可以全部为P沟道型晶体管；或者一部分第一晶体管T1为P沟道型晶体管，一部分第一晶体管T1为N沟道型晶体管。如图4所示，测试电路10包括两个第一晶体管T1和T2，第一晶体管T1为N沟道型晶体管，第一晶体管T2为P沟道型晶体管。第一晶体管T1和T2的栅极分别电连接对应的控制端DR1和DR2。第一晶体管T1和T2的第一极均电连接所述第一测试总线DO，第一晶体管T1和T2的第二极电连接均第二测试总线DE。

在测试阶段，所述第一测试总线和所述第二测试总线在同一时刻的电位极性相反，图5为图4中测试电路10在测试阶段的时序图。如图5所示，DR1接入高电位信号，使第一晶体管T1处于关态；DR2接入低电位信号，使第一晶体管T2处于关态。第一测试总线DO接入第一测试信号，第二测试总线DE接入第二测试信号，在同一时刻，第一测试信号和第二测试信号的电位极性相反。

进一步，第一测试信号和第二测试信号可以互为反相信号。

请结合图5和图4，当掉电时，DR1接入的高电位信号，DR2接入的低电位信号，第一测试总线DO接入第一测试信号以及第二测试总线DE接入第二测试信号均不能正常提供，测试电路10进入不稳定状态。第一晶体管T1和T2的栅极处于浮置状态，且第一测试总线DO和第二测试总线DE的一条正处于高电位，另一条正处于低电位，即积攒了极性相反的电荷。与此同时，第一晶体管T1和T2的栅极第一极和第二极的一端处于高电位状态，一端处于低电位状态，其会形成漏电Ioff1和Ioff2。测试电路10通过第一晶体管T1的漏电流Ioff1和第一晶体管T2的漏电流Ioff2，来中和第一测试总线DO和第二测试总线DE上的极性相反电荷。

对于源极电连接数据线22、漏极电连接像素电极24的开关器件23，在掉电时电位由正常开启电位下降，能形成较短时间的通路，此时像素电极24的电荷可以通过数据线22进行消散，由于第一测试总线DO和第二测试总线DE与数据线22电连接的第一测试总线DO和第二测试总线DE，电荷可转移到第一测试总线DO和第二测试总线DE，这样采用本发明提供的测试电路，提高了第一测试总线DO和第二测试总线DE的电荷消散速度，因此，第一测试总线DO和第二测试总线DE的电荷消散速度快于像素电极24向数据线22消散电荷的速度，因此电荷会加快向第一测试总线DO和第二测试总线DE移动，从而不会残留在像素电极24中将液晶极化。

图6示出了测试电路10在测试阶段和掉电时各端的电压变化。如图6所示，在测试阶段各段的电压随着提供的信号进行变化，当发生掉电时，各端处于浮置状态，电荷开始消散，电压逐级接近于基准电位，即地电位。从图6可以清楚看出，第一测试总线DO和第二测试总线DE的消散速度明显高于控制端DR1和DR2的电荷消散速度。

因此，采用本发明提供的测试电路，可以加快在测试阶段掉电后的电荷消散速度，避免电荷残留在像素电极中，防止液晶极化，解决了画面残像和画面抖动的问题。

需要说明的是，当测试完成后，第一测试总线DO与第一测试总线DO对应的数据线22的电连接通路以及第二测试总线DE与第二测试总线DE对应的数据线的电连接通路会被断开。

本发明实施例提供断开第一测试总线DO和第二测试总线DE与各自对应的数据线22的方法有多种，当第一测试总线DO和第二测试总线DE与各自对应的数据线22直接电连接时，可以将连接部断开。如图7中所示，可在测试完成后，用激光沿直线AA’灼烧，使电连接通路断开。这样留在基板上的测试电路10包括第一测试总线DO和第二测试总线DE以及两者之间的第一晶体管T1和T2，其不再为对应的数据线提供数据信号。

当第一测试总线DO和第二测试总线DE与各自对应的数据线22通过其他电路元件间接电连接时，使其他电路元件的电连接通路断开即可。

如图8A和图8B所示，测试电路10还包括第二晶体管TO和第三晶体管TE，数据线包括第一数据线22O和第二数据线22E；第二晶体管TO的第一极电连接第一数据线22O，第二晶体管TO的第二极电连接第一测试总线DO；第三晶体管TE的第一极电连接第二数据线22E，第三晶体管TE的第二极电连接第二测试总线TE。

进一步，第一数据线22O为奇数列数据线，第二数据线22E为偶数列数据线。

第二晶体管TO和第三晶体管TE的栅极可以由一个测试端控制，也可由两个不同的测试端控制，如图8A所示，测试电路10还包括第一测试端SW1，第二晶体管TO的栅极和第三晶体管TE的栅极电连接第一测试端SW1；第一测试端SW1在测试阶段连接至固定电位，第二晶体管TO的栅极和第三晶体管TE可以为P沟道型晶体管或N沟道型晶体管，根据第二晶体管TO的栅极和第三晶体管TE的类型，固定电位可以为高电位和低电位，以控制第二晶体管TO的和第三晶体管TE开启。在掉电时，无法X向第一测试端正常提供SW1的固定电位，第一测试端SW1电位浮置，缓慢放电，第二晶体管TO和第三晶体管TE在较短的时间内，逐渐处于关态。

第二晶体管TO和第三晶体管TE可由两个不同的测试端控制，如图8B所示，测试电路10还包括第一测试端SW1和第二测试端SW2，第二晶体管TO的栅极电连接第一测试端SW1，第三晶体管TE的栅极电连接第二测试端SW2；第一测试端SW1和第二测试端SW2在测试阶段分别连接至固定电位，固定电位可以为高电位和低电位，以控制第二晶体管TO的和第三晶体管TE开启；第二晶体管TO和第三晶体管TE可以为同种类型的晶体管，也可为不同类型的晶体管，第二晶体管TO和第三晶体管TE分别可以P沟道型晶体管或N沟道型晶体管，只要满足第一测试端SW1在测试阶段控制第二晶体管TO、第二测试端SW2在测试阶段控制第三晶TE体管开启即可。在掉电时，第一测试端SW1和第二测试端SW2的固定电位无法正常提供，第一测试端SW1和第二测试端SW2电位浮置，缓慢放电，第二晶体管TO和第三晶体管TE在较短的时间内，逐渐处于关态。

采用第二晶体管TO和第三晶体管TE后，在测试完后，使第二晶体管TO和第三晶体管TE关闭即可将测试电路的第一测试总线DO和第二测试总线DE与对应数据线22的电连接断开，无需再通过激光将电连接的导线部分烧断。

进一步，第一晶体管的漏电流与其宽长比有关，因此电荷中和或电荷消散的速度也与第一晶体管的宽长比相关。经过发明人的大量实验，第一晶体管宽长越大，电荷中和或电荷消散的速度越快。以利用一个P沟道型的第一晶体管T1和一个N沟道型的第一晶体管T2的漏电流进行电荷中和为例，假设在第一测试总线DO电压达到3.8V时发生掉电，设定地电位为0V L1表示现有技术，即不采用第一晶体管时第一测试总线DO的电压变化曲线；L2表示采用第一晶体管T1和T2的宽长比为40/5时第一测试总线DO的电压变化曲线；L3表示采用第一晶体管T1和T2的宽长比为60/5时第一测试总线DO的电压变化曲线。

从图9可以看出，在掉电2S后，未添加第一晶体管帮助电荷中和的现有技术测试方案，其第一测试总线DO的电压为0.70344V；采用宽长比为40/5的第一晶体管T1和T2时第一测试总线DO的电压为0.37507V，结合曲线L1和L2可以看出，电荷消散速度快了将近一半。当采用宽长比为60/5的第一晶体管T1和T2时第一测试总线DO的电压为0.24035V，结合L2和L3可以看出，宽长比增大后，进一步加快了电荷消散速度，但没有L1和L2消散速度差异那么明显。在考虑到宽长比增大需增大晶体管面积并增加一定成本，因此，优选地，本发明提供的第一晶体管T1和T2的宽长比大于或等于40/5。本发明提供的第一晶体管T1和T2的宽长比小于或等于60/5。

本发明还提供一种阵列基板，如图10所示，包括透明衬底100，多条位于透明衬底100上的数据线22、与数据线22交叉的栅极线21和由栅极线21和数据线22围合形成的像素阵列，像素阵列包括开关器件23和像素电极24，开关器件23的栅极与栅极线21电连接，开关器件23的源极与数据线22电连接，开关器件23的漏极与像素电极24电连接，在像素阵列20的至少一侧设置本发明提供的上述测试电路10。

本发明还提供一种显示装置，如图11所示，包括阵列基板200，与阵列基板对置设置的彩膜基板300，以及位于阵列基板200和彩膜基板300间的液晶层50，阵列基板200包括本发明提供的测试电路(未示出)。

本发明提供的测试电路、阵列基板以及显示装置，可以进一步加快在测试阶段掉电后的电荷消散速度，在较短时间内，将像素电极中的残留电荷通过第一测试总线和第二测试总线中和掉，有效地避免电荷残留在像素电极中，防止了液晶极化，解决了画面残像和画面抖动的问题。

需要说明的是，以上实施例可以互相借鉴、综合使用。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种测试电路，用于测试一包括多条数据线的像素阵列，所述测试电路包括第一测试总线、第二测试总线和至少一个第一晶体管；

所述第一测试总线和所述第二测试总线分别用于向所述多条数据线中的不同数据线提供不同的测试信号；

每个所述第一晶体管的栅极电连接一个控制端，所述第一晶体管的第一极电连接所述第一测试总线，所述第一晶体管的第二极电连接所述第二测试总线；

所述第一晶体管在测试阶段处于关态，所述第一测试总线和所述第二测试总线在测试阶段同一时刻的电位极性相反；

所述测试电路包括至少两个所述第一晶体管，其中，至少一个所述第一晶体管为P沟道型晶体管，且至少一个所述第一晶体管为N沟道型晶体管。

2.如权利要求1所述的测试电路，其特征在于，在掉电时，所述第一晶体管的栅极浮置，所述测试电路通过所述第一晶体管的漏电流中和所述第一测试总线和所述第二测试总线上的电荷。

3.如权利要求2所述的测试电路，其特征在于，在测试阶段，所述第一测试总线上接入的第一测试信号与所述第二测试总线上接入的第二测试信号互为反相信号。

4.如权利要求1所述的测试电路，其特征在于，在测试完成后，所述第一测试总线与所述第一测试总线对应的数据线的电连接通路被断开；所述第二测试总线与所述第二测试总线对应的数据线的电连接通路被断开。

5.如权利要求1所述的测试电路，其特征在于，所述第一晶体管为P沟道型晶体管或N沟道型晶体管。

6.如权利要求1所述的测试电路，其特征在于，所述第一晶体管的宽长比大于或等于40/5。

7.如权利要求1所述的测试电路，其特征在于，所述第一晶体管的宽长比小于或等于60/5。

8.如权利要求1所述的测试电路，其特征在于，所述测试电路还包括第二晶体管和第三晶体管，所述数据线包括第一数据线和第二数据线；

所述第二晶体管的第一极电连接所述第一数据线，所述第二晶体管的第二极电连接所述第一测试总线；

所述第三晶体管的第一极电连接所述第二数据线，所述第三晶体管的第二极电连接所述第二测试总线。

9.如权利要求8所述的测试电路，其特征在于，所述第一数据线为奇数列数据线，所述第二数据线为偶数列数据线。

10.如权利要求8所述的测试电路，其特征在于，所述测试电路还包括第一测试端，所述第二晶体管的栅极和所述第三晶体管的栅极电连接所述第一测试端；

所述第一测试端在测试阶段控制所述第二晶体管和所述第三晶体管开启，所述第一测试端在掉电时浮置。

11.如权利要求8所述的测试电路，其特征在于，所述测试电路还包括第一测试端和第二测试端，所述第二晶体管的栅极电连接所述第一测试端，所述第三晶体管的栅极电连接所述第二测试端；

所述第一测试端在测试阶段控制所述第二晶体管开启、所述第二测试端在测试阶段控制所述第三晶体管开启，所述第一测试端和所述第二测试端在掉电时浮置。

12.一种阵列基板，包括多条数据线、多条与所述数据线交叉的栅极线和由所述栅极线和数据线围合形成的像素阵列；在所述像素阵列的至少一侧设置如权利要求1至11任一项所述的测试电路。

13.一种显示装置，包括如权利要求12所述的阵列基板以及与所述阵列基板对置设置的彩膜基板，所述显示装置还包括液晶层，所述液晶层位于所述阵列基板与所述彩膜基板之间。