CN104467860A - 一种级联过采样模数调制器 - Google Patents
一种级联过采样模数调制器 Download PDFInfo
- Publication number
- CN104467860A CN104467860A CN201410625617.2A CN201410625617A CN104467860A CN 104467860 A CN104467860 A CN 104467860A CN 201410625617 A CN201410625617 A CN 201410625617A CN 104467860 A CN104467860 A CN 104467860A
- Authority
- CN
- China
- Prior art keywords
- input
- output
- integrator
- switch
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种级联过采样模数调制器,其包括两个二阶一位调制反馈环路和噪声抵消电路,所述的二阶一位调制反馈环路均包括两个积分器、一位模数转换器和一位数模转换器,所述的噪声抵消电路包括多个D触发器及多个由D触发器构成的数字积分器;二阶一位调制反馈环路A的模拟输出端与二阶一位调制反馈环路B的输入端相连接,且二阶一位调制反馈环路A的数字输出端与噪声抵消电路的D触发器的输入端相连接,二阶一位调制反馈环路B的数字输出端与噪声抵消电路的数字积分器的输入端相连接;噪声抵消电路的输出为整个级联过采样模数调制器的输出。本发明可在保证系统稳定性的同时,简化电路结构并实现高精度。
Description
技术领域
本发明是涉及一种级联过采样模数调制器,属于微电子技术领域。
背景技术
积分三角模数转换器(A/D)为一种过采样(oversampling)的模数转换器,采用过采样、噪声整形以及数字滤波技术,降低了对元器件匹配精度的要求,能够实现传统奈奎斯特率模数转换器达不到的精度,是目前实现高精度模数调制器的主流技术,在传感器、数字音频、ADSL、无线通信等领域有着广泛的应用前景。
积分三角模数调制器(SDM,Sigma-Delta Modulator)可分为一阶(order)或多阶、一位或多位等。其中,一位积分三角模数调制器虽具有良好的线性度(linearity),但不能满足高精度要求。为了实现高精度,通常都需要增加积分三角模数调制器的阶数或位数。然而,若提高阶数会使状态不稳定,而增加位数的话,若不额外处理,则会导入非线性的反馈信号,使加总信号呈非线性,整体系统的线性度降低,在此种情形下,需要额外的算法或电路来维持或校正线性度,以致造成系统的额外负担。
发明内容
针对现有技术存在的上述问题,本发明的目的是提供一种级联过采样模数调制器,实现在保证系统稳定性的同时,简化电路结构并实现高精度。
为达上述目的,本发明采用如下技术方案:
一种级联过采样模数调制器,包括两个二阶一位调制反馈环路和噪声抵消电路,所述的二阶一位调制反馈环路均包括两个积分器、一位模数转换器(A/D)和一位数模转换器(D/A),所述的噪声抵消电路包括多个D触发器及多个由D触发器构成的数字积分器;其中:二阶一位调制反馈环路A的模拟输出端与二阶一位调制反馈环路B的输入端相连接,且二阶一位调制反馈环路A的数字输出端与噪声抵消电路的D触发器的输入端相连接,二阶一位调制反馈环路B的数字输出端与噪声抵消电路的数字积分器的输入端相连接;噪声抵消电路的输出为整个级联过采样模数调制器的输出。
作为一种实施方案,在二阶一位调制反馈环路A的输出端与二阶一位调制反馈环路B的输入端之间设有加法器a。
作为一种实施方案,在每一个二阶一位调制反馈环路的输入端均设有加法器b,在两个积分器之间均设有加法器c。
作为一种实施方案,二阶一位调制反馈环路A包括积分器Ⅰ、积分器Ⅱ、一位模数转换器(A/D)Ⅰ和一位数模转换器(D/A)Ⅰ,所述积分器Ⅰ的输出端与积分器Ⅱ的输入端相连接,所述积分器Ⅱ的输出端分别与一位模数转换器(A/D)Ⅰ的输入端及二阶一位调制反馈环路B的输入端相连接,所述一位模数转换器(A/D)Ⅰ的输出端分别与一位数模转换器(D/A)Ⅰ的输入端及构成噪声抵消电路的D触发器的输入端相连接,所述一位数模转换器(D/A)Ⅰ的输出端分别与积分器Ⅰ、积分器Ⅱ及二阶一位调制反馈环路B的输入端相连接。
作为一种实施方案,二阶一位调制反馈环路B包括积分器Ⅲ、积分器Ⅳ、一位模数转换器(A/D)Ⅱ和一位数模转换器(D/A)Ⅱ,所述积分器Ⅲ的输出端与积分器Ⅳ的输入端相连接,所述积分器Ⅳ的输出端与一位模数转换器(A/D)Ⅱ的输入端相连接,所述一位模数转换器(A/D)Ⅱ的输出端分别与一位数模转换器(D/A)Ⅱ的输入端及构成噪声抵消电路的数字积分器的输入端相连接,所述一位数模转换器(D/A)Ⅱ的输出端分别与积分器Ⅲ和积分器Ⅳ的输入端相连接。
作为一种实施方案,所述的噪声抵消电路由4个D触发器及4个加法器构成,其中:D触发器Ⅰ的输入端与二阶一位调制反馈环路A中的一位模数转换器(A/D)Ⅰ的输出端相连接,D触发器Ⅰ的输出端与D触发器Ⅱ的输入端相连接,D触发器Ⅱ的输出端分别与加法器Ⅰ的输入端及加法器Ⅱ的输入端相连接,加法器Ⅱ的输出端分别与D触发器Ⅲ的输入端及加法器Ⅲ的输入端相连接,加法器Ⅲ的输出端分别与D触发器Ⅳ的输入端及加法器Ⅳ的输入端相连接,加法器Ⅳ的输出端与加法器Ⅰ的输入端相连接,加法器Ⅰ的输出为整个级联过采样模数调制器的输出;并且,D触发器Ⅲ与加法器Ⅲ、D触发器Ⅳ与加法器Ⅳ分别构成一个闭环的数字积分器。
作为一种实施方案,上述的一位模数转换器(A/D)均为一个比较器。
作为一种实施方案,上述的一位数模转换器(D/A)均为一对开关。
作为一种实施方案,上述的积分器均为开关电容积分器,包括运算放大器、开关、采样电容Cs和积分电容CI。
作为一种实施方案,所述的开关电容积分器由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器及积分电容CI组成,所述开关S1的输出端分别与开关S2和采样电容Cs的输入端相连接,采样电容Cs的输出端分别与开关S3和开关S4的输入端相连接,开关S4的输出端分别与运算放大器的输入端和积分电容CI的输入端相连接,运算放大器的输出端与积分电容CI的输出端相连接;当开关S1和开关S3闭合,开关S2和开关S4断开,电路处于采样相;当开关S2和开关S4闭合,开关S1和开关S3断开,电路处于积分相。
作为一种实施方案,所述的D触发器均为延时电路。
本发明通过采用两个二阶一位调制反馈环路与噪声抵消电路级联成的模数调制器,在实现噪声整形功能的同时,实现了过采样功能;并且通过将过采样与噪声整形技术有机结合,实现了高精度。因此,与现有技术相比,本发明在具有多阶积分三角模数调制器的高精度的同时,保证了系统的良好线性度;且电路结构简单,保证了系统的稳定性,可满足高精度过采样要求,广泛用于消费电子与无线通讯等领域,具有显著的工业化应用价值。
附图说明
图1是本发明提供的一种级联过采样模数调制器的结构示意图;
图2为本发明提供的一种开关电容积分器的电路结构示意图;
图3为本发明提供的开关电容积分器的采样相电路原理示意图;
图4为本发明提供的开关电容积分器的积分相电路原理示意图。
图中:1、二阶一位调制反馈环路A;11、积分器Ⅰ;12、积分器Ⅱ;13、一位模数转换器(A/D)Ⅰ;14、一位数模转换器(D/A)Ⅰ;15、加法器bⅠ;16、加法器cⅠ;2、二阶一位调制反馈环路B;21、积分器Ⅲ;22、积分器Ⅳ;23、一位模数转换器(A/D)Ⅱ;24、一位数模转换器(D/A)Ⅱ;25、加法器bⅡ;26、加法器cⅡ;3、噪声抵消电路;31、D触发器Ⅰ;32、D触发器Ⅱ;33、加法器Ⅰ;34、加法器Ⅱ;35、D触发器Ⅲ;36、加法器Ⅲ;37、D触发器Ⅳ;38、加法器Ⅳ;4、加法器a;5、运算放大器。
具体实施方式
下面结合具体实施例和附图,进一步阐述本发明。
如图1所示:本发明提供的一种级联过采样模数调制器,包括二阶一位调制反馈环路A1、二阶一位调制反馈环路B 2和噪声抵消电路3;所述的二阶一位调制反馈环路A 1由积分器Ⅰ11、积分器Ⅱ12、一位模数转换器(A/D)Ⅰ13、一位数模转换器(D/A)Ⅰ14组成,在积分器Ⅰ11的输入端设有加法器bⅠ15,在积分器Ⅰ11与积分器Ⅱ12之间设有加法器cⅠ16;所述的二阶一位调制反馈环路B 2由积分器Ⅲ21、积分器Ⅳ22、一位模数转换器(A/D)Ⅱ23、一位数模转换器(D/A)Ⅱ24组成,在积分器Ⅲ21的输入端设有加法器bⅡ25,在积分器Ⅲ21与积分器Ⅳ22之间设有加法器cⅡ26;所述的噪声抵消电路3由D触发器Ⅰ31、D触发器Ⅱ32、加法器Ⅰ33、加法器Ⅱ34、D触发器Ⅲ35、加法器Ⅲ36、D触发器Ⅳ37及加法器Ⅳ38构成,其中D触发器Ⅲ35与加法器Ⅲ36、D触发器Ⅳ37与加法器Ⅳ38分别构成一个闭环的数字积分器;在二阶一位调制反馈环路A 1的输出端与二阶一位调制反馈环路B 2的输入端之间设有加法器a 4。
所述加法器bⅠ15的输出端与积分器Ⅰ11的输入端相连接,积分器Ⅰ11的输出端与加法器cⅠ16的输入端相连接,加法器cⅠ16的输出端与积分器Ⅱ12的输入端相连接,积分器Ⅱ12的输出端分别与一位模数转换器(A/D)Ⅰ13的输入端及加法器a 4的输入端相连接,所述一位模数转换器(A/D)Ⅰ13的输出端分别与一位数模转换器(D/A)Ⅰ14的输入端及构成噪声抵消电路3的D触发器Ⅰ31的输入端相连接,所述一位数模转换器(D/A)Ⅰ14的输出端分别与加法器bⅠ15、加法器cⅠ16及加法器a 4的输入端相连接。
所述加法器a 4的输出端与加法器bⅡ25的输入端相连接,加法器bⅡ25的输出端与积分器Ⅲ21的输入端相连接,积分器Ⅲ21的输出端与加法器cⅡ26的输入端相连接,加法器cⅡ26的输出端与积分器Ⅳ22的输入端相连接,所述积分器Ⅳ22的输出端与一位模数转换器(A/D)Ⅱ23的输入端相连接,所述一位模数转换器(A/D)Ⅱ23的输出端分别与一位数模转换器(D/A)Ⅱ24的输入端及构成噪声抵消电路3的加法器Ⅱ34的输入端相连接,所述一位数模转换器(D/A)Ⅱ24的输出端分别与加法器bⅡ25和加法器cⅡ26的输入端相连接。
D触发器Ⅰ31的输出端与D触发器Ⅱ32的输入端相连接,D触发器Ⅱ32的输出端分别与加法器Ⅰ33的输入端及加法器Ⅱ34的输入端相连接,加法器Ⅱ34的输出端分别与D触发器Ⅲ35的输入端及加法器Ⅲ36的输入端相连接,加法器Ⅲ36的输出端分别与D触发器Ⅳ37的输入端及加法器Ⅳ38的输入端相连接,加法器Ⅳ38的输出端与加法器Ⅰ33的输入端相连接,加法器Ⅰ33的输出为整个级联过采样模数调制器的输出;并且,D触发器Ⅲ35与加法器Ⅲ36、D触发器Ⅳ37与加法器Ⅳ38分别构成一个闭环的数字积分器。
所述的一位模数转换器(A/D)均为一个比较器,所述的一位数模转换器(D/A)均为一对开关,所述的积分器均为开关电容积分器,包括运算放大器、开关、采样电容Cs和积分电容CI;所述的D触发器均为延时电路。
所述的开关电容积分器可采用图2所示的电路结构:由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器5及积分电容CI组成,所述开关S1的输出端分别与开关S2和采样电容Cs的输入端相连接,采样电容Cs的输出端分别与开关S3和开关S4的输入端相连接,开关S4的输出端分别与运算放大器5的输入端和积分电容CI的输入端相连接,运算放大器5的输出端与积分电容CI的输出端相连接;当开关S1和开关S3闭合,开关S2和开关S4断开,电路处于采样相(如图3所示);当开关S2和开关S4闭合,开关S1和开关S3断开,电路处于积分相(如图4所示)。所述的开关电容积分器具有低通滤波功能,具有与CMOS工艺相容、对时钟抖动不敏感、对运算放大器的建立过程不敏感及电容比例能准确决定零极点位置等优点。
图1中k1a,k1b,k2a,k2b为各个积分器的增益衰减因子,h1,hc1为级间耦合系数,它们的值可以通过积分器电容比例(CI/Cs)来确定。在k1a=k1b=1/2,k2a=k2b=1/2,h1=2,hc1=0.25时,其Z域传输函数为:Y(Z)=Z-4X(Z)+4(1-Z-1)4E2(Z),其中E2(Z)为第二级量化噪声,而第一级量化噪声被噪声抵消电路消除。
由于所述的噪声抵消电路3的作用是将二阶一位调制反馈环路A 1的量化噪声抵消掉,只剩下二阶一位调制反馈环路B的量化噪声,因而可以提高整个模数调制器的信噪比;且所述的噪声抵消电路的输出就是整个模数调制器的输出,使得采样频率比信号带宽高得多,从而实现了过采样功能。由于采用过采样与噪声整形相结合技术,因而可通过对过采样率、积分器的增益衰减因子和级间耦合系数的优化设计,使所述的模数调制器具有高精度、良好线性度和稳定性,且所述电路结构简单,可用作高精度开关电容过采样模数调制器,广泛应用于消费电子与无线通讯等领域,具有重要的工业应用价值。
最后有必要在此说明的是:以上内容只用于对本发明的技术方案作进一步详细说明,不能理解为对本发明保护范围的限制,本领域的技术人员根据本发明的上述内容作出的一些非本质的改进和调整均属于本发明的保护范围。
Claims (10)
1.一种级联过采样模数调制器,其特征在于:包括两个二阶一位调制反馈环路和噪声抵消电路,所述的二阶一位调制反馈环路均包括两个积分器、一位模数转换器和一位数模转换器,所述的噪声抵消电路包括多个D触发器及多个由D触发器构成的数字积分器;其中:二阶一位调制反馈环路A的模拟输出端与二阶一位调制反馈环路B的输入端相连接,且二阶一位调制反馈环路A的数字输出端与噪声抵消电路的D触发器的输入端相连接,二阶一位调制反馈环路B的数字输出端与噪声抵消电路的数字积分器的输入端相连接;噪声抵消电路的输出为整个级联过采样模数调制器的输出。
2.如权利要求1所述的级联过采样模数调制器,其特征在于:在二阶一位调制反馈环路A的输出端与二阶一位调制反馈环路B的输入端之间设有加法器a。
3.如权利要求1所述的级联过采样模数调制器,其特征在于:在每一个二阶一位调制反馈环路的输入端均设有加法器b,在两个积分器之间均设有加法器c。
4.如权利要求1所述的级联过采样模数调制器,其特征在于:所述的二阶一位调制反馈环路A包括积分器Ⅰ、积分器Ⅱ、一位模数转换器Ⅰ和一位数模转换器Ⅰ,所述积分器Ⅰ的输出端与积分器Ⅱ的输入端相连接,所述积分器Ⅱ的输出端分别与一位模数转换器Ⅰ的输入端及二阶一位调制反馈环路B的输入端相连接,所述一位模数转换器Ⅰ的输出端分别与一位数模转换器Ⅰ的输入端及构成噪声抵消电路的D触发器的输入端相连接,所述一位数模转换器Ⅰ的输出端分别与积分器Ⅰ、积分器Ⅱ及二阶一位调制反馈环路B的输入端相连接。
5.如权利要求1所述的级联过采样模数调制器,其特征在于:所述的二阶一位调制反馈环路B包括积分器Ⅲ、积分器Ⅳ、一位模数转换器Ⅱ和一位数模转换器Ⅱ,所述积分器Ⅲ的输出端与积分器Ⅳ的输入端相连接,所述积分器Ⅳ的输出端与一位模数转换器Ⅱ的输入端相连接,所述一位模数转换器Ⅱ的输出端分别与一位数模转换器Ⅱ的输入端及构成噪声抵消电路的数字积分器的输入端相连接,所述一位数模转换器Ⅱ的输出端分别与积分器Ⅲ和积分器Ⅳ的输入端相连接。
6.如权利要求1所述的级联过采样模数调制器,其特征在于:所述的噪声抵消电路由4个D触发器及4个加法器构成,其中:D触发器Ⅰ的输入端与二阶一位调制反馈环路A中的一位模数转换器Ⅰ的输出端相连接,D触发器Ⅰ的输出端与D触发器Ⅱ的输入端相连接,D触发器Ⅱ的输出端分别与加法器Ⅰ的输入端及加法器Ⅱ的输入端相连接,加法器Ⅱ的输出端分别与D触发器Ⅲ的输入端及加法器Ⅲ的输入端相连接,加法器Ⅲ的输出端分别与D触发器Ⅳ的输入端及加法器Ⅳ的输入端相连接,加法器Ⅳ的输出端与加法器Ⅰ的输入端相连接,加法器Ⅰ的输出为整个级联过采样模数调制器的输出;并且,D触发器Ⅲ与加法器Ⅲ、D触发器Ⅳ与加法器Ⅳ分别构成一个闭环的数字积分器。
7.如权利要求1、4或5所述的级联过采样模数调制器,其特征在于:所述的一位模数转换器均为一个比较器,所述的一位数模转换器均为一对开关。
8.如权利要求1、4或5所述的级联过采样模数调制器,其特征在于:所述的积分器均为开关电容积分器,包括运算放大器、开关、采样电容Cs和积分电容CI。
9.如权利要求8所述的级联过采样模数调制器,其特征在于:所述的开关电容积分器由开关S1、开关S2、采样电容Cs、开关S3、开关S4、运算放大器及积分电容CI组成,所述开关S1的输出端分别与开关S2和采样电容Cs的输入端相连接,采样电容Cs的输出端分别与开关S3和开关S4的输入端相连接,开关S4的输出端分别与运算放大器的输入端和积分电容CI的输入端相连接,运算放大器的输出端与积分电容CI的输出端相连接;当开关S1和开关S3闭合,开关S2和开关S4断开,电路处于采样相;当开关S2和开关S4闭合,开关S1和开关S3断开,电路处于积分相。
10.如权利要求1或6所述的级联过采样模数调制器,其特征在于:所述的D触发器均为延时电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410625617.2A CN104467860A (zh) | 2014-11-09 | 2014-11-09 | 一种级联过采样模数调制器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410625617.2A CN104467860A (zh) | 2014-11-09 | 2014-11-09 | 一种级联过采样模数调制器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104467860A true CN104467860A (zh) | 2015-03-25 |
Family
ID=52913327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410625617.2A Pending CN104467860A (zh) | 2014-11-09 | 2014-11-09 | 一种级联过采样模数调制器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104467860A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106773952A (zh) * | 2016-12-14 | 2017-05-31 | 北京三快在线科技有限公司 | 一种信号采样电路、信号采样装置和信号采样方法 |
CN106849953A (zh) * | 2017-02-05 | 2017-06-13 | 西安电子科技大学 | 基于有源电阻‑电容积分器的连续型3阶sigma‑delta调制器电路 |
CN109150177A (zh) * | 2018-06-26 | 2019-01-04 | 杭州雄迈集成电路技术有限公司 | 一种带加抖机制的小数分频实现方法 |
WO2021134821A1 (zh) * | 2019-12-31 | 2021-07-08 | 清华大学 | 可抵消采样噪声的模数转换器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216680A (ja) * | 1999-01-14 | 2000-08-04 | Natl Science Council Of Roc | 向上したオ―バサンプリングシグマ―デルタ変調器 |
CN1612485A (zh) * | 2003-10-28 | 2005-05-04 | 松下电器产业株式会社 | 德耳塔-西格玛调制装置 |
CN101729074A (zh) * | 2008-10-31 | 2010-06-09 | 比亚迪股份有限公司 | 一种西格玛-德尔塔模数转换器 |
-
2014
- 2014-11-09 CN CN201410625617.2A patent/CN104467860A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216680A (ja) * | 1999-01-14 | 2000-08-04 | Natl Science Council Of Roc | 向上したオ―バサンプリングシグマ―デルタ変調器 |
CN1612485A (zh) * | 2003-10-28 | 2005-05-04 | 松下电器产业株式会社 | 德耳塔-西格玛调制装置 |
CN101729074A (zh) * | 2008-10-31 | 2010-06-09 | 比亚迪股份有限公司 | 一种西格玛-德尔塔模数转换器 |
Non-Patent Citations (1)
Title |
---|
邹睿: "用于射频基带处理Σ△调制器的设计与研究", 《中国博士学位论文全文数据库 信息科技辑》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106773952A (zh) * | 2016-12-14 | 2017-05-31 | 北京三快在线科技有限公司 | 一种信号采样电路、信号采样装置和信号采样方法 |
CN106773952B (zh) * | 2016-12-14 | 2019-11-29 | 北京三快在线科技有限公司 | 一种信号采样电路、信号采样装置和信号采样方法 |
CN106849953A (zh) * | 2017-02-05 | 2017-06-13 | 西安电子科技大学 | 基于有源电阻‑电容积分器的连续型3阶sigma‑delta调制器电路 |
CN106849953B (zh) * | 2017-02-05 | 2019-07-30 | 西安电子科技大学 | 基于有源电阻-电容积分器的连续型3阶sigma-delta调制器电路 |
CN109150177A (zh) * | 2018-06-26 | 2019-01-04 | 杭州雄迈集成电路技术有限公司 | 一种带加抖机制的小数分频实现方法 |
WO2021134821A1 (zh) * | 2019-12-31 | 2021-07-08 | 清华大学 | 可抵消采样噪声的模数转换器 |
US11777512B2 (en) | 2019-12-31 | 2023-10-03 | Tsinghua University | Analog-to-digital converter capable of cancelling sampling noise |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107852164B (zh) | 抑制前馈δς转换器中的信号传递函数峰化 | |
US7902916B2 (en) | Switched capacitor resonator and sigma-delta modulator using the same | |
CN104579346B (zh) | 模数转换器 | |
CN104467860A (zh) | 一种级联过采样模数调制器 | |
US20160285471A1 (en) | Power reduction in delta-sigma modulator | |
Razavi | The delta-sigma modulator [a circuit for all seasons] | |
Caldwell et al. | Incremental data converters at low oversampling ratios | |
US7719369B2 (en) | Sigma delta digital to analog converter with wide output range and improved linearity | |
CN102723953B (zh) | 一种可变类型的Sigma-Delta调制器 | |
US10063252B2 (en) | Continuous delta-sigma modulator for supporting multi-mode | |
CN108832933A (zh) | 一种调制器及其信号输出方法 | |
US9800261B2 (en) | Third order loop filter and delta-sigma modulator including the third order loop filter | |
CN103762980A (zh) | 一种高稳定性噪声抑制增强σδ调制器结构 | |
CN104348489A (zh) | 前馈式三角积分调制器 | |
CN108063621B (zh) | 可变架构的sigma-delta数据转换器 | |
CN103281081B (zh) | 一种基于sigma-delta调制器的电容-数字转换电路 | |
CN103731152A (zh) | 一种可重构Sigma-Delta调制器 | |
CN204559547U (zh) | 一种高二阶级联结构Sigma-Delta调制器系统 | |
US20130181856A1 (en) | Digital-to-analog converter | |
Maghari et al. | Multi-loop efficient sturdy MASH delta-sigma modulators | |
KR101961363B1 (ko) | 피드-포워드 델타-시그마 변조기 | |
Mahdavi et al. | Analysis simulation and comparison different types of the Sigma Delta ADC modulators based on ideal model system level and behavioral model using MATLAB | |
TWI437826B (zh) | 共享之交換電容式積分器及三角積分調變器及其運作方法 | |
CN204559548U (zh) | 包含级间路径的级联结构Sigma-Delta调制器 | |
CN108173549A (zh) | 一种基于电容电阻双环路结构的低功耗sigma delta调制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150325 |
|
RJ01 | Rejection of invention patent application after publication |