CN104465678B - 晶圆级芯片的cis封装结构及其封装方法 - Google Patents

Abstract

本发明公开了一种晶圆级芯片的CIS封装结构及其封装方法，每个芯片单元包括硅基材层，相邻两个硅基材层之间形成切割道，沿切割道开设有槽状第一开口，第一开口厚度方向贯通硅基材层，且第一开口的宽度大于后续切割所使用的刀片的厚度，在第一开口上方两侧的硅基材层上分别开设有若干个孔状第二开口，且若干个第二开口沿第一开口长度方向间隔排布，第二开口贯通硅基材层。要求第一开口的深度小于硅基材层厚度时，在第一开口和第二开口形成之前，在硅基材层切割道处先开设宽度大于两边芯片PIN脚距离的槽状第三开口。本发明能够有效避免芯片切割时产生晶圆表面硅微裂，减少在切割时造成的芯片不必要的损伤，使芯片中间的硅基材层保持完整无裂纹。

Description

晶圆级芯片的CIS封装结构及其封装方法

技术领域

本发明涉及一种半导体芯片的晶圆级封装结构，具体是涉及一种晶圆级芯片的CIS封装结构及其封装方法。

背景技术

晶圆级封装（Wafer Level Packaging；WLP）是IC封装方式的一种，是整片晶圆生产完成后，直接在晶圆上进行封装测试，完成之后才切割制成单颗IC。目前，在半导体芯片的晶圆级封装过程中，通常直接在芯片PIN上方的硅基材上开圆孔硅开口并开到底，圆孔硅开口的孔深等于硅基材的厚度，这种封装结构在切割道上存在一层厚度等于开圆孔硅开口的孔深的硅基材层，在切割时很容易造成晶圆表面的硅发生微裂，为后续的工序造成隐患，影响晶圆级芯片CIS封装的质量。此外，也有先开深度小于整体硅基材厚度的槽状开口，然后再在芯片PIN上方也就是上述槽状开口的底面上开圆孔硅开口并开到底的，这时，在切割道上的硅基材层厚度一定程度上减小了很多，有利于切割，但是，在切割道上仍然存在一层厚度小于整体硅基材厚度的硅基材层，这种封装结构在切割时同样容易造成晶圆表面的硅发生微裂，为后续的工序造成隐患，影响晶圆级芯片CIS封装的质量。

发明内容

为了解决上述技术问题，本发明提出一种晶圆级芯片的CIS封装结构及其封装方法，能够有效避免芯片切割时产生晶圆表面硅微裂，减少在切割时造成的芯片不必要的损伤，使芯片中间的硅基材层保持完整无裂纹，从而保证晶圆级芯片CIS封装的质量。

本发明的技术方案是这样实现的：

一种晶圆级芯片的CIS封装结构，包括若干个间隔排布的芯片单元，每个芯片单元包括硅基材层，相邻两个芯片单元的两个硅基材层之间形成切割道，沿每个芯片单元四周的所述切割道开设有槽状第一开口，所述第一开口厚度方向贯通所述硅基材层，且所述第一开口的宽度大于后续切割所使用的刀片的厚度，在所述第一开口上方两侧的硅基材层上分别开设有若干个孔状第二开口，且若干个所述第二开口沿所述第一开口长度方向间隔排布，所述第二开口贯通所述硅基材层。

作为本发明的进一步改进，所述第一开口呈由外向内的宽度逐渐变窄的斜槽状和内外宽度相等的直槽状中的一种。

作为本发明的进一步改进，所述第二开口呈由外向内宽度逐渐变窄的斜孔状和内外宽度相等的直孔状中的一种。

作为本发明的进一步改进，所述芯片单元还包括顺序设置的氧化层、粘合剂层和玻璃层，所述氧化层接触所述硅基材层，与所述第二开口相对的所述粘合剂层上形成有取代所述氧化层的芯片PIN脚。

作为本发明的进一步改进，每个芯片单元四周的所述硅基材层上的切割道处开设有槽状第三开口，所述第三开口的宽度大于相邻两芯片单元对应的所述芯片PIN脚之间的距离，所述第三开口的深度小于所述硅基材层的厚度，所述第一开口和所述第二开口分别形成于所述第三开口内的硅基材层上。

作为本发明的进一步改进，所述第三开口的呈由外向内的宽度逐渐变窄的斜槽状和内外宽度相等的直槽状中的一种。

作为本发明的进一步改进，所述粘合剂层与所述玻璃层之间设有支撑围堰层，相邻两个芯片单元的两个所述支撑围堰层之间形成围堰间隙，且所述围堰间隙与所述第一开口相对。

一种晶圆级芯片的CIS封装结构的封装方法，包括如下步骤：

1）提供包含若干个所述芯片单元的晶圆，每个所述芯片单元包括顺序形成的所述硅基材层、所述氧化层、所述粘合剂层、所述玻璃层和若干个间隔排布在每个芯片单元四周的所述芯片PIN脚；

2）在所述硅基材层上覆盖光刻胶，并用光刻的方式形成露出光刻图形，所述光刻图形包括沿每个芯片单元四周的所述切割道形成的具有一定宽度的条孔和位于所述条孔两侧的与每个所述芯片PIN脚的位置相对的小孔。

3）采用干法去硅在步骤2形成的小孔和条孔处同时蚀刻出所述第一开口和所述第二开口。

一种晶圆级芯片的CIS封装结构的封装方法，其特征在于：包括如下步骤：

1）提供包含若干个所述芯片单元的晶圆，每个所述芯片单元包括顺序形成的所述硅基材层、所述氧化层、所述粘合剂层、所述玻璃层和若干个间隔排布在每个芯片单元四周的所述芯片PIN脚；

2）在每个芯片单元四周的所述硅基材层上的切割道处开设所述第三开口，所述第三开口的宽度大于相邻两芯片单元对应的所述芯片PIN脚之间的距离，所述第三开口的深度小于所述硅基材层的厚度。

3）沿所述切割道，在所述第三开口内的硅基材层上覆盖光刻胶，并用光刻的方式形成露出光刻图形，所述光刻图形包括沿每个芯片单元四周的所述切割道形成的具有一定宽度的条孔和位于所述条孔两侧的与每个所述芯片PIN脚的位置相对的小孔。

4）采用干法去硅在步骤3形成的所述小孔和所述条孔处同时蚀刻出所述第一开口和所述第二开口。

作为本发明的进一步改进，所述粘合剂层与所述玻璃层之间设有支撑围堰层，相邻两个芯片单元的两个所述支撑围堰层之间形成围堰间隙，且所述围堰间隙与所述第一开口相对。

本发明的有益效果是：本发明提供一种晶圆级芯片的CIS封装结构及封装方法，主要包括在硅基材层上进行光刻、深孔刻蚀与芯片切割道处同步刻蚀开槽等步骤，通过在相邻两个芯片单元的切割道处开设斜槽或者直槽状第一开口，形成芯片单元之间切割道处一定宽度內无硅的结构，这样，在切割芯片单元时，只需同时切割氧化层、粘合剂层和玻璃层而无需切割硅基材层即可将芯片从整片晶圆分离出来。因此，本发明能够有效避免芯片切割时产生晶圆表面硅微裂，减少在切割时造成的芯片不必要的损伤，使芯片中间的硅基材层保持完整无裂纹，从而保证晶圆级芯片CIS封装的质量。

附图说明

图1a为本发明实施例1结构示意图，要求第一开口深度等于硅基材层厚度时的斜槽斜孔结构；

图1b为图1a中干法去硅前A-A向剖面结构示意图，要求第一开口深度等于硅基材层厚度时的斜槽斜孔结构；

图1c为图1b中干法去硅后结构示意图，要求第一开口深度等于硅基材层厚度时的斜槽斜孔结构；

图1d为图1c中C1处放大结构示意图，要求第一开口深度等于硅基材层厚度时的斜槽斜孔结构；

图2a为本发明实施例3结构示意图，要求第一开口深度等于硅基材层厚度时的直槽斜孔结构；

图2b为图2a中干法去硅前B-B向剖面结构示意图，要求第一开口深度等于硅基材层厚度时的直槽斜孔结构；

图2c为图2b中干法去硅后结构示意图，要求第一开口深度等于硅基材层厚度时的直槽斜孔结构；

图2d为图2c中C2处放大结构示意图，要求第一开口深度等于硅基材层厚度时的直槽斜孔结构；

图3a为本发明实施例4结构示意图，要求第一开口深度等于硅基材层厚度时的直槽直孔结构；

图3b为图3a中干法去硅前C-C向剖面结构示意图，要求第一开口深度等于硅基材层厚度时的直槽直孔结构；

图3c为图3b中干法去硅后结构示意图，要求第一开口深度等于硅基材层厚度时的直槽直孔结构；

图3d为图3c中C3处放大结构示意图，要求第一开口深度等于硅基材层厚度时的直槽直孔结构；

图4a为本发明实施例6一结构示意图，要求第一开口深度小于硅基材层厚度时的斜槽斜孔结构；

图4b为图4a中干法去硅前D-D向剖面结构示意图，要求第一开口深度小于硅基材层厚度时的斜槽斜孔结构；

图4c为图4b中干法去硅后结构示意图，要求第一开口深度小于硅基材层厚度时的斜槽斜孔结构；

图4d为图4c中C4处放大结构示意图，要求第一开口深度小于硅基材层厚度时的斜槽斜孔结构；

图5a为本发明实施例6另一结构示意图，要求第一开口深度小于硅基材层厚度且粘合剂层与玻璃层之间有支撑围堰层时的斜槽斜孔结构；

图5b为图5a中干法去硅前E-E向剖面结构示意图，要求第一开口深度小于硅基材层厚度且粘合剂层与玻璃层之间有支撑围堰层时的斜槽斜孔结构；

图5c为图5b中干法去硅后结构示意图，要求第一开口深度小于硅基材层厚度且粘合剂层与玻璃层之间有支撑围堰层时的斜槽斜孔结构；

图5d为图5c中C5处放大结构示意图，要求第一开口深度小于硅基材层厚度且粘合剂层与玻璃层之间有支撑围堰层时的斜槽斜孔结构；

结合附图，作以下说明：

1——芯片单元 11——硅基材层

12——氧化层 13——粘合剂层

14——支撑围堰层 15——玻璃层

16——芯片PIN脚 17——围堰间隙

2——切割道 3——第三开口

4——第一开口 5——第二开口

6——光刻胶 7——条孔

8——小孔

具体实施方式

实施例1

如图1a、图1b、图1c和图1d、一种晶圆级芯片的CIS封装结构，包括若干个间隔排布的芯片单元1，每个芯片单元包括顺序设置的硅基材层11、氧化层12、粘合剂层13和玻璃层15，所述氧化层接触所述硅基材层，相邻两个芯片单元的两个硅基材层之间形成切割道2，沿每个芯片单元四周的所述切割道开设有槽状第一开口4，所述第一开口厚度方向贯通所述硅基材层，且所述第一开口的宽度大于后续切割所使用的刀片的厚度，在所述第一开口上方两侧的硅基材层上分别开设有若干个孔状第二开口5，且若干个所述第二开口沿所述第一开口长度方向间隔排布，所述第二开口贯通所述硅基材层，与所述第二开口相对的所述粘合剂层上形成有取代所述氧化层的芯片PIN脚16。所述第一开口呈由外向内的宽度逐渐变窄的斜槽状，即第一开口的侧面与底面成钝角的斜槽状；所述第二开口呈由外向内宽度逐渐变窄的斜孔状，即第二开口的侧面与底面呈钝角的斜孔状。

本实施例主要应用于在一些晶圆级芯片的CIS封装过程中，要求直接在芯片PIN上方的硅基材层上开圆孔硅开口并开到底，圆孔硅开口的孔深等于硅基材的厚度的封装结构，这种情况下，晶圆级芯片的CIS封装结构的封装方法，包括如下步骤：

1）提供包含若干个所述芯片单元的晶圆，每个所述芯片单元包括顺序形成的所述硅基材层、所述氧化层、所述粘合剂层、所述玻璃层和若干个间隔排布在每个芯片单元四周的所述芯片PIN脚；

2）在所述硅基材层上覆盖光刻胶6，并用光刻的方式形成露出光刻图形，所述光刻图形包括沿每个芯片单元四周的所述切割道形成的具有一定宽度的条孔7和位于所述条孔两侧的与每个所述芯片PIN脚的位置相对的小孔8。

3）采用干法去硅在步骤2形成的小孔和条孔处同时蚀刻出所述第一开口和所述第二开口。

上述封装结构及封装方法通过在相邻两个芯片单元的切割道处直接开设斜槽状第一开口，形成芯片单元之间切割道处一定宽度内无硅的结构，这样，在切割芯片单元时，只需同时切割氧化层、粘合剂层和玻璃层而无需切割硅基材层即可将芯片从整片晶圆分离出来。因此，能够有效避免芯片切割时产生晶圆表面硅微裂，减少在切割时造成的芯片不必要的损伤，使芯片中间的硅基材层保持完整无裂纹，从而保证晶圆级芯片CIS封装的质量。

实施例2

本实施例具有实施例1的全部技术特征，本实施例相对于实施例1的区别在于：所述第一开口呈由外向内的宽度逐渐变窄的斜槽状，即第一开口的侧面与底面成钝角的斜槽状；所述第二开口呈内外宽度相等的直孔状，即第二开口的侧面与底面呈直角的直孔状。本实施例形成斜槽状的第一开口和直孔状的第二开口。

实施例3

如图2a、图2b、图2c和图2d所示，本实施例具有实施例1的全部技术特征，本实施例相对于实施例1的区别在于：所述第一开口呈内外宽度相等的直槽状，即第一开口的侧面与底面成直角的直槽状；所述第二开口呈由外向内宽度逐渐变窄的斜孔状，即第二开口的侧面与底面呈钝角的斜孔状。本实施例形成直槽状的第一开口和斜孔状的第二开口。

实施例4

如图3a、图3b、图3c和图3d所示，本实施例具有实施例1的全部技术特征，本实施例相对于实施例1的区别在于：所述第一开口呈内外宽度相等的直槽状，即第一开口的侧面与底面成直角的直槽状；所述第二开口呈内外宽度相等的直孔状，即第二开口的侧面与底面呈直角的直孔状。本实施例形成直槽状的第一开口和直孔状的第二开口。

上述实施例1至实施例4，用于满足直接在芯片PIN上方硅基材上开圆孔硅开口并开到底的封装要求，即要求第一开口和第二开口的深度等于硅基材层厚度的封装要求，且上述实施例1至实施例4，形成了不同形状的第一开口和第二开口，用于满足不同封装工艺的要求，斜槽状和斜孔状有利于与后续工艺的融合衔接，直槽状和直孔状对干法去硅的工艺要求较高，但是其可以有效节省硅空间，满足芯片单元小型化的发展需求。

实施例5

本实施例基于实施例1、实施例2、实施例3和实施例4中的任一项实施，区别在于：所述粘合剂层与所述玻璃层之间设有支撑围堰层14，相邻两个芯片单元的两个所述支撑围堰层之间形成围堰间隙17，且所述围堰间隙与所述第一开口相对。用于满足封装结构具有支撑围堰层时的封装要求，围堰间隙与第一开口相对，在切割芯片单元时，仍然只需同时切割氧化层、粘合剂层和玻璃层而无需切割硅基材层和支撑围堰层即可将芯片从整片晶圆分离出来。

实施例6

如图4a、图4b、图4c、图4d、图5a、图5b、图5c和图5d所示，本实施例基于实施例1、实施例2、实施例3、实施例4和实施例5中的任一项实施，区别在于：每个芯片单元四周的所述硅基材层上的切割道处开设有槽状第三开口3，所述第三开口的宽度大于相邻两芯片单元对应的所述芯片PIN脚之间的距离，所述第三开口的深度小于所述硅基材层的厚度，所述第一开口和所述第二开口分别形成于所述第三开口内的硅基材层上。所述第三开口呈由外向内的宽度逐渐变窄的斜槽状，即第三开口的侧面与底面呈钝角的斜槽状。

本实施例主要应用于在一些晶圆级芯片的CIS封装过程中，要求先开深度小于整体硅基材厚度的槽状开口，然后再在芯片PIN上方也就是上述槽状开口的底面上开圆孔硅开口并开到底的封装要求，这种结构，第一开口与第二开口的深度小于硅基材层的整体厚度，这就需要在硅基材层的切割道处预先开设宽度大于芯片PIN脚位置距离的第三开口，第三开口的深度等于硅基材层的整体厚度与第一开口的深度之差，这种情况下，晶圆级芯片的CIS封装结构的封装方法，包括如下步骤：

1）提供包含若干个所述芯片单元的晶圆，每个所述芯片单元包括顺序形成的所述硅基材层、所述氧化层、所述粘合剂层、所述玻璃层和若干个间隔排布在每个芯片单元四周的所述芯片PIN脚；

2）在每个芯片单元四周的所述硅基材层上的切割道处开设所述第三开口，所述第三开口的宽度大于相邻两芯片单元对应的所述芯片PIN脚之间的距离，所述第三开口的深度小于所述硅基材层的厚度。

3）沿所述切割道，在所述第三开口内的硅基材层上覆盖光刻胶6，并用光刻的方式形成露出光刻图形，所述光刻图形包括沿每个芯片单元四周的所述切割道形成的具有一定宽度的条孔7和位于所述条孔两侧的与每个所述芯片PIN脚的位置相对的小孔8。

4）采用干法去硅在步骤3形成的所述小孔和所述条孔处同时蚀刻出所述第一开口和所述第二开口。

实施例7

本实施例具有实施例6的全部技术特征，本实施例相对于实施例6的区别在于：所述第三开口呈内外宽度相等的直槽状，即第一开口的侧面与底面成直角的直槽状。

上述实施例6和实施例7，用于满足要求先开深度小于整体硅基材厚度的槽状开口，然后再在芯片PIN上方也就是上述槽状开口的底面上开圆孔硅开口并开到底的封装要求，即这种结构，第一开口与第二开口的深度小于硅基材层的整体厚度，且上述实施例6和实施例7，形成了不同形状的第三开口，用于满足不同封装工艺的要求，斜槽状第三开口有利于与后续工艺的融合衔接，直槽状第三开口对干法去硅的工艺要求较高，但是其可以有效节省硅空间，满足芯片单元小型化的发展需求。

综上，本发明晶圆级芯片的CIS封装结构的封装方法主要包括在硅基材层上进行光刻、深孔刻蚀与芯片切割道处同步刻蚀开槽等步骤，通过在相邻两个芯片单元的切割道处开设斜槽或者直槽状第一开口，形成芯片单元之间切割道处一定宽度內无硅的结构，这样，在切割芯片单元时，只需同时切割氧化层、粘合剂层和玻璃层而无需切割硅基材层即可将芯片从整片晶圆分离出来。因此，本发明能够有效避免芯片切割时产生晶圆表面硅微裂，减少在切割时造成的芯片不必要的损伤，使芯片中间的硅基材层保持完整无裂纹，从而保证晶圆级芯片CIS封装的质量。具体实施时，若是要求第一开口的深度等于所述硅基材层厚度，则直接在芯片单元四周的硅基材层上面覆盖光刻胶，并用光刻的方式在硅基材上面形成光刻图形，并且用干法去硅技术将图形上露出硅的部分蚀刻出宽度略宽于刀片厚度的斜槽或者直槽状第一开口和斜孔或者直孔状第二开口，第一开口和第二开口大小没有必然联系，第一开口和第二开口的深宽比按实际需求不限，只要保证第一开口和第二开口间隔没有交点即可。若是要求第一开口的深度小于所述硅基材层厚度，则必须先在所述硅基材层切割道处开设宽度大于所述芯片PIN脚位置距离的第三开口，所述第三开口的深度等于所述硅基材层厚度与所述第一开口深度之差，其形状为斜槽或者直槽状，所述第三开口包括两个侧面与一个底面。在所述第三开口形成之后，在整个芯片上面覆盖光刻胶，并用光刻的方式在所述第三开口的底面上形成露出所述底面的光刻图形，并且用干法去硅技术将图形上露出硅的部分蚀刻出宽度略宽于刀片厚度的斜槽或者直槽状第一开口和斜孔或者直孔状第二开口，第一开口和第二开口大小没有必然联系，第一开口和第二开口的深宽比按实际需求不限，只要保证第一开口和第二开口间隔没有交点即可。

以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (8)

1.一种晶圆级芯片的CIS封装结构，包括若干个间隔排布的芯片单元(1)，每个芯片单元包括硅基材层(11)，相邻两个芯片单元的两个硅基材层之间形成切割道(2)，其特征在于：沿每个芯片单元四周的所述切割道开设有槽状第一开口(4)，所述第一开口厚度方向贯通所述硅基材层，且所述第一开口的宽度大于后续切割所使用的刀片的厚度，在所述第一开口上方两侧的硅基材层上分别开设有若干个孔状第二开口(5)，且若干个所述第二开口沿所述第一开口长度方向间隔排布，所述第二开口贯通所述硅基材层；所述芯片单元还包括顺序设置的氧化层(12)、粘合剂层(13)和玻璃层(15)，所述氧化层接触所述硅基材层，与所述第二开口相对的所述粘合剂层上形成有取代所述氧化层的芯片PIN脚(16)；所述粘合剂层与所述玻璃层之间设有支撑围堰层(14)，相邻两个芯片单元的两个所述支撑围堰层之间形成围堰间隙(17)，且所述围堰间隙与所述第一开口相对。

2.根据权利要求1所述的晶圆级芯片的CIS封装结构，其特征在于：所述第一开口呈由外向内的宽度逐渐变窄的斜槽状和内外宽度相等的直槽状中的一种。

3.根据权利要求2所述的晶圆级芯片的CIS封装结构，其特征在于：所述第二开口呈由外向内宽度逐渐变窄的斜孔状和内外宽度相等的直孔状中的一种。

4.根据权利要求1所述的晶圆级芯片的CIS封装结构，其特征在于：每个芯片单元四周的所述硅基材层上的切割道处开设有槽状第三开口(3)，所述第三开口的宽度大于相邻两芯片单元对应的所述芯片PIN脚之间的距离，所述第三开口的深度小于所述硅基材层的厚度，所述第一开口和所述第二开口分别形成于所述第三开口内的硅基材层上。

5.根据权利要求4所述的晶圆级芯片的CIS封装结构，其特征在于：所述第三开口的呈由外向内的宽度逐渐变窄的斜槽状和内外宽度相等的直槽状中的一种。

6.一种如权利要求1所述的晶圆级芯片的CIS封装结构的封装方法，其特征在于：包括如下步骤：

1)提供包含若干个所述芯片单元的晶圆，每个所述芯片单元包括顺序形成的所述硅基材层、所述氧化层、所述粘合剂层、所述玻璃层和若干个间隔排布在每个芯片单元四周的所述芯片PIN脚；

2)在所述硅基材层上覆盖光刻胶(6)，并用光刻的方式形成露出光刻图形，所述光刻图形包括沿每个芯片单元四周的所述切割道形成的具有一定宽度的条孔(7)和位于所述条孔两侧的与每个所述芯片PIN脚的位置相对的小孔(8)；

3)采用干法去硅在步骤2形成的小孔和条孔处同时蚀刻出所述第一开口和所述第二开口。

7.一种如权利要求4所述的晶圆级芯片的CIS封装结构的封装方法，其特征在于：包括如下步骤：

1)提供包含若干个所述芯片单元的晶圆，每个所述芯片单元包括顺序形成的所述硅基材层、所述氧化层、所述粘合剂层、所述玻璃层和若干个间隔排布在每个芯片单元四周的所述芯片PIN脚；

2)在每个芯片单元四周的所述硅基材层上的切割道处开设所述第三开口，所述第三开口的宽度大于相邻两芯片单元对应的所述芯片PIN脚之间的距离，所述第三开口的深度小于所述硅基材层的厚度；

3)沿所述切割道，在所述第三开口内的硅基材层上覆盖光刻胶(6)，并用光刻的方式形成露出光刻图形，所述光刻图形包括沿每个芯片单元四周的所述切割道形成的具有一定宽度的条孔(7)和位于所述条孔两侧的与每个所述芯片PIN脚的位置相对的小孔(8)；

4)采用干法去硅在步骤3形成的所述小孔和所述条孔处同时蚀刻出所述第一开口和所述第二开口。

8.根据权利要求6或7所述的晶圆级芯片的CIS封装结构的封装方法，其特征在于：所述粘合剂层与所述玻璃层之间设有支撑围堰层(14)，相邻两个芯片单元的两个所述支撑围堰层之间形成围堰间隙(17)，且所述围堰间隙与所述第一开口相对。