CN107564857B - 晶圆级切割方法、封装方法及封装结构 - Google Patents

晶圆级切割方法、封装方法及封装结构 Download PDF

Info

Publication number
CN107564857B
CN107564857B CN201710680996.9A CN201710680996A CN107564857B CN 107564857 B CN107564857 B CN 107564857B CN 201710680996 A CN201710680996 A CN 201710680996A CN 107564857 B CN107564857 B CN 107564857B
Authority
CN
China
Prior art keywords
wafer
groove
etching
etching technics
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710680996.9A
Other languages
English (en)
Other versions
CN107564857A (zh
Inventor
孙鹏
李昭强
任玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710680996.9A priority Critical patent/CN107564857B/zh
Publication of CN107564857A publication Critical patent/CN107564857A/zh
Application granted granted Critical
Publication of CN107564857B publication Critical patent/CN107564857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Dicing (AREA)

Abstract

本发明涉及半导体器件封装领域，具体涉及晶圆级切割方法、封装方法及封装结构。该晶圆级切割方法，包括如下步骤：通过第一刻蚀工艺，在晶圆第一表面的待切割区域形成向内凹陷的第一凹槽；通过第二刻蚀工艺，在晶圆的第二表面对应于第一凹槽的垂直下方形成向内凹陷的第二凹槽；通过第三刻蚀工艺，形成贯通第一凹槽与第二凹槽的狭缝；狭缝的宽度小于第一凹槽的宽度，且小于第二凹槽的宽度。本发明通过在晶圆的相对表面分别进行刻蚀，从而有效地保证了切割过程中的切割面平整，避免出现翻边等现象；此外，通过对狭缝的宽度的限制，使得切割完成后晶圆本体的面积大于芯片在晶圆本体上的覆盖面积，从而对芯片阵列形成保护，提高了产品的良品率。

Description

晶圆级切割方法、封装方法及封装结构
技术领域
本发明涉及半导体器件封装领域，具体涉及一种晶圆级切割方法、封装方法及封装结构。
背景技术
随着微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内，即片上系统。这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。
传统的芯片封装方式先切割再封测，而封装后至少增加原芯片20％的体积。晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称为WLCSP)不同于传统的芯片封装方式，而是在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。
现有技术中，在对整片晶圆进行切割时，一般采用单一性切割方式，即采用激光或机械切割。然而，近年来工业界针对WLCSP封装产品的失效分析时发现，有相当高的比例来自于晶片崩缺，该单一性切割方式是导致晶片崩缺的最主要的原因。
发明内容
因此，本发明要解决的是现有技术中的由于单一性切割方式所导致晶片崩缺的缺陷的问题。
本发明提供一种晶圆级切割方法，包括如下步骤：
通过第一刻蚀工艺，在晶圆第一表面的待切割区域形成向内凹陷的第一凹槽；
通过第二刻蚀工艺，在所述晶圆的第二表面对应于所述第一凹槽的垂直下方形成向内凹陷的第二凹槽；
在所述待切割区域，通过第三刻蚀工艺，形成贯通所述第一凹槽与所述第二凹槽的狭缝；
所述狭缝的宽度小于所述第一凹槽的宽度，且小于所述第二凹槽的宽度。
可选地，所述第一凹槽和/或所述第二凹槽的横截面为弓形。
可选地，所述第一凹槽的深度与宽度比为1:4～1:2；所述第二凹槽的深度与宽度比为1:2～2:1。
可选地，当所述晶圆厚度大于200μm时，所述第一凹槽的深度为30μm～60μm；当所述晶圆厚度小于200μm时，所述第一凹槽的深度不大于所述晶圆厚度的1/4。
可选地，所述第二凹槽的深度为15μm～30μm。
可选地，所述第一刻蚀工艺、所述第二刻蚀工艺、所述第三刻蚀工艺独立选自湿法刻蚀或干法刻蚀。
可选地，所述第一刻蚀工艺、所述第二刻蚀工艺、所述第三刻蚀工艺中的至少一种为各向同性刻蚀工艺。
本发明还提供一种晶圆级封装方法包括如下步骤：
提供晶圆；
在所述晶圆表面直接形成缓冲层；
在所述晶圆表面形成芯片阵列；
在所述缓冲层上直接形成部分覆盖所述芯片阵列的聚合物层；
采用本发明第一方面任一项所述的晶圆级切割方法对所述芯片阵列进行切割。
可选地，所述聚合物层不覆盖或不全覆盖所述待切割区域。
本发明还提供一种晶圆级封装结构，由本发明第二方面任一项所述的晶圆级封装方法制备。
本发明技术方案，具有如下优点：
1.本发明提供的晶圆级切割方法，包括如下步骤：通过第一刻蚀工艺，在晶圆第一表面的待切割区域形成向内凹陷的第一凹槽；通过第二刻蚀工艺，在所述晶圆的第二表面对应于所述第一凹槽的垂直下方形成向内凹陷的第二凹槽；在所述待切割区域，通过第三刻蚀工艺，形成贯通所述第一凹槽与所述第二凹槽的狭缝；所述狭缝的宽度小于所述第一凹槽的宽度，且小于所述第二凹槽的宽度。本发明采用多级切割工艺对晶圆进行切割，避免了单次切割由于冲击力大造成的晶片崩裂的问题。先通过在晶圆的相对表面分别进行刻蚀，从而有效地保证了切割过程中的切割面平整，避免晶圆上下表面出现翻边、毛边等现象；再通过刻蚀形成宽度小于第一凹槽以及第二凹槽的宽度的狭缝将晶圆分离，狭缝切割使得切割完成后晶圆本体的面积大于芯片在晶圆本体上的覆盖面积，保证了晶圆本体的机械强度，进一步提高了产品的良品率。
另外，经多级切割工艺后，晶圆本体的侧壁会形成多级表面，能够增大了晶圆本体的比表面积，从而保证芯片产生的热量有效散出，进而延长了芯片的使用寿命。
2.本发明提供的晶圆切割方法，通过刻蚀工艺使得第一凹槽和/或第二凹槽的横截面为弓形，切割时能够将破坏载荷分散至晶圆的水平方向和垂直方向，进而有效避免了切割面出现翻边、毛边等影响产品良品率的问题，保证了产品良率。
3.本发明提供的晶圆切割方法，通过设置第一凹槽的深度与宽度比为1:4～1:2，第二凹槽的深度与宽度比为1:2～2:1，能够有效降低晶圆垂直方向的破坏载荷，从而保证产品良率。
4.本发明提供的晶圆封装方法，包括以下步骤：提供晶圆；在所述晶圆表面直接形成缓冲层；在所述晶圆表面形成芯片阵列；在所述缓冲层上直接形成部分覆盖所述芯片阵列的聚合物层；采用本发明第一方面任一项所述的晶圆级切割方法对所述芯片阵列进行切割。通过在缓冲层上直接形成部分覆盖芯片阵列的聚合物层，即聚合物层的覆盖区域小于缓冲层的覆盖区域，从而有效防止了在切割过程中导致的聚合物层分层失效，进而提高了产品的良品率。
5.本发明提供的晶圆级封装结构，通过由本发明第二方面任一项所述的晶圆级封装方法制备，该封装结构简单，易于工业化生产。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中晶圆级切割方法的流程图；
图2a-图2c为本发明实施例1-实施例4中通过截面图示出了通过图1的切割方法的WLCSP的结构示意图；
图3为本发明实施例5中晶圆级封装方法的流程图；
图4a-图4g为本发明实施例5中通过截面图示出了通过图3的封装方法的WLCSP的结构示意图；
图5为本发明实施例8中晶圆级封装结构的示意图；
附图标记：
图2a-图2c：10-晶圆；11-第一凹槽；12-第二凹槽；13-狭缝；
图4a-图4g，图5：1-晶圆；2-缓冲层；3-金属层；4-第一光阻胶层；5-重分布层；6-聚合物层；7-第二光阻胶层；11-第一凹槽。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供一种晶圆级切割方法，可应用于WLCSP封装制程中。在本实施例的描述过程中，第一表面为晶圆的背面，即没有形成芯片阵列的面，第二表面为晶圆的正面，即形成有芯片阵列的面，但是本发明的保护范围并不限于此，所有能够实现本发明目的的，均属于本发明的保护范围。例如，第一表面为晶圆的正面，第二表面为晶圆的背面。
本实施中所提供的晶圆级切割方法，如图1所示，包括如下步骤：
S01：通过第一刻蚀工艺，在晶圆第一表面的待切割区域形成向内凹陷的第一凹槽。
如图2a所示，通过第一刻蚀工艺，在晶圆10背面的待切割区域形成向内凹陷的第一凹槽11。该第一刻蚀工艺可以各向同性刻蚀，即晶圆10背面的待切割区域在各个方向上都受到同样的刻蚀，从而该第一凹槽11的横截面为弓形，进而分散了在刻蚀过程中的应力。该第一凹槽11的深度h1与宽度d1比为1:4～1:2，其中当晶圆10厚度大于200μm时，该第一凹槽11的深度h1为30μm～60μm；当晶圆10厚度小于200μm时，该第一凹槽11的深度h1不大于晶圆厚度的1/4。
作为本实施例的一种可选实施方式，晶圆10厚度为180μm，该第一凹槽11的深度h1与宽度d1比为1:3，其中该第一凹槽11的深度h1为40μm，能够有效降低晶圆10垂直方向的破坏载荷，从而保证产品良率。
S02：通过第二刻蚀工艺，在晶圆第二表面对应于所述第一凹槽的垂直下方形成向内凹陷的第二凹槽。
如图2b所示，通过第二刻蚀工艺，在晶圆10正面且对应于第一凹槽11的垂直下方形成向内凹陷的第二凹槽12。该第二刻蚀工艺可以为干法刻蚀，即用等离子体进行薄膜刻蚀的技术。
本实施例中，利用气压为1000帕的氧气的辉光放电，产生能与薄膜发生离子化学反应的分子或分子基团，生成的反应产物是挥发性的。由于反应产物在低气压的真空室中被抽走，从而实现刻蚀。采用干法刻蚀SiO2膜的期间，可根据O2膜的生长方式、厚度、膜中杂质含量进行调整。本实施例中，干法刻蚀速度4000埃/分，从而使得第二凹槽12的深度h2与宽度d2比为1:2～2:1，其中该第二凹槽12的深度h2为15～30μm，能够有效降低晶圆垂直方向的破坏载荷，从而保证产品良率。
作为本实施例的一种可选实施方式，该第二凹槽12的深度h2与宽度d2比为1:1，其中该第二凹槽12的深度h2为20μm。
S03：在待切割区域，通过第三刻蚀工艺，形成贯通第一凹槽与所述第二凹槽的狭缝；所述狭缝的宽度小于第一凹槽的宽度，且小于第二凹槽的宽度。
如图2c所示，通过第三刻蚀工艺形成贯通第一凹槽11与第二凹槽12的狭缝13，该第三刻蚀工艺可以为干法各向异性刻蚀工艺形成，其中，腐蚀气体为SF6，C4F8和O2。本实施例中，干法刻蚀速度12000埃/分，进而在保证切割质量的同时，提高切割效率，进而提高产品的生产效率。作为本实施例的一种可选实施方式，狭缝13的宽度为20μm。
实施例2
本实施例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，本实施例中的第二刻蚀工艺为激光刻蚀。
本实施例中，第二凹槽12采用激光刻蚀工艺形成，第二凹槽12的深度h2与宽度d2比为1:2～2:1，其中该第二凹槽12的深度h2为15μm～30μm。激光刻蚀工艺属于各向同性刻蚀工艺，即利用激光的高能量，产生极短的脉冲激光，使物质瞬间被汽化，不伤及周围物质。能够精确的控制作用深度，并有效降低晶圆垂直方向的破坏载荷，从而保证产品良率。作为本实施例的一种可选实施方式，采用波长为1064nm，脉宽为75ns的激光，使得该第二凹槽12的深度h2与宽度d2比为1:1，其中该第二凹槽12的深度h2为20μm。
实施例3
本实施例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，本实施例中的第一刻蚀工艺为湿法刻蚀。
其中，第一刻蚀工艺为湿法刻蚀，即利用相应的刻蚀液先将晶圆要刻蚀的膜进行分解，再把其变为可溶性的化合物去除。通过对化学试剂进行相应的选择、浓度搭配并且保持刻蚀液特定的温度等来达到特定的刻蚀选择比和所需要的刻蚀速度。本实施例中，需要对晶圆10进行湿法刻蚀，由于晶圆10的主要材料为SiO2，本实施例中，SiO2刻蚀腐蚀液用HF、NH4F和去离子水配成。其中，SiO2刻蚀液的PH值大于4小于5，温度大于三十且小于四十摄氏度。作为本实施例的一种可选实施方式，SiO2刻蚀液的PH值为4.5，温度35℃、腐蚀速率为0.2μm/min，从而使得第一凹槽11的深度h1与宽度d1比为1:2，其中该第一凹槽11的深度h1为40μm，进而在保证切割质量的同时，提高切割效率，进而提高产品的生产效率。
实施例4
本实施例提供一种晶圆级切割方法，具体方法同实施例3，唯一不同的是，本实施例中的第一刻蚀工艺为各向同性刻蚀，第二刻蚀工艺为激光刻蚀。
本实施例中，第一凹槽11采用各向同性刻蚀形成，即在晶圆10背面的待切割区域在各个方向上都受到同样的刻蚀，从而使得第一凹槽11的横截面为弓形，进而分散了在刻蚀过程中的应力。本实施例中，第一凹槽11的深度h1与宽度d1比为1:2，其中该第一凹槽11的深度h1为40μm，进而在保证切割质量的同时，提高切割效率，进而提高产品的生产效率。
本实施例中，第二凹槽12采用激光刻蚀工艺形成，从而使得第二凹槽12的深度h2与宽度d2比为1:2～2:1，其中该第二凹槽12的深度h2为15～30μm，能够有效降低晶圆垂直方向的破坏载荷，从而保证产品良率。作为本实施例的一种可选实施方式，采用波长为1064nm，脉宽为75ns的激光，使得该第二凹槽12的深度h2与宽度d2比为1:1，其中该第二凹槽12的深度h2为20μm。
本发明中第一刻蚀工艺，第二刻蚀工艺以及第三刻蚀工艺并不限于实施例1至实施例4中所述的各刻蚀工艺的组合。本发明中的第一刻蚀工艺，第二刻蚀工艺以及第三刻蚀工艺，在保证至少一种为各向同性刻蚀的前提下，从而保证晶圆10在经过上述三种刻蚀工艺刻蚀所形成的横截面中，至少有一个为弓形，切割时能够将破坏载荷分散至晶圆的水平方向和垂直方向，从而避免刻蚀过程中应力集中的问题。其余两种刻蚀工艺可以分别独立选自湿法刻蚀、干法刻蚀以及各向异性刻蚀。
本发明提供的晶圆级切割方法，采用多级切割工艺对晶圆10进行切割，一方面避免了单次切割由于冲击力大造成的晶片崩裂的问题；另一方面，经多级切割工艺后，晶圆本体的侧壁会形成多级表面，能够增大了晶圆本体的比表面积，从而保证芯片产生的热量有效散出，进而延长了芯片的使用寿命。
实施例5
本施例提供一种晶圆级封装方法，应用于WLCSP封装制程中。该封装方法，如图3所示，包括以下步骤：
S20：提供晶圆。
晶圆的主要组成成分是硅，而硅是由石英砂所精练出来的，晶圆便是硅元素加以纯化(99.999％)，接着是将这些纯硅制成硅晶棒，成为制造集成电路的石英半导体的材料，经过照相制版，研磨，抛光，切片等程序，将多晶硅融解拉出单晶硅晶棒，然后切割成一片一片薄薄的晶圆，即为本实施例中的晶圆1。
S21：在晶圆表面直接形成缓冲层。
如图4a所示，在晶圆1表面直接形成缓冲层2，用来降低由于温度变化所引起的PCB和硅的热失配产生的热-机械应力。本实施例中形成缓冲层2的方法选自但不限于热氧化法，所有能够在晶圆表面形成缓冲层2的方法均属于本发明的保护范围。本实施例中，缓冲层2的材料为聚酰亚胺、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚二甲基硅氧烷、聚氨酯中的一种，或者其组合。
S22：在晶圆表面形成芯片阵列。
如图4a-图4g所示，在晶圆1表面形成芯片阵列的方法，包括以下步骤：
S221：如图4a所示，在缓冲层2表面形成第一金属层3，用作芯片阵列的凸点下金属层(Under Bumping Metallization，简称为UBM)；
S222：如图4b所示，在缓冲层2的表面涂布光阻胶层4，采用掩膜板对光阻胶层4进行曝光显影，以露出部分缓冲层2以及全部的第一金属层3；在被刻蚀的部分形成第二金属层5，用作芯片阵列的重分布层(Redistribution Layer，简称为RDL)；
S223：如图4c所示，将光阻胶层4去除，RDL层的分布结构；
S23：在所述缓冲层上直接形成部分覆盖所述芯片阵列的聚合物层；
如图4d所示，在缓冲层2上直接形成部分覆盖芯片阵列的聚合物层6，该聚合物层6在晶圆1表面的覆盖区域小于缓冲层2的覆盖区域，聚合物层6可以不覆盖待切割区域，也可以不全覆盖待切割区域。作为本实施例的一种可选实施方式，该聚合物层6覆盖部分待切割区域，在切割过程中分散应力，从而避免在切割过程中所导致的聚合物层6分层，进而导致的器件失效。
S24：采用实施例1-实施例4中任一项所述的晶圆级切割方法对所述芯片阵列进行切割。
如图4e-4f所示，将晶圆反转背面朝上，在背面涂布部分覆盖背面的光阻层7，露出该晶圆1的待切割区域，采用实施例1-实施例4中任一项所述的第一刻蚀工艺对待切割区域进行刻蚀，从而形成第一凹槽11。在第一凹槽11形成之后，去除光阻层7。
如图4g所示，将晶圆反转，正面朝上，进行晶圆植球工艺，即将晶球直接放置在刻好的电路晶圆上。
其中，相比于先在晶圆正面完成植球，然后在进行切割；本实施例中，在晶圆正面植球工艺之前，先将晶圆1反转，背面朝上，采用第一刻蚀工艺，在晶圆1背面形成第一凹槽11，从而避免了晶圆反转过程中对晶球造成的损坏，进而提高了产品的良品率。
采用实施例1-实施例4中任一项所述的第二刻蚀工艺对待切割区域进行刻蚀，从而形成第二凹槽12，采用第三刻蚀工艺对待切割区域进行刻蚀，从而形成狭缝13，进而芯片阵列的切割完成，即封装完成。
实施例6
本实施例提供一种晶圆级封装方法，步骤同实施例5，唯一不同之处在于：实施例2中步骤S221省略，即本实施例中的芯片阵列中包括有RDL层，并没有UBM层。
实施例7
本实施例提供一种晶圆级封装方法，步骤同实施例5，唯一不同之处在于：实施例2中步骤S222以及步骤S223省略，即本实施例中的芯片阵列中包括有UBM层，并没有RDL层。
未在实施例2至实施例4中详尽描述的晶圆级切割方法，请参照实施例1至实施例4，在此不再赘述。
实施例8
本实施例提供一种封装结构，如图5所示，采用实施例5中所述的封装方法制备，其中，该封装结构中的芯片阵列中包括有UBM层3以及RDL层5。本实施例中晶球间距为0.5mm，芯片阵列为6*6，从而保证良好的热循环可靠性。
实施例9
本实施例提供一种封装结构，采用实施例6中所述的封装方法制备，其中，该封装结构中的芯片阵列中包括有RDL层，并没有UBM层。本实施例中晶球间距为0.5mm，芯片阵列为12*12，从而保证良好的热循环可靠性。
实施例10
本实施例提供一种封装结构，采用实施例7中所述的封装方法制备，其中，该封装结构中的芯片阵列中包括有UBM层，并没有RDL层。本实施例中晶球间距为0.5mm，芯片阵列为6*6，从而保证良好的热循环可靠性。
对比例1
本对比例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，本对比例中的切割采用一次湿法刻蚀工艺，SiO2刻蚀液的PH值为4.5，温度35℃、腐蚀速率为0.2μm/min。
对比例2
本对比例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，本对比例中的切割采用一次干法刻蚀工艺，利用气压为1000帕的氧气的辉光放电，干法刻蚀速度12000埃/分。
对比例3
本对比例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，本对比例中的切割采用一次激光刻蚀工艺。
对比例4
本对比例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，不包括步骤S02，即未刻蚀第二凹槽。
对比例5
本对比例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，步骤S01中，第一凹槽11的深度h1与宽度d1比为1:1，其中该第一凹槽11的深度h1为80μm。
对比例6
本对比例提供一种晶圆级切割方法，具体方法同实施例1，唯一不同的是，步骤S02中第二凹槽的深度h2与宽度d2比为3:1，狭缝的宽度为50μm。
表1各实施例所对应的切割后晶圆产品的良品率
从表1中数据可以看出，本发明实施例1至实施例4中所提供的晶圆级切割方法，通过在晶圆的相对表面分别进行刻蚀，从而有效地保证了切割过程中的切割面平整，避免出现翻边、毛边等现象，进而提高产品的良品率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种晶圆级切割方法，其特征在于，包括如下步骤：
通过第一刻蚀工艺，在晶圆第一表面的待切割区域形成向内凹陷的第一凹槽；
通过第二刻蚀工艺，在所述晶圆的第二表面对应于所述第一凹槽的垂直下方形成向内凹陷的第二凹槽；
在所述待切割区域，通过第三刻蚀工艺，形成贯通所述第一凹槽与所述第二凹槽的狭缝；
所述狭缝的宽度小于所述第一凹槽的宽度，且小于所述第二凹槽的宽度。
2.根据权利要求1所述的晶圆级切割方法，其特征在于，所述第一凹槽和/或所述第二凹槽的横截面为弓形。
3.根据权利要求1所述的晶圆级切割方法，其特征在于，所述第一凹槽的深度与宽度比为1:4～1:2；所述第二凹槽的深度与宽度比为1:2～2:1。
4.根据权利要求1-3任一项所述的晶圆级切割方法，其特征在于，当所述晶圆厚度大于200μm时，所述第一凹槽的深度为30μm～60μm；当所述晶圆厚度不大于200μm时，所述第一凹槽的深度不大于所述晶圆厚度的1/4。
5.根据权利要求1-3任一项所述的晶圆级切割方法，其特征在于，所述第二凹槽的深度为15μm～30μm。
6.根据权利要求1-3任一项所述的晶圆级切割方法，其特征在于，所述第一刻蚀工艺、所述第二刻蚀工艺、所述第三刻蚀工艺独立选自湿法刻蚀或干法刻蚀。
7.根据权利要求1-3任一项所述的晶圆级切割方法，其特征在于，所述第一刻蚀工艺、所述第二刻蚀工艺、所述第三刻蚀工艺中的至少一种为各向同性刻蚀工艺。
8.一种晶圆级封装方法，其特征在于，包括如下步骤：
提供晶圆；
在所述晶圆表面直接形成缓冲层；
在所述晶圆表面形成芯片阵列；
在所述缓冲层上直接形成部分覆盖所述芯片阵列的聚合物层；
采用权利要求1-7中任一项所述的晶圆级切割方法对所述芯片阵列进行切割。
9.根据权利要求8所述的晶圆级封装方法，其特征在于，所述聚合物层不覆盖或不全覆盖所述待切割区域。
10.一种晶圆级封装结构，其特征在于，由权利要求8或9所述的晶圆级封装方法制备。
CN201710680996.9A 2017-08-10 2017-08-10 晶圆级切割方法、封装方法及封装结构 Active CN107564857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710680996.9A CN107564857B (zh) 2017-08-10 2017-08-10 晶圆级切割方法、封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710680996.9A CN107564857B (zh) 2017-08-10 2017-08-10 晶圆级切割方法、封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN107564857A CN107564857A (zh) 2018-01-09
CN107564857B true CN107564857B (zh) 2019-11-12

Family

ID=60974025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710680996.9A Active CN107564857B (zh) 2017-08-10 2017-08-10 晶圆级切割方法、封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN107564857B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621026A (zh) * 2009-08-05 2010-01-06 武汉华工激光工程有限责任公司 玻璃钝化硅晶圆的背面激光切割方法
CN104465678A (zh) * 2013-09-18 2015-03-25 昆山西钛微电子科技有限公司 晶圆级芯片的cis封装结构及其封装方法
CN104637878A (zh) * 2015-02-11 2015-05-20 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法
CN105140200A (zh) * 2015-07-22 2015-12-09 华进半导体封装先导技术研发中心有限公司 晶圆级凸点封装结构的制作方法
CN105234563A (zh) * 2015-10-23 2016-01-13 强茂电子(无锡)有限公司 一种玻璃钝化硅晶圆的背面激光切割方法
CN106876333A (zh) * 2017-03-28 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装结构的制备方法及晶圆级封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621026A (zh) * 2009-08-05 2010-01-06 武汉华工激光工程有限责任公司 玻璃钝化硅晶圆的背面激光切割方法
CN104465678A (zh) * 2013-09-18 2015-03-25 昆山西钛微电子科技有限公司 晶圆级芯片的cis封装结构及其封装方法
CN104637878A (zh) * 2015-02-11 2015-05-20 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法
CN105140200A (zh) * 2015-07-22 2015-12-09 华进半导体封装先导技术研发中心有限公司 晶圆级凸点封装结构的制作方法
CN105234563A (zh) * 2015-10-23 2016-01-13 强茂电子(无锡)有限公司 一种玻璃钝化硅晶圆的背面激光切割方法
CN106876333A (zh) * 2017-03-28 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级封装结构的制备方法及晶圆级封装结构

Also Published As

Publication number Publication date
CN107564857A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
CN108529550B (zh) 基于晶圆键合工艺的圆片级封装mems芯片结构及其加工方法
KR101534229B1 (ko) 기판을 다이싱 하는 방법
KR102303143B1 (ko) 레이저 및 플라즈마 에칭에 의한 기판 다이싱을 위한 마스크 잔류물 제거
KR101463152B1 (ko) 레이저 스크라이빙 및 플라즈마 에칭에 의한 디바이스 싱귤레이션을 위한 인-시튜 증착된 마스크 층
US9048309B2 (en) Uniform masking for wafer dicing using laser and plasma etch
US9847219B2 (en) Semiconductor die singulation method
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US20140051232A1 (en) Semiconductor die singulation method
CN105185720B (zh) 一种增强键合强度的超薄热氧化晶圆键合工艺
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
CN107369611A (zh) 新型晶圆减薄背面金属化工艺
JP2016072572A (ja) 半導体片の製造方法
CN107564857B (zh) 晶圆级切割方法、封装方法及封装结构
US9130056B1 (en) Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
CN106558540A (zh) 等离子蚀刻单颗化半导体封装和相关方法
WO2006008829A1 (ja) 半導体装置の製造方法
EP3039710B1 (en) Wafer dicing method for improving die packaging quality
CN101840871A (zh) 晶圆级芯片尺寸封装法
CN110854065A (zh) 一种高深宽比tsv硅通孔的制备方法
CN106299031B (zh) 一种太阳电池用带硅片的微液滴刻蚀制绒方法
US20090302431A1 (en) Method of accessing semiconductor circuits from the backside using ion-beam and gas-etch
CN105449519A (zh) 一种双肩脊条的GaAs-基激光器的制备方法及利用该方法制备的GaAs-基激光器
CN107895716B (zh) 用于制造半导体芯片的方法及半导体封装构造
CN110854064A (zh) 一种tsv硅通孔和单层rdl再布线一次性整体成型方法
CN109979879A (zh) 半导体芯片制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant