CN110854064A - 一种tsv硅通孔和单层rdl再布线一次性整体成型方法 - Google Patents
一种tsv硅通孔和单层rdl再布线一次性整体成型方法 Download PDFInfo
- Publication number
- CN110854064A CN110854064A CN201911177527.0A CN201911177527A CN110854064A CN 110854064 A CN110854064 A CN 110854064A CN 201911177527 A CN201911177527 A CN 201911177527A CN 110854064 A CN110854064 A CN 110854064A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- rdl
- tsv
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 59
- 239000010703 silicon Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000002356 single layer Substances 0.000 title claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 239000010410 layer Substances 0.000 claims abstract description 55
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 238000011049 filling Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 238000010329 laser etching Methods 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 description 11
- 238000001704 evaporation Methods 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000708 deep reactive-ion etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种TSV硅通孔和单层RDL再布线一次性整体成型方法，包括如下步骤：步骤1、在硅晶片上进行刻孔；步骤2、在刻孔的内壁上沉积绝缘层；步骤3、在刻孔的内壁的绝缘层上沉积阻挡层；步骤4、在刻孔的内壁的阻挡层上沉积种子层；步骤5、在硅晶片上表面沉积介质层；步骤6、在介质层上刻蚀RDL线槽；步骤7、分别在RDL线槽和刻孔内电镀填充金属；步骤8、减薄硅晶片。该TSV硅通孔和单层RDL再布线一次性整体成型方法，将通孔填充与RDL布线同时进行，使通孔填充与RDL布线接触更加的良好，节省了制备时间以及制备难度。
Description
技术领域
本发明属于半导体封装技术领域，具体涉一种TSV硅通孔和单层RDL 再布线一次性整体成型方法。
背景技术
随着系统集成芯片的规模越来越大，三维集成技术可有效的减小微系统产品的水平方向占据的电路板面积，同时减小了互连线长度，降低了信号延迟，使得系统具有小尺寸、高性能、低功耗的优点。
TSV(through silicon via)技术是穿透硅通孔技术的缩写，一般简称硅通孔技术，是三维集成电路中堆叠芯片实现互连的一种技术解决方案。 TSV技术具有小体积、高密度、高集成度、互连延时小等优点，可以替代基于金属腔体或者低温共烧陶瓷LTCC(LowTemperature Cofired Ceramic) 的传统混合集成模块，极大地缩小模块的体积，减少重量，是当前射频系统集成化、小型化发展的主流方向。
后通孔(Via last)技术是硅通孔技术中成本较低的方案。主要的工艺步骤包括芯片背面减薄，硅刻蚀，硅背面和侧壁绝缘层制备，焊垫介质层开口，金属填充，植球等工艺。但半导体工业发展一直在追求保证可靠性的前提下，降低成本。后通孔技术也需要进一步降低成本。
目前，主要通过降低3D纵向叠加的高度，并降低TSV所需的孔深，为TSV 制造技术的应用减少障碍，降低成本。从降低成本角度看，后通孔(Via last) 技术的深孔物理气相沉积，电镀，背面再布线是主要的成本构成。此外，后通孔(Via last)技术形成的硅通孔结构通常是部分填充方式，孔底和焊垫连接部分较薄，容易造成分层、断裂等问题，且无介质层填充保护会导致金属的氧化，腐蚀以及应力造成的失效。
发明内容
本发明提供了一种TSV硅通孔和单层RDL再布线一次性整体成型方法，包括如下步骤：
步骤1、在硅晶片上进行刻孔；
步骤2、在刻孔的内壁上沉积绝缘层；
步骤3、在刻孔的内壁的绝缘层上沉积阻挡层；
步骤4、在刻孔的内壁的阻挡层上沉积种子层；
步骤5、在硅晶片上表面沉积介质层；
步骤6、在介质层上刻蚀RDL线槽；
步骤7、分别在RDL线槽和刻孔内电镀填充金属；
步骤8、减薄硅晶片。
所述步骤1、在硅晶片上进行刻孔，采用激光刻蚀法或者深反粒子刻蚀法。
所述绝缘层采用的材料为二氧化硅或氮化硅。
所述阻挡层为是二氧化硅、氮化硅、氮氧化硅、有机聚合物。
所述种子层为金属铜。
所述步骤8、减薄硅晶片是对晶片进行CMP研磨。
本发明的有益效果：本发明提供的这种TSV硅通孔和单层RDL再布线一次性整体成型方法，将通孔填充与RDL布线同时进行，通孔填充与RDL 布线接触更加的良好，节省了制备时间以及制备难度。
以下将结合附图对本发明做进一步详细说明。
附图说明
图1是TSV硅通孔的结构示意图一。
图2是TSV硅通孔的结构示意图二。
图3是TSV硅通孔的结构示意图三。
图4是TSV硅通孔的结构示意图四。
图5是TSV硅通孔的结构示意图五。
图6是TSV硅通孔的结构示意图六。
图7是TSV硅通孔的结构示意图七。
图中：1、硅晶片；2、刻孔；3、绝缘层；4、阻挡层；5、介质层；6、 RDL线槽。
具体实施方式
为进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及实施例对本发明的具体实施方式、结构特征及其功效，详细说明如下。
实施例1
本实施例提供了一种TSV硅通孔和单层RDL再布线一次性整体成型方法，包括如下步骤：
步骤1、如图1所示，在硅晶片1上进行制备刻孔2；
步骤2、如图2所示，在刻孔的内壁上沉积绝缘层3；
步骤3、如图3所示，在刻孔的内壁的绝缘层3上沉积阻挡层4；
步骤4、在刻孔的内壁的阻挡层4上沉积种子层；
步骤5、如图4所示，在硅晶片上表面沉积介质层5；
步骤6、如图5所示，在介质层5上刻蚀RDL线槽6；
步骤7、如图6所示，分别在RDL线槽6和刻孔2内电镀填充金属；
步骤8、如图7所示，减薄硅晶片。
进一步的，在制备TSV硅通孔之前，首先要准备硅晶片1，并且在硅晶片上制备刻孔2，采用激光刻蚀法或者深反粒子刻蚀法，如图1所示。优选的，硅晶片1所采用的硅材料的掺杂浓度为1015～1018cm-3，厚度为50～200μ m。所述深反应性离子刻蚀工艺可以是Bosch深反应性离子刻蚀(Bosch Deep Reactive Ion Etching，Bosch DRIE)工艺；具体包括：首先在半导体硅晶片1形成图案化的光刻胶层(未示出)；以光刻胶层为掩膜，交替地引入刻蚀性气体和保护性气体，从而交替地对硅晶片1进行蚀刻，以及对蚀刻后形成的侧壁进行保护，直至形成预定尺寸的刻孔2；最后去除所述光刻胶层。
进一步的，步骤2、在刻孔的内壁上沉积绝缘层3，可以采用电子化学气相沉积法；用电子束蒸发法蒸发高熔点材料，比一般电阻加热蒸发热效率高、束流密度大、蒸发速度快，制成的薄膜纯度高、质量好，厚度可以较准确地控制，可以广泛应用于制备高纯薄膜和导电玻璃等各种光学材料薄膜。
进一步的，步骤3、在刻孔的内壁的绝缘层3上沉积阻挡层4，可以采用电子化学气相沉积法。
进一步的，步骤4、在刻孔的内壁的阻挡层4上沉积种子层，可以同样采用电子束蒸发镀膜法；电子束蒸发法是真空蒸发镀膜的一种，是在真空条件下利用电子束进行直接加热蒸发材料，使蒸发材料气化并向基板输运，在基底上凝结形成薄膜的方法。在电子束加热装置中，被加热的物质放置于水冷的坩埚中，可避免蒸发材料与坩埚壁发生反应影响薄膜的质量，因此，电子束蒸发沉积法可以制备高纯薄膜，同时在同一蒸发沉积装置中可以安置多个坩埚，实现同时或分别蒸发，沉积多种不同的物质。
进一步的，步骤5、在硅晶片上表面沉积介质层5；可以采用电子化学气相沉积法。
进一步的，步骤6中在介质层5上采用离子刻蚀法刻蚀RDL线槽6。
进一步的，刻孔2的形状为垂直的圆柱形孔洞。
进一步的，所述绝缘层采用的材料为二氧化硅或氮化硅。
进一步的，所述阻挡层为是二氧化硅、氮化硅、氮氧化硅、有机聚合物。
进一步的，所述种子层为金属铜，在在RDL线槽6和刻孔2内电镀填充金属也是铜。
进一步的，所述步骤8、减薄硅晶片是对晶片进行CMP研磨。
综上所述，该TSV硅通孔和单层RDL再布线一次性整体成型方法，将通孔填充与RDL布线同时进行，通孔填充与RDL布线接触更加的良好，节省了制备时间以及制备难度。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (6)
1.一种TSV硅通孔和单层RDL再布线一次性整体成型方法，其特征在于，包括如下步骤：
步骤1、在硅晶片上进行刻孔；
步骤2、在刻孔的内壁上沉积绝缘层；
步骤3、在刻孔的内壁的绝缘层上沉积阻挡层；
步骤4、在刻孔的内壁的阻挡层上沉积种子层；
步骤5、在硅晶片上表面沉积介质层；
步骤6、在介质层上刻蚀RDL线槽；
步骤7、分别在RDL线槽和刻孔内电镀填充金属；
步骤8、减薄硅晶片。
2.如权利要求1所述的一种TSV硅通孔和单层RDL再布线一次性整体成型方法，其特征在于：所述步骤1、在硅晶片上进行刻孔，采用激光刻蚀法或者深反粒子刻蚀法。
3.如权利要求1所述的一种TSV硅通孔和单层RDL再布线一次性整体成型方法，其特征在于：所述绝缘层采用的材料为二氧化硅或氮化硅。
4.如权利要求1所述的一种TSV硅通孔和单层RDL再布线一次性整体成型方法，其特征在于：所述阻挡层为是二氧化硅、氮化硅、氮氧化硅、有机聚合物。
5.如权利要求1所述的一种TSV硅通孔和单层RDL再布线一次性整体成型方法，其特征在于：所述种子层为金属铜。
6.如权利要求1所述的一种TSV硅通孔和单层RDL再布线一次性整体成型方法，其特征在于：所述步骤8、减薄硅晶片是对晶片进行CMP研磨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911177527.0A CN110854064A (zh) | 2019-11-27 | 2019-11-27 | 一种tsv硅通孔和单层rdl再布线一次性整体成型方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911177527.0A CN110854064A (zh) | 2019-11-27 | 2019-11-27 | 一种tsv硅通孔和单层rdl再布线一次性整体成型方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110854064A true CN110854064A (zh) | 2020-02-28 |
Family
ID=69604937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911177527.0A Pending CN110854064A (zh) | 2019-11-27 | 2019-11-27 | 一种tsv硅通孔和单层rdl再布线一次性整体成型方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854064A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114725013A (zh) * | 2022-03-30 | 2022-07-08 | 清华大学 | 基于阻挡层绝缘层融合的硅通孔制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060033168A1 (en) * | 2004-07-16 | 2006-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| CN102386129A (zh) * | 2011-08-15 | 2012-03-21 | 中国科学院微电子研究所 | 同时制备垂直导通孔和第一层再布线层的方法 |
| CN103474393A (zh) * | 2013-09-11 | 2013-12-25 | 华进半导体封装先导技术研发中心有限公司 | 免cmp的电镀面铜去除及阻挡层复用的工艺方法 |
| CN104576521A (zh) * | 2015-01-27 | 2015-04-29 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv孔制造工艺 |
| US20150137323A1 (en) * | 2013-11-15 | 2015-05-21 | United Microelectronics Corp. | Method for fabricating through silicon via structure |
-
2019
- 2019-11-27 CN CN201911177527.0A patent/CN110854064A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060033168A1 (en) * | 2004-07-16 | 2006-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
| CN102386129A (zh) * | 2011-08-15 | 2012-03-21 | 中国科学院微电子研究所 | 同时制备垂直导通孔和第一层再布线层的方法 |
| CN103474393A (zh) * | 2013-09-11 | 2013-12-25 | 华进半导体封装先导技术研发中心有限公司 | 免cmp的电镀面铜去除及阻挡层复用的工艺方法 |
| US20150137323A1 (en) * | 2013-11-15 | 2015-05-21 | United Microelectronics Corp. | Method for fabricating through silicon via structure |
| CN104576521A (zh) * | 2015-01-27 | 2015-04-29 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv孔制造工艺 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114725013A (zh) * | 2022-03-30 | 2022-07-08 | 清华大学 | 基于阻挡层绝缘层融合的硅通孔制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8871641B2 (en) | Low resistance through-wafer via | |
| US6444576B1 (en) | Three dimensional IC package module | |
| TWI511248B (zh) | 多孔基材中之通路 | |
| US8129833B2 (en) | Stacked integrated circuit packages that include monolithic conductive vias | |
| CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
| CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
| US8617987B2 (en) | Through hole via filling using electroless plating | |
| US8766422B2 (en) | Through hole via filling using electroless plating | |
| US20140239444A1 (en) | Buried tsv's used for decaps | |
| CN111627893B (zh) | 包含二维移位的tsv半导体装置 | |
| CN103367285B (zh) | 一种通孔结构及其制作方法 | |
| CN100414702C (zh) | 半导体封装和制造方法 | |
| US20110121427A1 (en) | Through-substrate vias with polymer fill and method of fabricating same | |
| EP3306654B1 (en) | Method for etching through-silicon vias and corresponding semiconductor device | |
| JPH0917753A (ja) | 高密度集積回路パッケージおよびそれを形成する方法 | |
| CN102315157A (zh) | 一种tsv通孔形成方法和tsv通孔修正方法 | |
| CN102479766A (zh) | 半导体装置的制法、基材穿孔制程及其结构 | |
| CN111341665B (zh) | 一种芯片嵌入转接板凹槽制作方法 | |
| CN110854065A (zh) | 一种高深宽比tsv硅通孔的制备方法 | |
| CN110854064A (zh) | 一种tsv硅通孔和单层rdl再布线一次性整体成型方法 | |
| CN102376641A (zh) | 铜填充硅通孔的制作方法 | |
| CN108461465A (zh) | 一种硅通孔结构及其制备方法 | |
| US10886196B2 (en) | Semiconductor devices having conductive vias and methods of forming the same | |
| CN109037149B (zh) | 无缺陷穿硅通孔结构的制备方法 | |
| CN111769075B (zh) | 一种用于系统级封装的tsv无源转接板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200228 |
|
| RJ01 | Rejection of invention patent application after publication |