CN104465644A - 静电保护用可控硅结构 - Google Patents
静电保护用可控硅结构 Download PDFInfo
- Publication number
- CN104465644A CN104465644A CN201310435717.4A CN201310435717A CN104465644A CN 104465644 A CN104465644 A CN 104465644A CN 201310435717 A CN201310435717 A CN 201310435717A CN 104465644 A CN104465644 A CN 104465644A
- Authority
- CN
- China
- Prior art keywords
- type trap
- doped region
- electrostatic protection
- scr structure
- trap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种静电保护用可控硅结构，包括：位于半导体衬底上的第一N型阱和第一P型阱，在其中分别形成掺杂浓度提高的第二N型阱和第二P型阱，以及更高浓度的第一N+掺杂区和第一P+掺杂区。所述静电保护用可控硅结构通过不同浓度的阱区与掺杂区，在可控硅结构的NPN管与PNP管中形成三种浓度和位置不同的区域，使得可控硅结构在泄放静电电流时，增大泄放电流的路径，电流分布更加均匀，从而降低NPN管与PNP管的放大倍率，增大维持电压，有效的防止闩锁效应。另外，还可以通过调整第二N型阱和第二P型阱、第一N+掺杂区和第一P+掺杂区相互之间的距离来调整触发电压和维持电压。
Description
技术领域
本发明涉及静电放电防护回路，具体涉及一种静电保护用可控硅结构。
背景技术
静电放电（Electrostatic Discharge，ESD）是在我们生活中普遍存在的自然现象，但静电放电时在短时间内产生的大电流，会对集成电路产生致命的损伤，是集成电路生产应用中造成失效的重要问题。例如，对于发生在人体上的静电放电现象（Human-Body Model，HBM），通常发生在几百个纳秒内，最大的电流峰值可能达到几安培。其他一些模式，如机器放电模式（Machine Model，MM）、元件充电模式（Charged-Device Model，CDM），静电放电发生的时间更短，电流也更大。如此大的电流在短时间内通过集成电路，产生的功耗会严重超过其所能承受的最大值，从而对集成电路产生严重的物理损伤并最终失效。
为了解决该问题，在实际应用中主要从环境和电路两方面来解决。环境方面，主要是减少静电的产生和及时消除静电，例如应用不易产生静电的材料、增加环境湿度、操作人员和设备接地等；而电路方面，主要是增加集成电路本身的静电放电耐受能力，例如增加额外的静电保护器件或者电路来保护集成电路内部电路不被静电放电损害。
目前，可控硅结构器件被广泛应用于集成电路的静电保护，它的特点是：在泄放电流的过程中，电子和空穴同时参与泄放电路，使其泄放电流的能力很强，可以在很小的面积上实现很强的静电保护能力。图1是传统的可控硅结构示意图，如图1所示，在半导体衬底10上形成有P型阱11以及N型阱12，在P型阱11的表面形成有第一P+掺杂区13以及第一N+掺杂区14，在N型阱12的表面形成有第二P+掺杂区15以及第二N+掺杂区16，所有的掺杂区都以浅沟道隔离结构17进行隔离。
所述传统的可控硅结构共有三个PN结，可以看作由一个PNP管和一个NPN管所组成，PNP管和NPN管形成正反馈回路，使得器件触发后可以将电流不断放大，在放大过程中，PNP管和NPN管同时处于放大状态，电子和空穴同时参与电流导电，使可控硅器件具有很强的电流泄放能力。
但是，传统的可控硅结构具有一些缺点，例如：维持电压太低，而且很难提高，使得可控硅作为静电保护结构非常容易引入闩锁效应，造成集成电路失效；触发电压太高，使得可控硅结构无法保护内部电路。
目前，有很多用于提高可控硅维持电压或者降低触发电压的结构，例如，在传统的可控硅结构中的N型阱与P型阱中间插入高掺杂的N型或P型注入层，通过注入层与阱的击穿，来调整可控硅的触发电压，但是该方法对于触发电压和维持电压的调整效果有限，在最小线宽0.18um以下的工艺中效果不明显；通过版图的调整来增大可控硅的维持电压，通过缩小可控硅中发射极的面积来降低PNP或者NPN的发射效率，从而减小其放大倍率，增大维持电压，但是该方法无法对触发电压进行调整，并且对静电保护能力影响很大。
因此，如何同时实现对可控硅结构触发电压和维持电压的调整，提高可控硅结构的静电保护能力成为当前亟需解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种静电保护用可控硅结构，用于解决现有技术中可控硅结构维持电压太低以及触发电压太高的问题。
为实现上述目的及其他相关目的，本发明提供一种静电保护用可控硅结构，其包括：
位于半导体衬底上的第一N型阱和第一P型阱；
第二N型阱，位于所述第一N型阱中，靠近所述第一P型阱，其掺杂浓度高于所述第一N型阱；
第二P型阱，位于所述第一P型阱中，靠近所述第一N型阱，其掺杂浓度高于所述第一P型阱；
第一N+掺杂区，位于所述第二N型阱中，其掺杂浓度高于所述第二N型阱；
第一P+掺杂区，位于所述第二P型阱中，其掺杂浓度高于所述第二P型阱；
第二P+掺杂区与第三N+掺杂区，均位于所述第一N型阱中、所述第二N型阱之外，所述第二P+掺杂区靠近所述第一N+掺杂区；
第二N+掺杂区与第三P+掺杂区，均位于所述第一P型阱中、所述第二P型阱之外，所述第二N+掺杂区靠近所述第一P+掺杂区；
所有掺杂区之间都通过浅沟道隔离结构进行隔离。
进一步的，所述第一N型阱和第一P型阱的掺杂浓度均小于1E18/cm3。
进一步的，所述第二N型阱和第二P型阱的掺杂浓度为均1E18/cm3～1E19/cm3。
进一步的，所述第一N+掺杂区和第一P+掺杂区的掺杂浓度均大于1E20/cm3。
进一步的，所述第二N型阱与所述第二P型阱之间的间隔小于5um。
进一步的，所述第二N型阱与所述第二P型阱之间的间隔，加上所述第二N型阱与所述第二P型阱的宽度，总的距离为5um～20um。
进一步的，与所述第一P型阱相邻的所述第一N型阱的边缘到所述第一N+掺杂区的距离小于5um。
进一步的，所述与所述第一N型阱相邻的所述第一P型阱的边缘到所述第一P+掺杂区的距离小于5um
进一步的，通过改变第二N型阱与所述第二P型阱之间的间隔、与所述第一P型阱相邻的所述第一N型阱的边缘到所述第一N+掺杂区的距离、与所述第一N型阱相邻的所述第一P型阱的边缘到所述第一P+掺杂区的距离，能够调整静电保护用可控硅结构的触发电压。
进一步的，所述第二N型阱与所述第二P型阱之间的间隔，加上所述第二N型阱与所述第二P型阱的宽度，总的距离的改变，能够调整静电保护用可控硅结构的维持电压。
与现有技术相比，本发明所提供的静电保护用可控硅结构的有益效果是：
所述静电保护用可控硅结构通过在第一N型阱和第一P型阱中分别形成掺杂浓度提高的第二N型阱和第二P型阱，以及更高浓度的第一N+掺杂区和第一P+掺杂区，在可控硅结构的NPN管与PNP管中形成三种浓度和位置不同的区域，使得可控硅结构在泄放静电电流时，增大泄放电流的路径，电流分布更加均匀，从而降低NPN管与PNP管的放大倍率，增大维持电压，有效的防止闩锁效应。另外，还可以通过调整第二N型阱和第二P型阱、第一N+掺杂区和第一P+掺杂区相互之间的距离来调整触发电压和维持电压。
附图说明
图1为传统的可控硅结构示意图。
图2为本发明一实施例所提供的静电保护用可控硅结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明的静电保护用可控硅结构可广泛应用于多种领域，并且可以利用多种替换方式实现，下面通过较佳的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的描述，在详述本发明实施例时，为了便于说明，示意图不依一般比例局部放大，不应以此作为对本发明的限定。
请参考图2，其为本发明一实施例所提供的静电保护用可控硅结构示意图，如图2所示，静电保护用可控硅结构包括：
位于半导体衬底20上的第一N型阱21和第一P型阱22；
第二N型阱23，位于所述第一N型阱21中，靠近所述第一P型阱22，其掺杂浓度高于所述第一N型阱21；
第二P型阱24，位于所述第一P型阱22中，靠近所述第一N型阱21，其掺杂浓度高于所述第一P型阱22；
第一N+掺杂区25，位于所述第二N型阱23中，其掺杂浓度高于所述第二N型阱23；
第一P+掺杂区26，位于所述第二P型阱24中，其掺杂浓度高于所述第二P型阱24；
第二P+掺杂区27与第三N+掺杂区28，均位于所述第一N型阱21中、所述第二N型阱23之外，所述第二P+掺杂区27靠近所述第一N+掺杂区25；
第二N+掺杂区29与第三P+掺杂区30，均位于所述第一P型阱22中、所述第二P型阱24之外，所述第二N+掺杂区29靠近所述第一P+掺杂区26；
所有掺杂区之间都通过浅沟道隔离结构31进行隔离。
所述第一N型阱21和第一P型阱22的掺杂浓度均小于1E18/cm3，所述第二N型阱23和第二P型阱24的掺杂浓度均高于所述第一N型阱21和第一P型阱22，为1E18/cm3～1E19/cm3，所述第一N+掺杂区25和第一P+掺杂区26均为重掺杂，其掺杂浓度大于1E20/cm3，使得静电保护用可控硅结构中的NPN管和PNP管形成三种浓度和位置不同的基区，即靠近表面的浓度最浓，中间区域的浓度较低，底部的掺杂浓度最低。
本发明中，静电保护用可控硅结构的触发是通过阱的结击穿，产生的击穿电流来触发的，这个结可能为第一N型阱21与第一P型阱22之间的结，也可能为第二N型阱23与第二P型阱24之间的结。当发生结击穿后，击穿电流会集中在寄生电阻较低的地方，即静电保护用可控硅结构表面区域，击穿电流产生的压降，使得NPN管和PNP管开启，进入线性工作区或放大工作区，根据三极管的工作原理，此时电流会选择浓度较低的基区路径，此时电流会从底部掺杂浓度最低的区域通过，随着电流的增大，由于大注入的影响，放大倍率降低，电流此时向其他基区浓度较高的区域转移，此时掺杂浓度比较高的第二N型阱23与第二P型阱24区域也参与泄放电流，如此，使得静电保护用可控硅结构在泄放电流时，电流分布更加均匀，同时基区浓度的增加，以及电流从底部低浓度区域通过时，电流路径的增加，均使得NPN管和PNP管的放大倍率降低，从而增大了维持电压，有效的放置闩锁效应的发生。
本实施例中，所述第二N型阱23与所述第二P型阱24之间的间隔S小于5um，所述第二N型阱23与所述第二P型阱24之间的间隔，加上所述第二N型阱23与所述第二P型阱24的宽度，总的距离D为5um～20um。与所述第一P型阱22相邻的所述第一N型阱21的边缘到所述第一N+掺杂区25的距离L1小于5um，与所述第一N型阱21相邻的所述第一P型阱22的边缘到所述第一P+掺杂区26的距离L2小于5um。如需对触发电压进行调整，可以改变S、L1和L2的尺寸，使得触发电压升高或者降低。如需对维持电压进行调整，可以改变D的尺寸。
本发明所述的静电保护用可控硅结构在传输线脉冲（transmission-line pulse，TLP）的测试结果显示，维持电压在D=4um时仍可以达到10v，远大于传统可控硅结构2v～3v的维持电压，同时随着D尺寸的调整，维持电压可以继续增加，D=8um时可以达到16v。
综上所述，所述静电保护用可控硅结构通过在第一N型阱和第一P型阱中分别形成掺杂浓度提高的第二N型阱和第二P型阱，以及更高浓度的第一N+掺杂区和第一P+掺杂区，在可控硅结构的NPN管与PNP管中形成三种浓度和位置不同的区域，使得可控硅结构在泄放静电电流时，增大泄放电流的路径，电流分布更加均匀，从而降低NPN管与PNP管的放大倍率，增大维持电压，有效的防止闩锁效应。另外，还可以通过调整第二N型阱和第二P型阱、第一N+掺杂区和第一P+掺杂区相互之间的距离来调整触发电压和维持电压。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种静电保护用可控硅结构，其特征在于，包括：
位于半导体衬底上的第一N型阱和第一P型阱；
第二N型阱，位于所述第一N型阱中，靠近所述第一P型阱，其掺杂浓度高于所述第一N型阱；
第二P型阱，位于所述第一P型阱中，靠近所述第一N型阱，其掺杂浓度高于所述第一P型阱；
第一N+掺杂区，位于所述第二N型阱中，其掺杂浓度高于所述第二N型阱；
第一P+掺杂区，位于所述第二P型阱中，其掺杂浓度高于所述第二P型阱；
第二P+掺杂区与第三N+掺杂区，均位于所述第一N型阱中、所述第二N型阱之外，所述第二P+掺杂区靠近所述第一N+掺杂区；
第二N+掺杂区与第三P+掺杂区，位于所述第一P型阱中、所述第二P型阱之外，所述第二N+掺杂区靠近所述第一P+掺杂区；
所有掺杂区之间都通过浅沟道隔离结构进行隔离。
2.如权利要求1所述的静电保护用可控硅结构，其特征在于，所述第一N型阱和第一P型阱的掺杂浓度均小于1E18/cm3。
3.如权利要求2所述的静电保护用可控硅结构，其特征在于，所述第二N型阱和第二P型阱的掺杂浓度均为1E18/cm3～1E19/cm3。
4.如权利要求3所述的静电保护用可控硅结构，其特征在于，所述第一N+掺杂区和第一P+掺杂区的掺杂浓度均大于1E20/cm3。
5.如权利要求1所述的静电保护用可控硅结构，其特征在于，所述第二N型阱与所述第二P型阱之间的间隔小于5um。
6.如权利要求5所述的静电保护用可控硅结构，其特征在于，所述第二N型阱与所述第二P型阱之间的间隔，加上所述第二N型阱与所述第二P型阱的宽度，总的距离为5um～20um。
7.如权利要求6所述的静电保护用可控硅结构，其特征在于，与所述第一P型阱相邻的所述第一N型阱的边缘到所述第一N+掺杂区的距离小于5um。
8.如权利要求7所述的静电保护用可控硅结构，其特征在于，所述与所述第一N型阱相邻的所述第一P型阱的边缘到所述第一P+掺杂区的距离小于5um。
9.如权利要求1至8中任意一项所述的静电保护用可控硅结构，其特征在于，通过改变第二N型阱与所述第二P型阱之间的间隔、与所述第一P型阱相邻的所述第一N型阱的边缘到所述第一N+掺杂区的距离、与所述第一N型阱相邻的所述第一P型阱的边缘到所述第一P+掺杂区的距离，能够调整静电保护用可控硅结构的触发电压。
10.如权利要求1至8中任意一项所述的静电保护用可控硅结构，其特征在于，所述第二N型阱与所述第二P型阱之间的间隔，加上所述第二N型阱与所述第二P型阱的宽度，总的距离的改变，能够调整静电保护用可控硅结构的维持电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310435717.4A CN104465644B (zh) | 2013-09-23 | 2013-09-23 | 静电保护用可控硅结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310435717.4A CN104465644B (zh) | 2013-09-23 | 2013-09-23 | 静电保护用可控硅结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465644A true CN104465644A (zh) | 2015-03-25 |
| CN104465644B CN104465644B (zh) | 2017-06-09 |
Family
ID=52911445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310435717.4A Active CN104465644B (zh) | 2013-09-23 | 2013-09-23 | 静电保护用可控硅结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465644B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111009511A (zh) * | 2019-12-24 | 2020-04-14 | 上海贝岭股份有限公司 | 正负压接口的esd防护装置 |
| CN111106109A (zh) * | 2019-12-24 | 2020-05-05 | 上海贝岭股份有限公司 | 正负压接口的静电放电钳位保护元件 |
| WO2024016383A1 (zh) * | 2022-07-18 | 2024-01-25 | 长鑫存储技术有限公司 | 静电防护结构及存储器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468297A (zh) * | 2010-11-16 | 2012-05-23 | 台湾积体电路制造股份有限公司 | 可调节维持电压esd保护器件 |
| US20130082353A1 (en) * | 2011-09-29 | 2013-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunable esd protection device |
-
2013
- 2013-09-23 CN CN201310435717.4A patent/CN104465644B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468297A (zh) * | 2010-11-16 | 2012-05-23 | 台湾积体电路制造股份有限公司 | 可调节维持电压esd保护器件 |
| US20130082353A1 (en) * | 2011-09-29 | 2013-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tunable esd protection device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111009511A (zh) * | 2019-12-24 | 2020-04-14 | 上海贝岭股份有限公司 | 正负压接口的esd防护装置 |
| CN111106109A (zh) * | 2019-12-24 | 2020-05-05 | 上海贝岭股份有限公司 | 正负压接口的静电放电钳位保护元件 |
| WO2024016383A1 (zh) * | 2022-07-18 | 2024-01-25 | 长鑫存储技术有限公司 | 静电防护结构及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465644B (zh) | 2017-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8890259B2 (en) | SCR apparatus and method for adjusting the sustaining voltage | |
| CN104752417A (zh) | 可控硅静电保护器件及其形成方法 | |
| CN104716132B (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN102034811B (zh) | 一种用于集成电路芯片esd保护的低压scr结构 | |
| CN102544115B (zh) | 一种低触发电压高镇流电阻的scr esd保护器件 | |
| CN101807598A (zh) | 一种pnpnp型双向可控硅 | |
| CN102544001A (zh) | 一种为集成电路i/o端口提供全模式esd保护的scr结构 | |
| CN107731811A (zh) | 一种用于esd防护的依靠纵向bjt触发的scr器件 | |
| CN102142440A (zh) | 一种可控硅器件 | |
| CN103354236A (zh) | 内嵌齐纳二极管结构的可控硅瞬态电压抑制器 | |
| CN110491875A (zh) | 一种双向可控硅静电保护器件 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN104465644A (zh) | 静电保护用可控硅结构 | |
| CN104465653B (zh) | 高压静电保护结构 | |
| KR101304051B1 (ko) | Esd 보호회로 | |
| CN103390618A (zh) | 内嵌栅接地nmos触发的可控硅瞬态电压抑制器 | |
| CN102208412B (zh) | 一种用于集成电路输出级esd保护的scr结构 | |
| CN109300895A (zh) | Ldmos-scr结构的esd保护器件 | |
| CN101697355A (zh) | 一种esd用均匀触发半导体硅控整流控制器 | |
| CN104183593B (zh) | 静电放电保护结构 | |
| US9136229B2 (en) | Electrostatic discharge protective device | |
| Fan et al. | A method to prevent strong snapback in LDNMOS for ESD protection | |
| Pan et al. | A novel latch-up free SCR-LDMOS with high holding voltage for a power-rail ESD clamp | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN205248270U (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |