CN104465492A - 穿透硅通孔结构的形成方法以及集成电路制造方法 - Google Patents

穿透硅通孔结构的形成方法以及集成电路制造方法 Download PDF

Info

Publication number
CN104465492A
CN104465492A CN201310438557.9A CN201310438557A CN104465492A CN 104465492 A CN104465492 A CN 104465492A CN 201310438557 A CN201310438557 A CN 201310438557A CN 104465492 A CN104465492 A CN 104465492A
Authority
CN
China
Prior art keywords
silicon
integrated circuit
via structure
semiconductor substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310438557.9A
Other languages
English (en)
Other versions
CN104465492B (zh
Inventor
包小燕
朱赛亚
童浩
葛洪涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310438557.9A priority Critical patent/CN104465492B/zh
Publication of CN104465492A publication Critical patent/CN104465492A/zh
Application granted granted Critical
Publication of CN104465492B publication Critical patent/CN104465492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种穿透硅通孔结构的形成方法以及集成电路制造方法，实质上是一种中通孔型（Via-Middle）制作方案，在集成电路制造前道工艺的半导体器件制作完成之后、集成电路制造后道金属互连工艺之前，不立即进行接触孔和堆叠标记的制作工艺，而是改为先进行所述穿透硅通孔结构的形成工艺，当穿透硅通孔结构制作完成之后，再进行接触孔和堆叠标记的制作工艺，未增加掩膜版数目，而且形成的互连金属层的表面沿堆叠标记沟槽凹陷，光信号增强，可以获得清晰明确的堆叠标记对准图像，从而提高集成电路制造的良率。

Description

穿透硅通孔结构的形成方法以及集成电路制造方法
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及一种穿透硅通孔结构的形成方法以及集成电路制造方法。
背景技术
穿透硅通孔（Through-Silicon-Via,TSV）是一种贯穿芯片的电连接，可以将信号从芯片的一面传导至芯片的另一面，并通过结合芯片堆叠技术，实现多层芯片的三维集成。
与传统的引线键合技术相比，使用穿透硅通孔可以有效缩短芯片间互连线的长度，从而提高电子系统的信号传输性能和工作频率，是未来半导体技术发展的重要方向，而如何形成穿透硅通孔，是实现多层芯片三维集成的核心。
如图1和图2所示，现有技术中一种形成穿透硅通孔的方案为中通孔型（Via-Middle），通常穿透硅通孔在集成电路前道工艺的半导体器件、接触孔（CT）和堆叠标记制作之后、后道互连（Back-End-Of-Line,BEOL）制作之前加工，由此中通孔型集成电路加工工艺主要包括：
S10，半导体器件制造工艺，主要包括在半导体衬底表面形成MOS器件10；
S11，层间介质层沉积和CMP（化学机械平坦化）工艺：在半导体衬底和MOS器件10表面沉积TEOS（正硅酸乙酯）形成层间介质层（ILD）；
S12，刻蚀MOS器件10上方的层间介质层形成接触孔（CT）和堆叠标记沟槽，向接触孔和堆叠标记沟槽内填充钨（W）并CMP，形成接触孔结构20和堆叠标记结构50;
S13，在层间介质层、接触孔结构20和堆叠标记结构50表面形成阻挡层SiN（氮化硅）；
S14，穿透硅通孔形成工艺，包括光刻、刻蚀至半导体衬底中，氧化层生长（侧壁隔离）、籽晶层、Cu填充，SiN上的氧化层去除；
S15，SiN回刻蚀以去除层间介质层上的SiN；
S16，金属互连工艺，包括铝沉积形成第一互连金属层M140。
在上述中通孔型穿透硅通孔制造方法中，通常S12步骤中在MOS器件10上方的层间介质层中刻蚀出接触孔的同时，会刻蚀出堆叠标记（OVL）沟槽，并在接触孔W填充时，向堆叠标记（OVL）沟槽中填充W；在步骤S14中，向TSV中填充氧化层时，一并填满堆叠标记（OVL）沟槽，形成堆叠标记。
如图3所示，由于上述工艺最终形成的互连金属层M1与堆叠标记的钨层之间填充有氧化层，互连金属层M1淀积后形成平坦表面，又因为M1通常材质为铝，其透光率很低，所以形成的堆叠标记（OVL，Overlay mark，又称套刻标记、覆盖标记）对准图像不够清楚，影响了集成电路的成品率。
因此，需要一种新的穿透硅通孔形成方法以及集成电路制造方法，以避免上述缺陷。
发明内容
本发明的目的在于提供一种穿透硅通孔结构的形成方法以及集成电路制造方法，能够获得较为清晰的堆叠标记对准图像。
为解决上述问题，本发明提出一种穿透硅通孔结构的形成方法，所述穿透硅通孔结构的形成方法在集成电路前道工艺的半导体器件制作之后、半导体器件接触孔制作之前完成，包括：
提供半导体衬底，所述半导体衬底的器件区形成有半导体器件；
在所述半导体衬底和半导体器件表面依次形成层间介质层和阻挡层；
依次刻蚀所述阻挡层、层间介质层及其下方的部分半导体衬底以形成穿透硅通孔沟槽；
在所述穿透硅通孔沟槽中形成隔离层；
在所述穿透硅通孔沟槽填充铜，以形成穿透硅通孔结构。
进一步的，所述阻挡层为氮化硅或者氮氧化硅。
进一步的，通过化学气相沉积工艺或者低温热氧化生长工艺在所述穿透硅通孔沟槽中形成隔离层。
进一步的，所述隔离层为正硅酸乙酯TEOS。
进一步的，在所述穿透硅通孔沟槽中形成隔离层之后，在所述穿透硅通孔沟槽填充铜之前，还在所述穿透硅通孔沟槽中形成阻挡籽晶层。
本发明还提供一种集成电路制造方法，包括：
提供半导体衬底，采用集成电路前道制造工艺在所述半导体衬底的器件区形成半导体器件；
采用上述的穿透硅通孔结构的形成方法，在所述半导体衬底及其上方的层间介质层中形成穿透硅通孔结构；
去除所述阻挡层上方的用于形成穿透硅通孔结构的隔离层；
在所述阻挡层和穿透硅通孔结构上方形成盖层；
依次刻蚀所述半导体器件以及堆叠标记区半导体衬底上方的盖层、阻挡层和层间介质层，形成接触孔和堆叠标记沟槽；
在所述接触孔和堆叠标记沟槽中填充导电材料，形成接触孔结构和堆叠标记结构；
去除所述盖层，采用集成电路后道金属互连工艺在所述阻挡层、接触孔结构和堆叠标记结构上方形成第一互连金属层。
进一步的，所述盖层为氮化硅或者碳氮化硅。
进一步的，所述盖层的厚度为100～1000。
进一步的，采用干法刻蚀或者湿法刻蚀工艺回刻蚀去除所述盖层。
与现有技术相比，本发明的穿透硅通孔结构的形成方法以及集成电路制造方法，实质上是一种中通孔型（Via-Middle）制作方案，在集成电路制造前道工艺的半导体器件制作完成之后、集成电路制造后道金属互连工艺之前，不立即进行接触孔和堆叠标记的制作工艺，而是改为先进行所述穿透硅通孔结构的形成工艺，当穿透硅通孔结构制作完成之后，再进行接触孔和堆叠标记的制作工艺，未增加掩膜版数目，而且形成的互连金属层的表面沿标记沟槽凹陷，使得光照射时有折射形成，光信号增强，可以获得清晰明确的堆叠标记对准图像，从而提高集成电路制造的良率。
附图说明
图1是现有技术中一种中通孔型集成电路加工工艺的流程图；
图2是现有技术中一种具有穿透硅通孔的器件结构剖视图；
图3是现有技术中一种堆叠标记结构的电镜扫描图；
图4是本发明实施例的集成电路的制造方法流程图；
图5A至5D是图4所示的集成电路的制造方法流程中的器件结构剖面图。
具体实施方式
本发明公开提供了一种中通型TSV形成方法和一种集成电路制造方法的实施例。TSV在集成电路管芯上制造，应用于三维集成电路(3D-IC)堆叠和/或任何先进的封装技术领域。现在将详细描述附图中所示的示例性实施例。在可能的情况下，在图中和描述中使用相同的参考标号以代表相同或类似的部件。在附图中，形状和厚度可以为清晰和便利而夸大。该描述具体针对形成根据本发明公开的装置的一部分的元件或者与根据本公开的装置直接协作的元件。应该理解，没有具体示出或描述的元件可以采用本领域已知的任何形式。此外，当层被描述为在另一层上或在衬底“上”时，其可以直接在另一层或衬底上，或者还可以存在中间层。该说明书中的“一个实施例”或“实施例”意味着参照该实施例描述的具体部件、结构或特性包括在至少一个实施例中。因此，该说明书中的各个地方出现的短语“在一个实施例中”或“在实施例中”不是必须都是指相同的实施例。此外，可以在一个或多个实施例中以任何适当的方式组合特定的部件、结构或特性。应该理解，以下附图没有按比例绘制，这些附图仅仅是为了示意性的目的。
以下结合附图和具体实施例对本发明提出的穿透硅通孔结构形成方法和集成电路制造方法作进一步详细说明。
本发明提供一种穿透硅通孔结构的形成方法，所述穿透硅通孔结构的形成方法在集成电路前道工艺的半导体器件制作之后、半导体器件接触孔制作之前完成，包括：
提供半导体衬底，所述半导体衬底的器件区形成有半导体器件；
在所述半导体衬底和半导体器件表面依次形成层间介质层和阻挡层；
依次刻蚀所述阻挡层、层间介质层及其下方的部分半导体衬底以形成穿透硅通孔沟槽；
在所述穿透硅通孔沟槽中形成隔离层；
在所述穿透硅通孔沟槽填充铜，以形成穿透硅通孔结构。
请参考图4，本发明还提供一种应用上述穿透硅通孔结构的形成方法的集成电路制造方法，包括：
S401，提供半导体衬底，采用集成电路前道制造工艺在所述半导体衬底的器件区形成半导体器件；
S402，在所述半导体衬底和半导体器件表面上依次形成层间介质层和阻挡层；
S403，依次刻蚀所述阻挡层、层间介质层及其下方的部分半导体衬底，形成穿透硅通孔沟槽；
S404，在所述穿透硅通孔沟槽中形成隔离层；
S405，在所述穿透硅通孔沟槽填充铜，形成穿透硅通孔结构；
S406，去除所述阻挡层上方的用于形成穿透硅通孔结构的隔离层；
S407，在所述阻挡层和穿透硅通孔结构上方形成盖层；
S408，依次刻蚀所述半导体器件上方以及堆叠标记区的半导体衬底上方的盖层、阻挡层和层间介质层，形成接触孔和堆叠标记沟槽；
S409，在所述接触孔和堆叠标记沟槽中填充导电材料，形成接触孔结构和堆叠标记结构；
S410，去除所述盖层，采用集成电路后道金属互连工艺在所述阻挡层、接触孔结构和堆叠标记结构上方形成互连金属层。
请参考图5A，在步骤S401中，提供半导体衬底500，采用常规的集成电路前道工艺中在所述半导体衬底500的器件区形成半导体器件501。所述常规的集成电路前道工艺主要形成MOS管等器件，形成MOS管的过程包括在所述半导体衬底500上掩膜、光刻、刻蚀形成栅氧化层以及栅极，源/漏极离子轻掺杂，源/漏极离子重掺杂等工艺。
请继续参考图5A，在步骤S402中，可以采用化学气相沉积工艺在所述半导体衬底500和半导体器件501表面依次形成层间介质层502和阻挡层503。其中，所述阻挡层503为氮化硅或者氮氧化硅。所述层间介质层502可以是氧化硅、氮氧化硅、正硅酸乙酯TEOS等中的至少一种。每层沉积后可以进行顶部化学机械平坦化（CMP）以为后续工艺提供良好的工艺窗口。
请参考图5B，在步骤S403中，可以先采用TSV掩膜板在阻挡层503上形成图案化的光刻胶层，然后按照所述光刻胶的图案依次刻蚀阻挡层50层间介质层502和一定深度的半导体衬底500，去除光刻胶，形成深沟槽，即穿透硅通孔（TSV）沟槽，刻蚀可以为准直刻蚀；在步骤S404中，采用化学气相沉积工艺或者低温热氧化生长工艺在所述穿透硅通孔沟槽中形成隔离层504a，隔离层504a可以将后续形成的穿透硅通孔结构与半导体衬底500隔离，防止后续填充的铜扩散和泄露至半导体衬底500中，化学气相沉积工艺形成的隔离层为正硅酸乙酯TEOS；在步骤S404之后先向穿透硅通孔沟槽中沉积氮化钛TiN或氮化钽TaN等阻挡籽晶层（未图示）增加粘附性，以利于减少后续铜填充的空隙、裂化、泄露等缺陷，提高填充性能；然后执行步骤S405，采用电镀铜工艺向穿透硅通孔沟槽中填充铜504b，直至铜填满整个穿透硅通孔沟槽，然后在步骤S406中采用CMP工艺去除阻挡层503上方多余的铜、阻挡籽晶层和隔离层504a，形成透硅通孔结构504。
请参考图5C，在步骤S407中采用化学气相沉积工艺在阻挡层503和穿透硅通孔结构504上方形成盖层505，所述盖层505为氮化硅或者碳氮化硅，厚度为100～1000，可以阻挡穿透硅通孔结构504中的铜扩散；在步骤S408中，依次刻蚀所述半导体器件502以及堆叠标记区半导体衬底500上方的盖层505、阻挡层503和层间介质层502，形成接触孔（未图示）和堆叠标记沟槽（未图示）；在步骤S409中，采用导电材料钨W或铜Cu填充所述接触孔和堆叠标记沟槽,形成接触孔结构506和堆叠标记结构507。
请参考图5D，在步骤S410中，采用干法刻蚀或者湿法刻蚀工艺回刻蚀去除所述盖层505，然后采用集成电路制造的后道金属互连工艺在移除盖层505的器件表面上形成互连金属层508。图中互连金属层508为第一层互连金属M1，互连金属为铜、镍、铝、金、钛、钛钨、氮化钛、钽、氮化钽中的一种或者多种的组合。图中可见，互连金属层508表面沿堆叠标记沟槽凹陷，且与堆叠标记沟槽之间形成空隙或空腔，相比图2中的堆叠标记沟槽实体填充和互连金属层的平坦表面，使得光照射时有折射形成，光信号大大增强，因此获得的堆叠标记对准图像相对现有技术更清晰明了，有利于集成电路三维堆叠的对准，提高集成电路的成品率。
综上所述，本发明的穿透硅通孔结构的形成方法以及集成电路制造方法，实质上是一种中通孔型（Via-Middle）制作方案，在集成电路制造前道工艺的半导体器件制作完成之后、集成电路制造后道金属互连工艺之前，后不立即进行接触孔和堆叠标记的制作工艺，而是改为先进行所述穿透硅通孔结构的形成工艺，当穿透硅通孔结构制作完成之后，再进行接触孔和堆叠标记的制作工艺，未增加掩膜版数目，而且形成的互连金属层的表面沿堆叠标记沟槽凹陷，使得光照射时有折射形成，光信号增强，可以获得清晰明确的堆叠标记对准图像，从而提高集成电路制造的良率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种穿透硅通孔结构的形成方法，其特征在于，所述穿透硅通孔结构的形成方法在集成电路前道工艺的半导体器件制作之后、半导体器件接触孔制作之前完成，包括：
提供半导体衬底，所述半导体衬底的器件区形成有半导体器件；
在所述半导体衬底和半导体器件表面上依次形成层间介质层和阻挡层；
依次刻蚀所述阻挡层、层间介质层及其下方的部分半导体衬底以形成穿透硅通孔沟槽；
在所述穿透硅通孔沟槽中形成隔离层；
在所述穿透硅通孔沟槽填充铜，以形成穿透硅通孔结构。
2.如权利要求1所述的穿透硅通孔结构的形成方法，其特征在于，所述阻挡层为氮化硅或者氮氧化硅。
3.如权利要求1所述的穿透硅通孔结构的形成方法，其特征在于，通过化学气相沉积工艺或者低温热氧化生长工艺在所述穿透硅通孔沟槽中形成隔离层。
4.如权利要求3所述的穿透硅通孔结构的形成方法，其特征在于，所述隔离层为正硅酸乙酯TEOS。
5.如权利要求1所述的穿透硅通孔结构的形成方法，其特征在于，在所述穿透硅通孔沟槽中形成隔离层之后，在所述穿透硅通孔沟槽填充铜之前，还在所述穿透硅通孔沟槽中形成阻挡籽晶层。
6.一种集成电路制造方法，其特征在于，包括：
提供半导体衬底，采用集成电路前道制造工艺在所述半导体衬底的器件区形成半导体器件；
采用权利要求1至5中任一项所述的穿透硅通孔结构的形成方法，在所述半导体衬底及其上方的层间介质层中形成穿透硅通孔结构；
去除所述阻挡层上方的用于形成穿透硅通孔结构的隔离层；
在所述阻挡层和穿透硅通孔结构上方形成盖层；
依次刻蚀所述半导体器件上方以及堆叠标记区的半导体衬底上方的盖层、阻挡层和层间介质层，形成接触孔和堆叠标记沟槽；
在所述接触孔和堆叠标记沟槽中填充导电材料，形成接触孔结构和堆叠标记结构；
去除所述盖层，采用集成电路后道金属互连工艺在所述阻挡层、接触孔结构和堆叠标记结构上方形成互连金属层。
7.如权利要求6所述的集成电路制造方法，其特征在于，所述盖层为氮化硅或者碳氮化硅。
8.如权利要求6所述的集成电路制造方法，其特征在于，所述盖层的厚度为100～1000。
9.如权利要求6所述的集成电路制造方法，其特征在于，采用干法刻蚀或者湿法刻蚀工艺回刻蚀去除所述盖层。
CN201310438557.9A 2013-09-23 2013-09-23 穿透硅通孔结构的形成方法以及集成电路制造方法 Active CN104465492B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310438557.9A CN104465492B (zh) 2013-09-23 2013-09-23 穿透硅通孔结构的形成方法以及集成电路制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310438557.9A CN104465492B (zh) 2013-09-23 2013-09-23 穿透硅通孔结构的形成方法以及集成电路制造方法

Publications (2)

Publication Number Publication Date
CN104465492A true CN104465492A (zh) 2015-03-25
CN104465492B CN104465492B (zh) 2018-03-16

Family

ID=52911334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310438557.9A Active CN104465492B (zh) 2013-09-23 2013-09-23 穿透硅通孔结构的形成方法以及集成电路制造方法

Country Status (1)

Country Link
CN (1) CN104465492B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409757A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 制造半导体器件的方法
CN108630595A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307364A (zh) * 2000-01-28 2001-08-08 三菱电机株式会社 半导体装置及半导体装置的制造方法
US7288792B2 (en) * 2004-02-23 2007-10-30 Seiko Epson Corporation Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus
CN101894793A (zh) * 2009-05-21 2010-11-24 新加坡格罗方德半导体制造私人有限公司 具有硅通孔的集成电路系统及其制造方法
CN102257618A (zh) * 2008-10-21 2011-11-23 科洛司科技有限公司 背侧照明的图像传感器
CN102315198A (zh) * 2010-06-30 2012-01-11 台湾积体电路制造股份有限公司 具有对准标记的结构及堆叠装置的制造方法
CN103066009A (zh) * 2011-10-18 2013-04-24 上海华虹Nec电子有限公司 穿透硅的通孔填充钨塞的工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307364A (zh) * 2000-01-28 2001-08-08 三菱电机株式会社 半导体装置及半导体装置的制造方法
US7288792B2 (en) * 2004-02-23 2007-10-30 Seiko Epson Corporation Method of manufacturing semiconductor device, method of manufacturing electronic apparatus, semiconductor device, and electronic apparatus
CN102257618A (zh) * 2008-10-21 2011-11-23 科洛司科技有限公司 背侧照明的图像传感器
CN101894793A (zh) * 2009-05-21 2010-11-24 新加坡格罗方德半导体制造私人有限公司 具有硅通孔的集成电路系统及其制造方法
CN102315198A (zh) * 2010-06-30 2012-01-11 台湾积体电路制造股份有限公司 具有对准标记的结构及堆叠装置的制造方法
CN103066009A (zh) * 2011-10-18 2013-04-24 上海华虹Nec电子有限公司 穿透硅的通孔填充钨塞的工艺方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409757A (zh) * 2015-07-31 2017-02-15 三星电子株式会社 制造半导体器件的方法
CN106409757B (zh) * 2015-07-31 2022-02-01 三星电子株式会社 制造半导体器件的方法
CN108630595A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法

Also Published As

Publication number Publication date
CN104465492B (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN102024744B (zh) 半导体器件及其制造方法
US10312139B2 (en) Interconnect structure having an etch stop layer over conductive lines
US9865500B2 (en) Method of fine line space resolution lithography for integrated circuit features using double patterning technology
US20210375760A1 (en) Metal Line Structure and Method
TW201810591A (zh) 半導體裝置與其形成方法
US9852984B2 (en) Cut first alternative for 2D self-aligned via
US9818689B1 (en) Metal-insulator-metal capacitor and methods of fabrication
US20140239363A1 (en) Capacitors comprising slot contact plugs and methods of forming the same
CN104576764A (zh) 一种集成无源器件及其制造方法
CN105609431A (zh) 半导体结构及其形成方法
CN104733371B (zh) 硅通孔形成方法及半导体器件的对准结构
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
CN104465492A (zh) 穿透硅通孔结构的形成方法以及集成电路制造方法
CN103594415B (zh) 半导体器件的形成方法
TWI707401B (zh) 基本原則區域中完全對準介層窗
CN101359620B (zh) 一种半导体结构的制造方法
CN109509721B (zh) 半导体元件及其制作方法
US20130200519A1 (en) Through silicon via structure and method of fabricating the same
US9196620B2 (en) Semiconductor devices and methods of manufacturing the same
CN104952849B (zh) 用于硅通孔制作的对准结构及硅通孔的制作方法
US9275873B2 (en) Masking process and structures formed thereby
CN102903611A (zh) 一种金属-介质-金属电容及其制造方法
TW459370B (en) Method to manufacture MIM capacitor by dual damascene process
CN103515350B (zh) 垂直金属/绝缘层/金属mim电容及其制造方法
CN103474479B (zh) 垂直mim电容及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant