CN104460156A - 显示面板及其制造方法 - Google Patents
显示面板及其制造方法 Download PDFInfo
- Publication number
- CN104460156A CN104460156A CN201410790295.7A CN201410790295A CN104460156A CN 104460156 A CN104460156 A CN 104460156A CN 201410790295 A CN201410790295 A CN 201410790295A CN 104460156 A CN104460156 A CN 104460156A
- Authority
- CN
- China
- Prior art keywords
- source electrode
- line
- electrically connected
- frame glue
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 23
- 239000003292 glue Substances 0.000 claims abstract description 77
- 239000000463 material Substances 0.000 claims description 65
- 239000011800 void material Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 23
- 230000007547 defect Effects 0.000 abstract description 7
- 239000002904 solvent Substances 0.000 abstract description 2
- 238000001723 curing Methods 0.000 description 17
- 239000000853 adhesive Substances 0.000 description 10
- 230000001070 adhesive effect Effects 0.000 description 10
- 239000007769 metal material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 238000000016 photochemical curing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000003854 Surface Print Methods 0.000 description 1
- -1 aluminium tin-oxide Chemical compound 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种显示面板及其制造方法,该显示面板具有显示区以及非显示区。像素阵列位于显示区内。框胶以及辅助电路位于非显示区。辅助电路与框胶至少部分重迭。辅助电路包括多个元件组。每一元件组包括多个栅极、多个源极组以及多个漏极。多个栅极共同电性连接至一栅极电压源。相邻的栅极之间具有透光空隙。每一源极组与其中一个栅极重迭设置且包括第一源极以及第二源极。第一源极与第二源极与像素阵列电性连接。每一漏极对应设置在其中一个源极组的第一源极以及第二源极之间。本发明可减少由于框胶固化不完全导致部分框胶溶剂进入显示区中,进而导致云纹缺陷的问题。
Description
技术领域
本发明是有关于一种显示面板及其制造方法,且特别是有关于一种可解决高分辨率超薄边框产品的框胶固化问题的显示面板及其制造方法。
背景技术
随着显示科技的日益进步,人们借着显示器的辅助可使生活更加便利,为求显示器轻、薄的特性,促使平面显示器(Flat Panel Display,FPD)成为目前的主流。在诸多平面显示器中,液晶显示器(Liquid Crystal Display,LCD)具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性,因此液晶显示器深受消费者欢迎。
液晶显示器面板主要由两基板以及液晶层所组成,且通常是利用框胶(Seal)将两基板黏着在一起,并且防止液晶流出。近年来,为缩小周边线路的区域,液晶显示面板有逐渐朝超薄边框(Ultra Slim Border,USD)设计的趋势。然而,边框区域愈窄小,就愈压缩框胶涂布的布局空间,因此,上述设计在生产时所遭遇的瓶颈之一即为框胶涂布工艺。由于框胶涂布可布局空间愈来愈小,其愈容易与下方的金属导线重迭。倘若框胶与其下方的金属导线重迭,此金属导线将会遮蔽后续照光工艺中的紫外光,使得重迭处的框胶无法充分的照射到紫外光。如此一来,框胶便会固化不完全,使得部分框胶溶剂进入显示区中,导致显示区产生云纹(Mura)缺陷。
发明内容
本发明提供一种显示面板及其制造方法,其可解决高像素超薄边框产品的框胶固化问题。
本发明提供一种显示面板及其制造方法,其可增加辅助电路的透光空隙,使得其上方的框胶固化完全。
本发明的提供一种显示面板,包括阵列基板以及框胶。阵列基板具有显示区以及非显示区。非显示区具有框胶区。框胶位于框胶区中。阵列基板包括:像素阵列以及辅助电路。像素阵列位于显示区中。辅助电路位于非显示区中。辅助电路与框胶至少部分重迭。辅助电路包括多个元件组。每一元件组包括:第一源极线、第二源极线、汲极线、多个栅极、多个源极组以及多个汲极。第一源极线以及第二源极线与像素阵列电性连接。多个栅极共同电性连接至一栅极电压。相邻的栅极之间具有足够的透光空隙可使位在辅助电路上的框胶材料完全固化。每一源极组与其中一个栅极重迭设置。每一源极组包括第一源极以及第二源极。源极组中的第一源极与第一源极线电性连接。源极组中的第二源极与第二源极线电性连接。透光空隙的一部分位于两相邻的源极组之间。多个漏极电性连接至漏极线。每一漏极对应设置在其中一个源极组的第一源极以及第二源极之间。
其中,该辅助电路的每一元件组的每一源极组中的该第一源极以及该第二源极皆为弧形图案。
其中,每一源极组中的该第一源极以及该第二源极呈镜像对称。
其中,该像素阵列包括多条扫描线、多条数据线以及与该些扫描线以及该些数据线电性连接的多个像素结构,每一该辅助电路的该第一源极线以及该第二源极线系分别与两相邻的数据线电性连接。
其中,该辅助电路的每一元件组的该漏极线电性连接至一共通电压源。
其中,每一栅极系与该些元件组中的该些第一源极线和第二源极线重迭,其中每一该元件组更包括多个通道层组分别与对应的该源极组及该漏极重迭。
其中,每一该元件组中的该通道层组包括彼此分离的一第一通道层以及一第二通道层,该第一通道层与该第一源极和该漏极电性连接,该第二通道层与该第二源极和该漏极电性连接,其中该透光空隙的一部分位于两相邻的通道层组之间。
其中,该辅助电路的每一元件组中的该些栅极之间具有一第一最短距离,每一元件组与相邻的元件组之间具有一第二最短距离,其中该第一最短距离大于该第二最短距离。
本发明的提供一种显示面板的制造方法,其步骤如下。步骤(a)提供阵列基板,其具有显示区以及非显示区。非显示区具有框胶区。阵列基板包括:像素阵列以及辅助电路。像素阵列位于显示区中。辅助电路位于非显示区中。辅助电路包括多个元件组。每一元件组包括:第一源极线、第二源极线、漏极线、多个栅极、多个源极组以及多个漏极。第一源极线以及第二源极线与像素阵列电性连接。多个栅极共同电性连接至一栅极电压。相邻的栅极之间具有透光空隙。每一源极组与其中一个栅极重迭设置。每一源极组包括第一源极以及第二源极。源极组中的第一源极与第一源极线电性连接。源极组中的第二源极与第二源极线电性连接。透光空隙的一部分位于两相邻的源极组之间。多个漏极电性连接至漏极线。每一漏极对应设置在其中一个源极组的第一源极以及第二源极之间。步骤(b)提供框胶材料于阵列基板上。上述框胶材料对应框胶区,其中辅助电路与框胶材料至少部分重迭。步骤(c)对上述框胶材料进行照光步骤。上述照光步骤的光线穿过辅助电路的每一元件组的栅极之间的透光空隙,以固化框胶材料。
本发明的显示面板的制造方法更包括:
(d)提供一对向基板;
(e)提供一显示介质于该对向基板以及该阵列基板之间;以及
(f)在该阵列基板及对向基板上设置一光掩模,该光掩模遮蔽该显示区且暴露出该框胶区;其中:
步骤(b)包括提供该框胶材料于该阵列基板以及该对向基板之间,其中该框胶材料位于该框胶区中,步骤(b)位于步骤(c)之前;以及
步骤(c)包括利用该光掩模对该框胶材料进行该照光步骤,其中该照光步骤的光线穿过该辅助电路的每一元件组的该栅极之间的透光空隙,以固化该框胶材料。
基于上述,本发明提供一种阵列基板,其可增加辅助电路的每一元件组的栅极之间的透光空隙。在进行照光步骤时,上述透光空隙与框胶材料重迭,此框胶材料可经由透光空隙充分照射到光线(可例如是紫外光)。由于框胶材料充分照射到光线而符合框胶固化规则(Seal Curing Rule),进而使得框胶材料固化完全。如此一来,便可减少由于框胶固化不完全导致部分框胶溶剂进入显示区中,进而导致云纹缺陷的问题。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A绘示为依照本发明实施例的显示面板的剖面示意图。
图1B绘示为图1A的阵列基板的上视示意图。
图2绘示为图1B的辅助电路的一部分C的放大示意图。
图3A至图3B绘示为依照本发明实施例的显示面板的制造方法的剖面示意图。
图4A至图4B分别是依照图3A至图3B的阵列基板的上视示意图。
图5绘示为依照本发明实施例的显示面板的制造方法的流程图。
其中,附图标记:
10:显示面板
100:阵列基板
100a:对向基板
101:显示介质
102:显示区
104:非显示区
106:框胶区
108:像素阵列
110:框胶
110':框胶材料
112:辅助电路
114、115:元件
116、117、118、119:源极线
120、121:漏极线
122、124:栅极
126a、126b、128a、128b:源极
130a、130b、132a、132b:漏极
134a、134b、136a、136b:通道层
150:光掩模
160:照光步骤
200:源极驱动模块
202:扫描控制模块
C:部分
D1、D2:距离
DL1-DL5:数据线
G1、G2:透光空隙
P:像素结构
PE:像素电极
S1-S4:开关元件
S502-S510:制造流程
SL1-SL5:扫描线
T:主动元件
Vcom:共电极
Vg:控制信号、栅极电压
W1-W4:栅极导线
Wg:宽度
具体实施方式
图1A绘示为依照本发明实施例的显示面板的剖面示意图。图1B绘示为图1A的阵列基板的上视示意图。请同时参照图1A与图1B,本发明实施例的显示面板10包括阵列基板100、框胶110、显示介质101以及对向基板100a。
阵列基板100具有显示区102以及非显示区104(如图1B所示)。非显示区104位于显示区102的周围且实质上环绕显示区102。非显示区104具有框胶区106,因此,框胶区106也位于显示区102的周围,且不与显示区102重迭。换言之,框胶区106环绕显示区102,且与显示区102相隔一距离。
请参照图1B,阵列基板100包括像素阵列108、辅助电路112、源极驱动模块200以及扫描控制模块202。源极驱动模块200配置于阵列基板100的下侧。本领域技术人员应当知道,在此所谓的下侧仅是用来表达相对的位置关系。因此,在实际的应用上,无论源极驱动模块200位于阵列基板100的任一侧,都不会影响本发明主要的精神。扫描控制模块202配置在阵列基板100的一侧,但本发明不限于此,根据其它实施例,扫描控制模块202也可配置在阵列基板100的两侧。关于源极驱动模块200与扫描控制模块202的详细设计,为本领域技术人员所熟知,于此不再重复叙述。像素阵列108位于显示区102中。像素阵列108包括多条扫描线SL1-SL5、多条数据线DL1-DL5以及与扫描线SL1-SL5以及数据线DL1-DL5电性连接的多个像素结构P。为了方便说明,图1B仅绘示5条扫描线SL1-SL5以及5条数据线DL1-DL5,然所属领域中具有通常知识者应可理解,扫描线以及数据线实际上是由多条扫描线以及多条数据线所组成的。扫描线SL1-SL5与数据线DL1-DL5彼此交错设置。换言之,扫描线SL1-SL5的延伸方向与数据线DL1-DL5的延伸方向不同。在一实施例中,扫描线SL1-SL5的延伸方向与数据线DL1-DL5的延伸方向实质上垂直。基于导电性的考虑,扫描线SL1-SL5与数据线DL1-DL5一般是使用金属材料。但本发明不限于此,根据其它实施例,扫描线SL1-SL5与数据线DL1-DL5也可以使用其它导电材料。例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导电材料的堆栈层。
另外,像素结构P包括主动元件T以及像素电极PE。主动元件T可以是底部栅极型薄膜晶体管或是顶部栅极型薄膜晶体管,其包括栅极、通道、源极以及漏极。主动元件T与对应的一条扫描线(例如是扫描线SL1至SL5其中之一)及对应的一条数据线(例如是数据线DL1-DL5其中之一)电性连接。另外,主动元件T与像素电极PE电性连接。在一实施例中,像素电极PE可例如是穿透式像素电极、反射式像素电极或是半穿透半反射式像素电极。穿透式像素电极的材质包括金属氧化物,例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆栈层。反射式像素电极的材质包括具有高反射率的金属材料。
框胶110位于框胶区106中。在一实施例中,框胶110的材料可包括光固化材料。光固化材料可例如是紫外线固化胶或可见光固化胶。
请参照图1A,对向基板100a位于阵列基板100上。对向基板100a设置在阵列基板100的对向侧,其使得框胶110位于阵列基板100与对向基板100a之间。另外,显示介质101则是位于阵列基板100与对向基板100a之间且位于显示区102中。在一实施例中,显示介质101可包括液晶分子、电泳显示介质、或是其它可适用的介质,但本发明不限于此。
辅助电路112位于非显示区104中。辅助电路112与框胶110至少部分重迭。在一实施例中,辅助电路112位于阵列基板100的上侧。但本发明不限于此,根据其它实施例,辅助电路112可位于阵列基板100的任意一侧。图2绘示为图1B的辅助电路112的一部分C的放大示意图。请参照图2,辅助电路112包括多个元件组114、115。其中元件组114包括第一源极线116、第二源极线118、漏极线120、多个栅极122、124、多个源极组126、128、多个漏极组130、132以及通道层组134、136,元件组中的源极线、漏极线、栅极、源极组及漏极组的材料举例系为金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导电材料的堆栈层。为了方便说明,图2仅绘示两个元件组114、115,然所属领域中具有通常知识者应可理解,辅助电路112实际上是由多个元件组所组成的阵列。
请同时参照图1B与图2,第一源极线116以及第二源极线118与像素阵列108电性连接。具体来说,元件组114的第一源极线116与数据线DL1电性连接,而第二源极线118与数据线DL2电性连接。类似地,元件组115的第一源极线117与数据线DL3电性连接,而第二源极线119与数据线DL4电性连接。另一方面,数据线DL1-DL5的另一端则与源极驱动模块200电性连接(如图1B所示)。元件组114的漏极线120配置于第一源极线116与第二源极线118之间,而元件组115的漏极线121配置于第一源极线117与第二源极线119之间。本实施例中的辅助电路112系以放电电路为例,但不以局限本发明,关于放电电路的详细说明系如下描述。漏极线120、121皆电性连接至共通电压源(未绘示)以便在需要时将显示区102内的像素电压依序透过数据线DL1-DL5以及辅助电路112传递出去,以释放显示区102内像素电极PE或/及共享电极(未绘示)之间残留的夹压。元件组114的栅极122、124分别借由栅极导线W1、W2以共同电性连接至栅极电压源(未绘示)以传递栅极电压Vg,栅极导线W1、W2、W3、W4均电性连接至栅极电压源。
在本实施例中,辅助电路112的元件组114、115是由多个开关元件S1-S4构成,但本发明不限于此,根据其它实施例,辅助电路还可包括其它元件或更多个开关元件。举例而言,开关元件S1电性连接第一源极线116、漏极线120以与门极导线W4。类似地,开关元件S2电性连接第一源极线118、漏极线120以与门极导线W4。其它开关元件也是类似配置,于此便不再赘述。在本实施例中,上述的开关元件S1-S4可以利用底部栅极型薄膜晶体管来实现。当然,在其它实施例中,上述的开关元件S1-S4也可以用顶部栅极型薄膜晶体管来实现,本发明并不限于此。
当阵列基板100为电源开启而正常运作时,栅极电压Vg为第一准位,例如是低电位。此时,辅助电路112中的开关元件S1-S4皆不导通。相对地,本实施例若是侦测到阵列基板100被电源关闭,则会将栅极电压Vg的电位切换至第二准位,例如是高电位。此时,辅助电路112中所有的开关元件S1-S4都被开启,使得数据线DL1-DL4都被耦接至预设电压,例如是共通电压Vcom。此时,每一像素中所残余的电荷就可以透过对应的数据线以及辅助电路112而被释放。如此一来,便可在关机的状态下,有效地移除残余在每一像素中的电荷,以避免显示面板发生闪烁的现象。
请继续参照图2,元件组114中的栅极122与部分第一源极线116以及部分第二源极线118重迭。相邻的栅极122与栅极124之间具有透光空隙G1,且框胶110与透光空隙G1重迭(如图1B所示)。详细地说,辅助电路112的元件组114中的栅极122与栅极124之间具有第一最短距离D1。元件组114与相邻的元件组115之间具有第二最短距离D2,其中第一最短距离D1大于第二最短距离D2。举例来说,第一最短距离D1可大于一个栅极122的Y方向的宽度Wg,使得多个遮光区域Wg与多个透光空隙G1的比例至少达到1:1。在一实施例中,第一最短距离D1例如大于23微米(μm)。另一方面,第二最短距离D2取决于相邻元件组114、115及相邻源极线117、118的距离,此距离受所属显示面板的分辨率影响。在本实施例中(以403ppi为例),相邻元件组114、115对应的相邻源极线117、118的距离为21μm,扣除其它构件宽度后,第二最短距离D2约莫是6μm。因此,第二最短距离D2例如小于6μm。但本发明不以此为限,在更高分辨率的显示面板上,相邻元件组114、115对应的相邻源极线117、118的距离会更小,甚至第二最短距离D2例如是0μm,然而,第二最短距离D2的大小实质上并不会影响框胶固化结果。相邻的栅极122与栅极124之间具有透光空隙G1,且透光空隙G1被漏极线120分隔为两部分。元件组114与相邻的元件组115之间具有透光空隙G2,且透光空隙G2被栅极导线W1-W4所分隔。在进行照光步骤时,由于足够的透光空隙G1、G2与框胶材料重迭,因此,覆盖在辅助电路112上的框胶材料可经由透光空隙G1、G2充分被照射到光线(可例如是紫外光)而完全固化。如此一来,便可解决先前技术中,由于金属导线遮蔽光线,而导致框胶固化不完全的问题。
源极组126与栅极122重迭设置。具体来说,源极组126包括第一源极126a以及第二源极126b。第一源极126a以及第二源极126b部分覆盖栅极122。第一源极126a与第一源极线116电性连接。第二源极126b与第二源极线118电性连接。漏极130a、130b电性连接至漏极线120。漏极130a、130b对应设置在源极组126的第一源极126a与第二源极126b之间。
通道层组134包括彼此分离的第一通道层134a以及第二通道层134b。第一通道层134a位于栅极122与第一源极126a、漏极130a之间,而第二通道层134b则位于栅极122与第二源极126b、漏极130b之间。换言之,第一通道层134a与第一源极126a、漏极130a以及部分栅极122重迭。因此,第一通道层134a与第一源极126a和漏极130a电性连接。相同地,第二通道层134b与第二源极126b、漏极130b以及部分栅极122重迭,且第二通道层134b与第二源极126b和漏极130b电性连接。但第一通道层134a与第二通道层134b举例并未与漏极线120重迭。在一实施例中,第一通道层134a、134b的材料可例如是半导体材料。半导体材料可为单层或多层结构,其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如:铟锌氧化物、铟锗锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(Dopant)于上述材料中、或上述的组合。
值得一提的是,源极组126中的第一源极126a与第二源极126b皆可例如是弧形图案,且第一源极126a与第二源极126b相对于漏极线120呈镜像对称。但本发明不限于此,根据其它实施例,第一源极126a与漏极130a之间的第一通道层134a的通道长度以及第二源极126b与漏极130b之间的第二通道层134b的通道长度系可依设计需求调整,本发明的第一源极126a与第二源极126b的图案可例如是任意图案。在一实施例中,第一源极或第二源极与所对应的漏极之间的通道层组的通道长度总和与其宽度的比值为放电元件所需的适当比值。具体地说,上述通道长度总和是指元件组114的第一源极126a与所对应的漏极130a之间的第一通道层134a的通道长度加上元件组114的第一源极128a与所对应的漏极132a之间的通道层136a的通道长度。相同地,第二源极126b、128b与所对应的漏极130b、132b之间的通道层组134b、136b的通道长度总和亦可由上述计算方式得之。为了方便说明,图2仅绘示8个源极组、漏极以及通道层组,然所属领域中具有通常知识者应可理解,源极组、漏极以及通道层组实际上是由多个源极组、多个漏极以及多个通道层组所组成的,视其需求而定,但本发明不限于此。
本发明实施例利用辅助电路中相邻栅极之间的多个透光空隙,其使得与辅助电路重迭的框胶固化完全,进而解决显示区云纹缺陷的问题。此外,虽然本发明实施例的多个透光空隙增加了辅助电路的Y方向的长度,然而,上述透光空隙可使得与辅助电路重迭的框胶材料充分照射到光线,以符合框胶固化规则。因此,即使在进行框胶区域的固化工艺中产生对准误差而导致后续光掩模150(如图3B)与辅助电路112中金属线路重迭的不透光区域扩大,其仍可使得框胶材料固化完全,以减少显示区云纹缺陷的问题。
图3A至图3B绘示为依照本发明实施例的显示面板的制造方法的剖面示意图。图4A至图4B分别是依照图3A至图3B的阵列基板的上视示意图。图5绘示为依照本发明实施例的显示面板的制造方法的流程图。
请同时参照图3A、图3B、图4A、图4B以及图5,本发明实施例提供一种显示面板的制造方法,其步骤如下。首先,提供阵列基板100,阵列基板100的结构与材料如上图1B所示(步骤S502),于此便不再赘述。
接着,进行步骤S504,于非显示区104的框胶区106中形成框胶材料110'。框胶材料110'对应框胶区106,而辅助电路112与框胶材料110'至少部分重迭(如图3A与图4A所示)。在一实施例中,框胶材料110'可包括光固化材料。光固化材料可例如是紫外线固化胶或可见光固化胶。形成框胶材料110'的方法可例如是采用网板印刷、点胶涂布(Dispenser)、凹板印刷、喷墨印刷、胶板印刷、凸板印刷或是其它的涂布方法。
然后,进行步骤S506,提供对向基板100a于阵列基板100上。提供显示介质101位于阵列基板100与对向基板100a之间。在一实施例中,显示介质101可包括液晶分子、电泳显示介质、或是其它可适用的介质,但本发明不限于此。对向基板100a设置在阵列基板100的对向侧,其使得框胶材料110'位于阵列基板100与对向基板100a之间。如此一来,如图3A所示,显示介质101便被密封于阵列基板100、框胶材料110'以及对向基板100a之间。
之后,进行步骤S508,如图3B与图4B所示,在阵列基板100及对向基板100a上设置光掩模150,详细而言,阵列基板100位于对向基板100及光掩模150之间。光掩模150遮蔽显示区102,甚至可遮蔽部分非显示区104,以暴露出框胶区106(如图4B所示)。在本实施例中,光掩模150覆盖部分扫描控制模块202,但本发明不限于此,根据其它实施例,光掩模150亦可部分覆盖或未覆盖源极驱动模块200以及扫描控制模块202。光掩模150的材料可例如是金属、碳、光阻类材料或氮氧化物等,其可以利用真空溅镀法或化学气相沈积法来形成。
接着,进行步骤S510,利用光掩模150对框胶材料110'进行照光步骤160(如图3B所示)。照光步骤160的光线穿过辅助电路112的每一元件组的栅极之间的透光空隙,以固化框胶材料110'。由于相邻的栅极之间具有足够的透光空隙,因此,可使覆盖在辅助电路112上的框胶材料110'完全固化。
综上所述,本发明于辅助电路的相邻栅极之间形成多个透光空隙。在进行照光步骤时,上述透光空隙可使得与辅助电路重迭的框胶材料充分照射到光线(可例如是紫外光)。由于框胶材料充分照射到光线,使得框胶材料固化完全,因此,便可减少由于框胶材料固化不完全,使得部分框胶材料的溶剂进入显示区中,进而导致云纹缺陷的问题。此外,本发明实施例的每一元件组的多个源极组与所对应的漏极之间的通道层组的通道长度总和与其宽度的比值不会因为被多个透光空隙分隔而改变。因此,虽然多个透光空隙增加了辅助电路的长度,然而,上述透光空隙可使得与辅助电路重迭的框胶材料充分照射到光线,以符合框胶固化规则。因此,即使在进行框胶区域的固化工艺中产生对准误差而导致光掩模与辅助电路中金属线路重迭的不透光区域扩大,其仍可使得框胶材料固化完全,以减少显示区云纹缺陷的问题。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种显示面板,包括一阵列基板以及一框胶,该阵列基板包括一显示区以及一非显示区,该非显示区具有一框胶区,该框胶位于该框胶区中,其特征在于,该阵列基板包括:
一像素阵列,位于该显示区中;以及
一辅助电路,位于该非显示区中,且该辅助电路与该框胶至少部分重迭,其中该辅助电路包括多个元件组,每一元件组包括:
一第一源极线、一第二源极线以及一漏极线,该第一源极线以及该第二源极线与该像素阵列电性连接;
多个栅极,共同电性连接至一栅极电压,其中相邻的该些栅极之间具有一透光空隙,该框胶与该透光空隙重迭;
多个源极组,每一源极组与其中一个栅极重迭设置且包括一第一源极以及一第二源极,其中该些源极组中的该些第一源极与该第一源极线电性连接,该些源极组中的该些第二源极与该第二源极线电性连接,其中该透光空隙的一部分位于两相邻的源极组之间;以及
多个漏极,电性连接至该漏极线,且每一漏极对应设置在其中一个源极组的该第一源极以及该第二源极之间。
2.根据权利要求1所述的显示面板,其特征在于,该辅助电路的每一元件组的每一源极组中的该第一源极以及该第二源极皆为弧形图案。
3.根据权利要求2所述的显示面板,其特征在于,每一源极组中的该第一源极以及该第二源极呈镜像对称。
4.根据权利要求1所述的显示面板,其特征在于,该像素阵列包括多条扫描线、多条数据线以及与该些扫描线以及该些数据线电性连接的多个像素结构,每一该辅助电路的该第一源极线以及该第二源极线系分别与两相邻的数据线电性连接。
5.根据权利要求1所述的显示面板,其特征在于,该辅助电路的每一元件组的该漏极线电性连接至一共通电压源。
6.根据权利要求1所述的显示面板,其特征在于,每一栅极系与该些元件组中的该些第一源极线和第二源极线重迭,其中每一该元件组更包括多个通道层组分别与对应的该源极组及该漏极重迭。
7.根据权利要求6所述的显示面板,其特征在于,每一该元件组中的该通道层组包括彼此分离的一第一通道层以及一第二通道层,该第一通道层与该第一源极和该漏极电性连接,该第二通道层与该第二源极和该漏极电性连接,其中该透光空隙的一部分位于两相邻的通道层组之间。
8.根据权利要求1所述的显示面板,其特征在于,该辅助电路的每一元件组中的该些栅极之间具有一第一最短距离,每一元件组与相邻的元件组之间具有一第二最短距离,其中该第一最短距离大于该第二最短距离。
9.一种显示面板的制造方法,其特征在于,包括:
(a)提供一阵列基板具有一显示区以及一非显示区,该非显示区具有一框胶区,该阵列基板包括:
一像素阵列,位于该显示区中;以及
一辅助电路,位于该非显示区中,其中该辅助电路包括多个元件组,每一元件组包括:
一第一源极线、一第二源极线以及一漏极线,该第一源极线以及该第二源极线与该像素阵列电性连接;
多个栅极,共同电性连接至一栅极电压,其中相邻的该些栅极之间具有一透光空隙;
多个源极组,每一源极组与其中一个栅极重迭设置且包括一第一源极以及一第二源极,其中该些源极组中的该些第一源极与该第一源极线电性连接,该些源极组中的该些第二源极与该第二源极线电性连接;以及
多个漏极,电性连接至该漏极线,且每一漏极对应设置在其中一个源极组的该第一源极以及该第二源极之间;
(b)提供一框胶材料于该阵列基板上,该框胶材料对应该框胶区,其中该辅助电路与该框胶材料至少部分重迭;以及
(c)对该框胶材料进行一照光步骤,其中该照光步骤的光线穿过该辅助电路的每一元件组的该栅极之间的透光空隙,以固化该框胶材料。
10.根据权利要求9所述的显示面板的制造方法,其特征在于,更包括:
(d)提供一对向基板;
(e)提供一显示介质于该对向基板以及该阵列基板之间;以及
(f)在该阵列基板及对向基板上设置一光掩模,该光掩模遮蔽该显示区且暴露出该框胶区;其中:
步骤(b)包括提供该框胶材料于该阵列基板以及该对向基板之间,其中该框胶材料位于该框胶区中,步骤(b)位于步骤(c)之前;以及
步骤(c)包括利用该光掩模对该框胶材料进行该照光步骤,其中该照光步骤的光线穿过该辅助电路的每一元件组的该栅极之间的透光空隙,以固化该框胶材料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103134898 | 2014-10-07 | ||
TW103134898A TWI507777B (zh) | 2014-10-07 | 2014-10-07 | 顯示面板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104460156A true CN104460156A (zh) | 2015-03-25 |
CN104460156B CN104460156B (zh) | 2017-07-07 |
Family
ID=52906448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410790295.7A Expired - Fee Related CN104460156B (zh) | 2014-10-07 | 2014-12-17 | 显示面板及其制造方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104460156B (zh) |
TW (1) | TWI507777B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105390118A (zh) * | 2015-12-28 | 2016-03-09 | 武汉华星光电技术有限公司 | 显示面板与阵列栅极驱动电路以及显示面板的布局方法 |
CN106531044A (zh) * | 2015-09-11 | 2017-03-22 | 南京瀚宇彩欣科技有限责任公司 | 显示面板及其闸极驱动电路 |
CN112130381A (zh) * | 2019-06-25 | 2020-12-25 | 立景光电股份有限公司 | 显示面板 |
JP7491452B2 (ja) | 2023-09-06 | 2024-05-28 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI706387B (zh) * | 2019-09-25 | 2020-10-01 | 友達光電股份有限公司 | 畫素陣列基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040165127A1 (en) * | 2003-02-26 | 2004-08-26 | Chi Mei Optoelectronics Corp. | Liquid crystal display device |
US20070002258A1 (en) * | 2005-06-30 | 2007-01-04 | Mei-Yeh Wu | Liquid crystal display panel and method for repairing the same |
CN101702064A (zh) * | 2009-11-24 | 2010-05-05 | 友达光电股份有限公司 | 显示面板 |
CN102914915A (zh) * | 2012-07-12 | 2013-02-06 | 友达光电股份有限公司 | 显示装置 |
CN202771136U (zh) * | 2012-09-07 | 2013-03-06 | 京东方科技集团股份有限公司 | 面板外围连接结构及显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6337722B1 (en) * | 1997-08-07 | 2002-01-08 | Lg.Philips Lcd Co., Ltd | Liquid crystal display panel having electrostatic discharge prevention circuitry |
TWI343492B (en) * | 2005-02-01 | 2011-06-11 | Samsung Electronics Co Ltd | Liquid crystal display and method of fabricating the same |
KR101303940B1 (ko) * | 2006-10-16 | 2013-09-05 | 삼성디스플레이 주식회사 | 표시패널 |
TWI348584B (en) * | 2006-10-19 | 2011-09-11 | Au Optronics Corp | Liquid crystal display panel |
TWI350422B (en) * | 2007-04-25 | 2011-10-11 | Au Optronics Corp | Active device array substrate |
TWI459099B (zh) * | 2008-03-06 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 液晶顯示面板製造方法 |
-
2014
- 2014-10-07 TW TW103134898A patent/TWI507777B/zh not_active IP Right Cessation
- 2014-12-17 CN CN201410790295.7A patent/CN104460156B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040165127A1 (en) * | 2003-02-26 | 2004-08-26 | Chi Mei Optoelectronics Corp. | Liquid crystal display device |
US20070002258A1 (en) * | 2005-06-30 | 2007-01-04 | Mei-Yeh Wu | Liquid crystal display panel and method for repairing the same |
CN101702064A (zh) * | 2009-11-24 | 2010-05-05 | 友达光电股份有限公司 | 显示面板 |
CN102914915A (zh) * | 2012-07-12 | 2013-02-06 | 友达光电股份有限公司 | 显示装置 |
CN202771136U (zh) * | 2012-09-07 | 2013-03-06 | 京东方科技集团股份有限公司 | 面板外围连接结构及显示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106531044A (zh) * | 2015-09-11 | 2017-03-22 | 南京瀚宇彩欣科技有限责任公司 | 显示面板及其闸极驱动电路 |
US10229747B2 (en) | 2015-09-11 | 2019-03-12 | Hannstar Display (Nanjing) Corporation | Display panel and gate driving circuit thereof |
CN106531044B (zh) * | 2015-09-11 | 2019-09-03 | 南京瀚宇彩欣科技有限责任公司 | 显示面板及其闸极驱动电路 |
CN105390118A (zh) * | 2015-12-28 | 2016-03-09 | 武汉华星光电技术有限公司 | 显示面板与阵列栅极驱动电路以及显示面板的布局方法 |
CN112130381A (zh) * | 2019-06-25 | 2020-12-25 | 立景光电股份有限公司 | 显示面板 |
JP7491452B2 (ja) | 2023-09-06 | 2024-05-28 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
Also Published As
Publication number | Publication date |
---|---|
TW201614340A (en) | 2016-04-16 |
CN104460156B (zh) | 2017-07-07 |
TWI507777B (zh) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100474043C (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
CN101587272B (zh) | 液晶显示器件及其制造方法 | |
CN102402087B (zh) | 像素结构、主动元件阵列基板以及平面显示面板 | |
CN105487315A (zh) | Tft阵列基板 | |
CN103309108A (zh) | 阵列基板及其制造方法、显示装置 | |
CN105629591A (zh) | 一种阵列基板、其制备方法及液晶显示面板 | |
JP2020532755A (ja) | アレイ基板、ディスプレイパネル、ディスプレイデバイス | |
CN101276103B (zh) | 液晶装置、其制造方法及电子设备 | |
JP6320782B2 (ja) | アレイ基板 | |
CN104049417A (zh) | 显示面板 | |
CN103472607A (zh) | 显示面板与其制造方法 | |
US7982218B2 (en) | TFT array substrate and method for forming the same | |
KR101650197B1 (ko) | 액정 표시 장치 및 제조방법 | |
CN105068302A (zh) | 液晶显示面板 | |
CN103645589A (zh) | 显示装置、阵列基板及其制作方法 | |
CN104460156A (zh) | 显示面板及其制造方法 | |
CN104570525B (zh) | 液晶显示装置及其制造方法 | |
JP2005260145A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
CN111708237B (zh) | 一种阵列基板、显示面板及显示装置 | |
CN105093744A (zh) | 显示基板及其制作方法、显示器件 | |
CN108469696A (zh) | 阵列基板以及显示面板 | |
CN105405852A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103984143A (zh) | 显示面板 | |
CN103928471A (zh) | 一种阵列基板及其制备方法、显示装置 | |
US8643014B2 (en) | Electro-optical device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170707 Termination date: 20201217 |