CN104459504A - 用于测试电导体的装置和方法 - Google Patents

用于测试电导体的装置和方法 Download PDF

Info

Publication number
CN104459504A
CN104459504A CN201410464863.4A CN201410464863A CN104459504A CN 104459504 A CN104459504 A CN 104459504A CN 201410464863 A CN201410464863 A CN 201410464863A CN 104459504 A CN104459504 A CN 104459504A
Authority
CN
China
Prior art keywords
magnetic field
dut
electric conductor
data
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410464863.4A
Other languages
English (en)
Other versions
CN104459504B (zh
Inventor
M·内尔希贝尔
B·扎加尔
A·奥斯特洛
P·法尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104459504A publication Critical patent/CN104459504A/zh
Application granted granted Critical
Publication of CN104459504B publication Critical patent/CN104459504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/58Testing of lines, cables or conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/07Non contact-making probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207Constructional details independent of the type of device used
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/205Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using magneto-resistance devices, e.g. field plates

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

一种用于测试电导体的测试设备包括探头,该探头被配置为测量由被测器件(DUT)的一个或多个电导体中的电流引起的磁场。输出发生器被配置为生成输出数据,其中输出数据依赖于测量的磁场。

Description

用于测试电导体的装置和方法
技术领域
本发明涉及用于测试电导体的装置和方法。
背景技术
封装的半导体器件可以包括在半导体元件上的连接焊盘与封装外表面上的引脚之间的电导体。例如,焊线可以被使用作为这样的电导体。在大量制造的半导体器件中,一些器件可能展示有缺陷的电导体,例如不完全的接线键合。不完全的键合可以导致增加的接线电阻或者甚至导致完全断开。个体半导体器件中的不完全的接线键合可以在键合过程期间直接被检测:如果键合装置检测到有缺陷的键合(即导线不与两端牢固附接),装置停止。由于器件可以在制造过程中此时不被单片化并且可以例如是带状物,从进一步的制造中移除整条带可能不是经济上高效的。挑选出有缺陷的单元的已知方式包括从该单元人工移除已经键合的接线以便使其在最后的测试中电故障,这需要人的干预并且从而是昂贵的且容易出错的。
由于这些和其它原因,存在改善的需要。
发明内容
根据实施例,用于测试电导体的测试设备包括被配置为测量由被测器件(DUT)的一个或多个电导体中的电流引起的磁场的探头。测试设备另外包括被配置为生成输出数据的输出发生器。输出数据依赖于测量的磁场。
根据另一实施例,测试电导体的方法包括提供被测器件(DUT),DUT包括一个或多个第一电导体。提供包括被配置为测量由一个或多个第一电导体中的电流引起的第一磁场的第一探头的测试设备。向DUT施加电压使得电流可以流过一个或多个第一电导体。测量第一磁场。
根据另一实施例,用于将器件分成组的方法包括测量器件之上的磁场,基于测量结果针对每个器件判定是否准则被满足,以及基于判定将器件分成器件组。
附图说明
附图被包括以提供对实施例的进一步理解,并且被并入且组成该说明书的一部分。附图图示了实施例并且连同描述一起用于说明实施例的原理。因为通过参照以下详细描述它们变得更好理解,其它实施例和实施例的许多预期优点将容易领会。附图中的元件相对于彼此未必是按比例的。同样的附图标记指定对应相似的部分。
图1描绘了半导体器件示例的顶视图。
图2包括图2A、图2B,其描绘了半导体器件示例的内部结构的顶视图(图2A)和侧视图(图2B)。
图3描绘了用于测量在包括电导体的被测器件之上的磁场的装置的实施例的侧视图。
图4包括图4A、图4B,其描绘了包括磁敏元件的探头(图4A)和磁敏元件在多个焊线之上的可能位置(图4B)的实施例的顶视图。
图5描绘了用于测量在多个包括电导体的被测器件之上的磁场的装置的实施例的侧视图。
图6包括图6A、图6B,其描绘了平行导电接线(图6A)和在给定点处由流过接线的电流生成的磁场矢量(图6B)的示例。描绘了由载有电流的所有描绘的接线生成的磁场的情况以及其中一条接线不载有任何电流的磁场的情况。
图7包括图7A、图7B,其描绘了在载有电流的多个接线之上的磁场强度。描绘了由载有电流的所有描绘的接线生成的磁场的情况以及其中一些接线不载有任何电流的磁场的情况。
图8描绘了用于测量在包括一个或多个电导体的被测器件之上的磁场的方法的实施例的框图。
图9描绘了用于将被测器件分成组的方法的实施例的框图。
具体实施方式
现在参照附图描述方面和实施例。在以下描述中,为了说明的目的,阐述了众多具体细节以便提供对实施例一个或多个方面的深入理解。要理解的是,可以利用其它实施例并且可以做出结构或逻辑改变而不脱离本发明的范围。应当进一步注意的是,附图不是按比例的或者未必按比例。
在以下详细描述中,参照形成其一部分并且通过图示的方式在其中示出了发明可以被实践在其中的具体实施例的附图。然而,对于本领域技术人员可以是明显的是,实施例的一个或多个方面可以利用较低程度的具体细节来实践。在其它情况下,已知的结构和元件以示意性形式被示出,以便便于描述实施例的一个或多个方面。在这点上,诸如“顶”、“底”、“左”、“右”、“上”、“下”等之类的方向性术语参照正被描述的图的定向来使用。因为实施例的部件可以以许多不同定向被定位,方向性术语被使用用于图示的目的并且决不是限制性的。要理解的是,可以利用其它实施例并且可以做出结构或逻辑改变而不脱离本发明的范围。因此,以下详细描述不以限制性意义被考虑,并且本发明的范围由所附权利要求来限定。
此外,虽然实施例的特定特征或方面可以关于仅仅若干实施方式之一被公开,但是如对于任何给定或特定应用可能是期望和有利的,这样的特征或方面可以与其它实施方式的一个或多个其它特征或方面组合,除非另外特别指出或者除非技术上受限。而且,在术语“包括”、“具有”、“有”或其其它变体被使用在详细描述或权利要求中的程度上,这些术语旨在于以类似于术语“包括”的方式包括。术语“被耦合的”和“被连接的”连同其派生词可以被使用。应当理解的是,这些术语可以被使用用于指示两个元件与彼此协作或交互,无论是它们处于直接的物理或电接触,还是它们不与彼此直接接触;居间元件或层可以被设置在“被键合的”、“被附接的”或“被连接的”元件之间。还有,术语“示例性”只意为示例,而不是最好或最佳的。因此,以下详细描述不以限制性意义被考虑,并且本发明的范围由所附权利要求来限定。
下面进一步描述的半导体器件可以是不同类型的,可以通过不同技术来制造并且可以包括例如集成电式、电光式或机电式电路和/或无源元件,逻辑集成电路,控制电路,微处理器,存储器器件等。
半导体芯片不需要由例如Si、SiC、SiGe、GaAs、GaN的特定半导体材料制造,并且此外,可以包含不是半导体的无机和/或有机材料、诸如例如绝缘体、塑料或金属。
本文中考虑的半导体芯片可以是薄的。为了允许对半导体芯片例如封装、eWLP(嵌入式晶片级封装)或半导体器件装配所要求的处理/操纵的处理或操纵,半导体芯片可以形成复合芯片的一部分。复合芯片可以包括半导体芯片和被固定到半导体芯片的加固芯片。加固芯片给复合芯片增加稳定性和/或强度以使其可管理。
半导体芯片可以具有允许要做出的与被包括在半导体芯片中的集成电路的电接触的接触焊盘(或者电极)。电极可以被全部布置在半导体芯片的仅仅一个主面或者在半导体芯片的两个主面。电极包括被应用到半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可以用任何期望的几何形状和任何期望的材料组分制造。例如,电极可以由Cu、Ni、NiSn、Au、Ag、Pt、Pd、这些金属中一种或多种的合金、导电有机材料或者导电半导体材料的组中选择的材料制成。
半导体芯片可以被键合到载体。载体可以是用于封装的(永久性)器件载体。在一些应用中,半导体芯片可以被键合到可以被使用应用中的载体而无需封装。载体可以由诸如陶瓷或金属材料、铜或铜合金或者铁/镍合金之类的任何种类的材料制成。载体可以与半导体芯片的一个接触元件机械和电连接。通过回流焊接、真空焊接、扩散焊接或者借助于导电粘合剂的粘附中的一个或多个,半导体芯片可以被连接到载体。如果扩散焊接被使用作为半导体芯片与载体之间的连接技术,焊接材料可以被使用,由于在焊接过程之后的界面扩散过程,这导致在半导体与载体之间的界面处的金属间相。在铜或铁/镍载体的情况下,因此期望使用诸如AuSn、AgSn、CuSn、AgIn、AuIn或CuIn之类的焊接材料。备选地,如果半导体芯片要被粘附到载体,则可以使用导电粘合剂。例如,粘合剂可以基于其可以充有金、银、镍或铜颗粒以提升它们的导电性的环氧树脂。
半导体芯片的接触元件可以包括扩散屏障。在扩散焊接的情况下,扩散屏障防止焊接材料从载体扩散到半导体芯片中。例如,接触元件上的薄钛层可以实现这样的扩散屏障。
将半导体芯片键合到载体可以通过焊接、粘合或烧结来完成。在半导体芯片通过焊接被附接的情况下,可以使用软焊接材料或者具体地有形成扩散焊接键合能力的焊接材料,例如包括从Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu的组中选择的一种或多种金属材料的焊接材料。
为了eWLP处理或者在被键合到器件载体(基板)之后,半导体芯片可以覆盖有封装材料以便被嵌入在封装剂中(人工晶片)。封装材料可以是电绝缘的。封装材料可以由诸如硬质塑料、热塑性或热固性材料或者层压材料(预浸材料)之类的任何适当的塑料或聚合物材料制成,并且可以包含填充材料。各种技术可以被采用以利用封装材料来封装半导体芯片,例如压缩模塑、注射模塑、粉料模塑、液态模塑或层压。热和/或压力可以被用于涂覆封装材料。
图1示出了具有多个从封装102伸出的连接器101的示例性半导体器件100的顶视图。根据实施例,连接器101可以是引脚并且在以下内容中将被如此称呼。
图2A示出了半导体器件200的示例的内部结构的顶视图。器件200包括多个引脚101、封装202和包括多个焊盘206的半导体元件203。多个引脚101可以包括输入引脚IN1、IN2、IN3…,和输出引脚OUT1a、OUT1b、OUT2a、OUT2b。器件200进一步包括分别将半导体元件上的输入焊盘连接到输入引脚并且将输出焊盘连接到输出引脚的焊线205。
在图2B中,半导体器件200的内部结构被描绘在侧视图中。如示出的,焊线205通常不是平的,而是从相应焊盘竖直伸出并且跨越弧线到它们被连接到的和它们差不多水平触碰的相应引脚。外部扫描设备可以靠近到焊线的最短距离是由弧线顶端跨越的平面207与半导体器件的顶表面208之间的距离
半导体元件203上的一些焊盘206(通常为输入焊盘)可以是低电流焊盘并且可以与到相应引脚的单条焊线连接。其它焊盘(通常为输出焊盘)可以具有较大的电流需求。例如,一些焊盘可能需要几十安培的电流。因此,这些焊盘可能使用若干平行焊线被连接到相应引脚。在图2A中示出的示例中,四条平行焊线被用于将每个输出焊盘连接到相应输出引脚OUT1a、OUT1b、OUT2a、OUT2b。
在器件制造期间,例如通过施加电压并且检测流过焊线的电流,可以测试焊线205的电功能。然而,在多于一条焊线将半导体元件203上的焊盘连接到相应引脚的情况下,断开的焊线可能由于剩余平行焊线确保了引脚与焊盘之间的电连接而不能通过这样的测试被检测出。经验表明,缺少的或有缺陷的焊线可以以10至100ppm被找到。在应用期间(也就是说在高电流情况期间),减少数目的平行焊线导致增加的流过剩余焊线的电流,这可以导致接线的过热和熔化。因此可能期望在测试期间确保所有焊线的一致性。也就是说,单条接线的遗漏或者它们有缺陷的键合应当被可靠地检测。因此纯粹地电测试可能不足以实现此目标,这是因为单条冗余焊线对电信号的贡献通常小到可以忽略并且因此在电测试的噪音电平以下。
用于检测有缺陷的焊线的另一方法是使用X射线检查。然而,该方法可能是耗时且昂贵的。而且,它可能不是100%可靠,因为它涉及人工检查并且它可能仍然仅仅有能力检测完全断开的或缺少的焊线而非弱的、有缺陷的键合。
图3描绘了用于通过测量由流过电导体的电流生成的磁场来测试例如半导体器件的被测器件(DUT)中例如焊线的电导体的装置300的实施例。在图3中描绘的实施例中,电导体是焊线205。根据其它实施例,半导体器件中诸如球栅阵列、焊接凸点、焊接夹(solderclips)或裸片附接之类的其它电导体可以使用装置300来测试。装置可以包括探头301(包括一个或多个磁敏元件302)和控制单元303。磁敏元件302被配置为测量在它们的相应位置处、由流过焊线205的电流生成的磁场。控制单元303被配置为处理磁场的测量。在实施例中,控制单元303比较测量的磁场与一些存储的数据,以便掌控测量的磁场是否对应于包括有缺陷的焊线的器件。在实施例中,控制单元303可以比较在DUT之上不同点处测量的磁场。在实施例中,基于测量的磁场,控制单元303可以做出DUT是否满足预定义的准则的判定。例如,控制单元303可以判定DUT包括一个或多个不满足特定质量准则的电导体。
由于弱键合可以增加电阻并且因此可以导致较小的通过接线的电流,因此测量磁场可以使得能够检测包括弱键合的接线的器件。这些弱键合的接线可能难以使用电测试或X射线检验来检测。
测量磁场可以是快速的,并且可以适于在半导体器件制造期间的线上筛选。
装置300可以包括在图3中未示出的另外元件。例如,在实施例中装置可以包括用于使被测器件(DUT)200固定就位以便测试的底座。在实施例中,装置可以包括被配置为将探头301布置在DUT之上预定义位置的台部。
在图3中示出的实施例中,探头301被定位在表面208之上。在装置300的另一实施例中,探头301被定位在相对表面208的表面209(其是进一步远离焊线205的DUT 200的表面)之上。
在实施例中,如在图3中示出的,探头301不触碰DUT 200。在另一实施例中,探头301的至少一些部分触碰DUT 200。
磁敏元件302不必要从探头301的表面伸出。磁敏元件还可以与探头301的表面共面,或者甚至可以是凹进的。
如在图3中示出的,探头301可以包括一对磁敏元件302。然而,在其它实施例中,探头301可以包括任何合适数目的这样的元件302。磁敏元件可以以任何合适的方式被布置,并且可以具有任何合适的形式。在一些实施例中,元件302具有彼此平行布置的条带的形式。条带可以是几十微米长,具体地为100μm或50μm或10μm。在另一实施例中元件302被布置成二维格状。
在图3中示出的实施例中,存在被定位在半导体元件203的每侧处的焊线205之上的单一磁敏元件302。
根据实施例,装置300是用于测试封装半导体器件的后端测试单元的一部分。根据实施例,探头301是后端测试单元的接触单元的一部分。根据另一实施例,探头301是后端测试单元的处理机的一部分。
在图4A中示出的探头401的实施例中,磁敏元件402A、402B成对分组,使得每对元件402A、402B被配置为测量由相同焊线205生成的磁场。图4B示出了在许多焊线205之上探头401的一对磁敏元件402A、402B被定位的位置402A’、402B’。元件402A被定位成更靠近键合焊盘206,并且元件402B被定位成更靠近引脚101。
在其它实施例中位置402A’、402B’可以不同于在图4B中示出的位置。例如,磁敏元件可以被直接定位在引脚101之上或者被直接定位在焊盘206之上或者被定位在任何其它合适的位置处。
测量在多于一个地方中的导体的磁场可以改善测量的准确性。具体地,在包括一个或多个有缺陷的电导体的半导体器件中,它可以有助于确定哪些电导体是有缺陷的和哪些不是。根据实施例,已知的良好参考样本可以与DUT一起被测量。这可以有助于改善测试的准确性。根据实施例,已知的良好参考样本提供测试算法可以从DUT获得的信号中减去的参考信号。这一减法可以在测量期间发生。对于良好的DUT(也就是说对于不具有出故障的电导体的DUT),减法可以提供“零信号”。零信号可以被放大,并且因此相比于纯粹地比较DUT与已知的良好参考样本的差异信号,可以允许有缺陷的器件的测量的更高的分辨率。DUT和已知的良好参考样本可以并行测试。注意,同时可以使用多于一个参考样本。
在用于测量被包括在半导体器件中的电导体的磁场的装置的一个实施例中,磁敏元件302、402A、402B是巨磁电阻(GMR)元件。GMR元件可以是非常灵敏的,可以迅速执行测量并且可以小到足以在该应用中被使用。在其它实施例中,可以使用除GMR元件之外的其它合适的磁敏元件。
在实施例中,GMR元件被配置作为单轴磁场传感器。在另一实施例中GMR元件被配置作为三轴磁场传感器,其被配置为测量磁场的所有三个空间分量。
磁敏元件可以具有几微米的高空间分辨率,具体地为20μm或10μm或好于10μm。磁敏元件可以具有高分辨率的磁场强度。具体地,它们可以具有0.5mT或0.2mT或0.1mT或0.05mT或好于0.05mT的分辨率。
图5示出了用于测量被包括在半导体器件中的电导体的磁场的装置500的另一实施例。根据该实施例,探头501被配置为同时测试多个半导体器件200。在一个实施例中,如在图5中示出的,半导体器件经由链接部503彼此连接。链接部503可以例如由多个半导体器件200被附接到的临时载体(temporal carrier)来实现。在装置500的另一实施例中,半导体器件200是单片化器件。
在另一实施例中装置500包括多于一个探头501,其中每个探头501被配置为测试单个DUT。在另一实施例中,每个探头被配置为同时测试几个DUT。
图6A示出了载有从附图平面流出的电流的焊线I1、…、I4和I5、…、I8的两个四重组(quartets)。两个四重组中的焊线彼此间具有约a=200μm的距离,并且两个四重组相距400μm。在点P(x0,y0)处,其中y0是点距离由接线I1、…、I8延伸的平面的竖直距离,由接线中的电流生成的磁场可以使用上面联系图3至图5描述的装置的实施例来测量。在图6B中示意性地描绘了点P(x0,y0)中的磁场矢量。Bcorr表示在所有焊线I1、…、I8正常工作(也就是说所有接线载有预期电流并且没有接线展示出异常高的电阻)的情况下的磁场矢量。Berror表示在焊线I1、…、I8中的一个或多个展示出越出制造商的规格的界线的电阻的情况下的磁场矢量。
在以下内容中,图示了多个焊线的磁场布局的数学模型。模型假设无限长的导电接线。
如在图6A、图6B中定义的,在距离y处磁场沿着x轴被建模。在模型中,八条导电接线均载有3.6A的电流。建模沿着如在图4B中定义的两条平行线来执行。沿着线402A’,距离a(从一条接线到下一条的距离)是100μm并且距离y(到测量平面的竖直距离)是500μm。沿着线402B’,距离a是200μm并且距离y是820μm。
在图7A中,示出了沿着线402A’的磁场强度。相反地,图7B示出了沿着线402B’的磁场强度。在对应于Bcorr的曲线之上和之下的虚线示出了在竖直距离y偏离1%情况下Bcorr的路线。
图7A、图7B示出了对于所有八条焊线中的电流都在规格内的情况和对于个体接线不载有任何电流的情况两者的磁场强度。B-I1示出了在缺少电流I1情况下的磁场强度,B-I2示出了缺少电流I2的情况,并且B-I3示出了缺少I3的情况。在所有焊线正常工作(也就是说Bcorr被检测)的情况下,没有找到在对称位置x=300和x=700处测量的信号的显著差异。然而,在一条或多条焊线不根据规格工作的情况下,可以检测到在这些位置处测量的信号中的显著差异。
注意,在较多平行焊线被用于将焊盘连接到相应引脚时,其中所有焊线正常工作的器件与其中一条焊线有缺陷的器件的测量的磁场之间的差异变小。在一条接线不正常工作的情况下,将出现平行接线越少,磁场的变形越大。在八条接线应该载有相同的电流并且一条接线完全故障的情况下,磁场强度可以从不包括有缺陷的电导体的器件偏离约6%。
图8示出了用于通过测量由流过器件内的电导体的电流生成的磁场来测试半导体器件的方法800的实施例。方法包括步骤S801至S804。步骤S801包括提供包括一个或多个电导体的DUT。在方法800的实施例中,DUT是半导体器件。在该实施例的实施例中,电导体是焊线。
步骤S802包括提供用于测量磁场的装置,该装置包括被配置为测量由流过DUT内的电导体的电流生成的磁场的探头,其中探头包括一个或多个磁敏元件。在一个实施例中,这些元件是GMR元件。在一个实施例中,元件被配置作为条带。在一个实施例中,元件被配置作为条带对。在一个实施例中,条带被布置成垂直于DUT内的多个平行电导体。
步骤S803包括向DUT施加电压,使得电流可以流过电导体。在一个实施例中,电压被施加使得平行对齐的电导体中的电流方向是相同的。也就是说,例如,DUT是图2A中示出的半导体器件并且电压被施加使得电流方向从半导体元件203上的焊盘指向引脚OUT1a、…、OUT2b。在另一实施例中,电压被施加给DUT使得电流以反平行的方向流动。也就是说,在上面的示例中,电流方向可以在从图2A中上面开始的第一八条焊线中从焊盘指向引脚OUT1a、OUT1b,并且在第二八条焊线中从引脚OUT2a、OUT2b指向焊盘。根据方法800的实施例,RDS(on)测试期间的电压被使用作为步骤S803的电压。
步骤S804包括测量由流过电导体的电流生成的磁场。在方法800的实施例中,磁场在每个电导体之上的多于一个点处(特别地在两个点处)被测量。
方法800的实施例进一步包括其中比较测量的磁场与一些参考数据的步骤。方法800的实施例进一步包括其中计算在两个点处(例如在图7A、图7B中的点x=300和x=700处)测量的磁场中的差异的步骤。
方法800的实施例包括在步骤S801中提供多个DUT以及在步骤S802中提供包括用于测量DUT磁场的多个探头的装置。方法800的实施例包括在步骤S802中提供包括被配置为测量多个DUT磁场的一个探头的装置。
根据实施例,方法800被集成到半导体器件的后端测试中。根据实施例,方法800使用自动测试设备。方法800可以不依赖人工交互,并且可以不引入损坏DUT的任何附加风险。
根据方法800测量磁场可以是快速的。具体地,测量可以占用不超过200ms或者不超过100ms或者不超过50ms并且优选不超过20ms。方法800可以占用不长于封装半导体器件的电后端测试。
图9示出了包括用于基于预定义准则将DUT分成组的步骤S901至S902的方法900。步骤S901包括测量DUT之上的磁场。步骤S902包括基于测量来判定个体DUT是否满足预定义准则。步骤S903包括基于判定来将DUT分成器件组。
尽管已经详细描述了本发明及其优点,应当理解的是,于此可以做出各种改变、替换和变更,而不脱离如由所附权利要求限定的本发明的精神和范围。
而且,本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例。根据本发明,如本领域技术人员将从本发明的公开内容中容易领会的,可以利用当前存在或以后被开发的、执行与本文中描述的对应实施例基本相同的功能或者实现大致基本的结果的过程、机器、制造、物质组成、装置、方法或步骤。据此,所附权利要求旨在将这些过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (20)

1.一种用于测试电导体的测试设备,包括:
探头,被配置为测量由被测器件(DUT)的一个或多个电导体中的电流引起的磁场;以及
输出发生器,被配置为生成输出数据,其中所述输出数据依赖于所测量的磁场。
2.根据权利要求1所述的设备,其中所述测试设备被配置为同时测试多于一个DUT。
3.根据权利要求1所述的设备,进一步包括:
定位台部,被配置为将所述探头布置在所述DUT的所述电导体之上的预定义位置。
4.根据权利要求1所述的设备,进一步包括:
存储器,被配置为存储参考磁场的参考数据;以及
比较器,被配置为比较所述输出数据与所述参考数据。
5.根据权利要求1所述的设备,其中所述输出数据包括关于所述磁场在至少一个维度的空间结构的数据。
6.根据权利要求1所述的设备,其中所述探头包括一个或多个巨磁电阻元件。
7.根据权利要求1所述的设备,其中所述输出发生器被配置为在所述DUT包括一个或多个有缺陷的电导体时生成输出数据,并且在所述DUT不包括有缺陷的导体时生成不同的输出数据。
8.根据权利要求1所述的设备,其中所述输出发生器被配置为在所述DUT包括特定的有缺陷的电导体时生成输出数据,并且从其中所述特定的电导体没有缺陷的DUT生成不同的数据输出。
9.根据权利要求1所述的设备,其中所述探头包括单轴磁场传感器。
10.根据权利要求1所述的设备,其中所述探头包括三轴磁场传感器。
11.一种测试电导体的方法,所述方法包括:
提供被测器件(DUT),所述DUT包括一个或多个第一电导体;
提供测试设备,所述测试设备包括被配置为测量由所述一个或多个第一电导体中的电流引起的第一磁场的第一探头;
向所述DUT施加电压使得电流可以流过所述一个或多个第一电导体;以及
测量所述第一磁场。
12.根据权利要求11所述的方法,进一步包括:
提供参考器件,所述参考器件包括一个或多个第二电导体;
提供被配置为测量由所述一个或多个第二电导体中的电流引起的第二磁场的第二探头;
向所述参考器件施加电压使得电流可以流过所述一个或多个第二电导体;
测量由所述一个或多个第二电导体中的所述电流引起的第二磁场;以及
通过从所述第一磁场的测量数据中减去所述第二磁场的测量数据来生成数据输出。
13.根据权利要求12所述的方法,进一步包括:
比较所述数据输出与一些参考数据;以及
基于所述比较判定所述DUT是否满足特定准则。
14.根据权利要求11所述的方法,进一步包括:
在所述测试设备中产生数据输出,其中所述数据输出依赖于所测量的磁场;以及
比较所述输出与一些参考数据。
15.根据权利要求11所述的方法,其中所述DUT是半导体器件并且所述一个或多个第一电导体是下列各项中的至少一项:焊线、球栅阵列、焊接凸点、焊接夹和裸片附接。
16.根据权利要求11所述的方法,进一步包括在所述测试设备中从包括一个或多个有缺陷的导体的DUT生成数据输出,并且从不包括有缺陷的导体的DUT生成不同的数据输出。
17.根据权利要求11所述的方法,进一步包括在所述测试设备中从包括特定的有缺陷的电导体的DUT生成数据输出,并且从其中所述特定的电导体没有缺陷的DUT生成不同的数据输出。
18.根据权利要求11所述的方法,进一步包括:
比较在所述DUT之上的不同点处测量的所述磁场。
19.一种用于将器件分成组的方法,包括:
测量在所述器件之上的磁场;
基于所述测量针对每个所述器件判定准则是否被满足;以及
基于所述判定将所述器件分成器件组。
20.根据权利要求19所述的方法,其中判定所述准则是否被满足包括比较所述磁场的所述测量与一些参考数据。
CN201410464863.4A 2013-09-13 2014-09-12 用于测试电导体的装置和方法 Active CN104459504B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/026,822 2013-09-13
US14/026,822 US9523729B2 (en) 2013-09-13 2013-09-13 Apparatus and method for testing electric conductors

Publications (2)

Publication Number Publication Date
CN104459504A true CN104459504A (zh) 2015-03-25
CN104459504B CN104459504B (zh) 2018-09-18

Family

ID=52580108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410464863.4A Active CN104459504B (zh) 2013-09-13 2014-09-12 用于测试电导体的装置和方法

Country Status (3)

Country Link
US (1) US9523729B2 (zh)
CN (1) CN104459504B (zh)
DE (1) DE102014113193A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3022638B1 (fr) * 2014-06-24 2016-07-22 Commissariat Energie Atomique Procede de caracterisation d'un dispositif de connexion electrique destine a etre hybride a un dispositif electronique
DE102015108233A1 (de) * 2015-05-26 2016-12-01 Rheinisch-Westfälische Technische Hochschule (Rwth) Aachen Verfahren und Vorrichtung zur Identifikation von fehlerhaften Leitern
DE102021202583A1 (de) 2021-03-17 2022-09-22 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Überprüfung von Mehrfachbondverbindungen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542333A (en) * 1983-05-05 1985-09-17 Ppg Industries, Inc. Method and apparatus utilizing magnetic field sensing for detecting discontinuities in a conductor member associated with a glass sheet
US6529019B1 (en) * 2000-10-23 2003-03-04 Agilent Technologies, Inc. Multiple axis magnetic test for open integrated circuit pins
CN1460184A (zh) * 2001-04-09 2003-12-03 皇家菲利浦电子有限公司 有电源测试接口的集成电路
US20060164115A1 (en) * 2002-10-29 2006-07-27 Yasumaro Komiya Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method
CN102331518A (zh) * 2010-06-07 2012-01-25 英飞凌科技股份有限公司 电流传感器
CN102866297A (zh) * 2012-09-27 2013-01-09 宁波敏实汽车零部件技术研发有限公司 一种汽车用防夹感应条自动检具及其检测方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2311903A1 (de) * 1973-03-09 1974-09-12 Siemens Ag Verfahren und einrichtung zur ortung von kurzschluessen in mehrlagenverdrahtungen
US4050013A (en) * 1976-02-25 1977-09-20 Western Electric Company, Incorporated Magnetic field probe which measures switching current of magnetic element at moment the element switches as measure of external field
US4186338A (en) * 1976-12-16 1980-01-29 Genrad, Inc. Phase change detection method of and apparatus for current-tracing the location of faults on printed circuit boards and similar systems
US4305661A (en) * 1979-02-27 1981-12-15 Diffracto, Ltd. Method and apparatus for determining physical characteristics of objects and object surfaces
US4610710A (en) * 1983-05-05 1986-09-09 Ppg Industries, Inc. Method for utilizing magnetic field sensing means for detecting discontinuities in a conductor member associated with a glass sheet
US4758786A (en) * 1986-08-06 1988-07-19 Molecular Devices Corporation Method of analyzing semiconductor systems
DE3631571A1 (de) * 1986-09-17 1988-04-07 Tiede Gmbh & Co Risspruefanlagen Vorrichtung mit einem sensor zur messung des pruefstromes bei magnetelektrischen risspruefvorrichtungen
US5138265A (en) * 1988-11-30 1992-08-11 Sumitomo Electric Industries, Ltd. Apparatus and system for locating thunderstruck point and faulty point of transmission line
US5125738A (en) * 1988-12-13 1992-06-30 Sumitomo Electric Industries, Ltd. Apparatus and system for locating a point or a faulty point in a transmission line
GB8916423D0 (en) * 1989-07-18 1989-09-06 Secr Defence Method and apparatus for non-destructive testing
CA2043347A1 (en) * 1990-05-30 1991-12-01 Yukio Kohmura Method and system for inspection of electroconductive film using eddy current and process and system for production of optical fibres using method and system
US5073754A (en) * 1990-07-24 1991-12-17 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array using a magnetic field sensor
EP0508062B1 (de) * 1991-04-10 1995-07-19 atg test systems GmbH Verfahren und Vorrichtung zur Prüfung einer elektrischen Leiteranordnung
JPH05196681A (ja) * 1991-06-26 1993-08-06 Digital Equip Corp <Dec> 連続移動する電気回路の相互接続試験方法及び装置
US5270661A (en) * 1991-10-25 1993-12-14 Pipeline Profiles, Ltd. Method of detecting a conductor anomaly by applying pulses along the conductor in opposite directions
US5352984A (en) * 1992-11-04 1994-10-04 Cable Repair Systems Corporation Fault and splice finding system and method
US5406209A (en) * 1993-02-04 1995-04-11 Northern Telecom Limited Methods and apparatus for testing circuit boards
US5475695A (en) * 1993-03-19 1995-12-12 Semiconductor Diagnosis & Test Corporation Automatic failure analysis system
US5422498A (en) * 1993-04-13 1995-06-06 Nec Corporation Apparatus for diagnosing interconnections of semiconductor integrated circuits
US6084396A (en) * 1994-03-31 2000-07-04 Intel Corporation Method for performing quantitative measurement of DC and AC current flow in integrated circuit interconnects by the measurement of magnetic fields with a magneto optic laser probe
US5578930A (en) * 1995-03-16 1996-11-26 Teradyne, Inc. Manufacturing defect analyzer with improved fault coverage
JPH08273952A (ja) * 1995-03-31 1996-10-18 Ikuro Moriwaki 平面電流検出器
US5714888A (en) * 1995-12-26 1998-02-03 Motorola, Inc. Method and apparatus for testing electronic circuitry in a manufacturing environment
US6150809A (en) * 1996-09-20 2000-11-21 Tpl, Inc. Giant magnetorestive sensors and sensor arrays for detection and imaging of anomalies in conductive materials
US5821759A (en) * 1997-02-27 1998-10-13 International Business Machines Corporation Method and apparatus for detecting shorts in a multi-layer electronic package
US6118279A (en) * 1997-07-30 2000-09-12 Candescent Technologies Corporation Magnetic detection of short circuit defects in plate structure
US6107806A (en) * 1997-07-30 2000-08-22 Candescent Technologies Corporation Device for magnetically sensing current in plate structure
DE19742055C2 (de) * 1997-09-24 2000-02-24 Ita Ingb Testaufgaben Gmbh Vorrichtung zum Testen von Schaltungsplatinen
DE69940335D1 (de) * 1998-09-28 2009-03-12 Nec Electronics Corp Vorrichtung und Verfahren zum zerstörungsfreien Prüfen einer Halbleiteranordnung
JP3394202B2 (ja) * 1999-01-13 2003-04-07 太陽誘電株式会社 電磁界強度の測定方法及び装置並びに電流電圧分布の測定方法及び装置
JP3285568B2 (ja) * 1999-05-24 2002-05-27 日本電産リード株式会社 基板の配線検査装置および配線検査方法
JP3556549B2 (ja) * 1999-12-10 2004-08-18 シャープ株式会社 シート抵抗測定器および電子部品製造方法
JP4874465B2 (ja) * 2000-03-28 2012-02-15 株式会社東芝 渦電流損失測定センサ
TW528874B (en) * 2000-10-26 2003-04-21 Nec Electronics Corp Non-destructive inspection method
EP1477819A4 (en) * 2001-04-09 2008-04-02 Taiyo Yuden Kk METHOD OF MEASURING THE ELECTROMAGNETIC FIELD INTENSITY AND DEVICE THEREFOR, METHOD FOR MEASURING THE ELECTROMAGNETIC FIELD INTENSITY DISTRIBUTION AND EQUIPMENT THEREFOR, METHOD FOR MEASURING THE ELECTRICITY / VOLTAGE DISTRIBUTION AND ESTABLISHMENT THEREFOR
US8000801B2 (en) * 2001-04-13 2011-08-16 Greatbatch Ltd. System for terminating abandoned implanted leads to minimize heating in high power electromagnetic field environments
JP2003035738A (ja) * 2001-07-19 2003-02-07 Omron Corp 部品実装基板の検査方法および部品実装基板用の検査装置
US6788078B2 (en) * 2001-11-16 2004-09-07 Delaware Capital Formation, Inc. Apparatus for scan testing printed circuit boards
JP3655295B2 (ja) * 2002-07-22 2005-06-02 富士通株式会社 インバータの電流検出方法、その電流検出回路、その異常検出方法、その異常検出回路、表示装置及び情報処理装置
KR100528695B1 (ko) * 2003-05-06 2005-11-16 엘지.필립스 엘시디 주식회사 평판표시장치의 검사방법 및 장치
US20050285602A1 (en) * 2004-06-07 2005-12-29 Field John E Use of magnetic noise compensation in localization of defect in flat plate structure
JP3770273B2 (ja) * 2004-07-28 2006-04-26 Tdk株式会社 トンネル磁気抵抗効果素子の検査方法及び装置、並びにトンネル磁気抵抗効果素子の製造方法
US7482814B2 (en) * 2004-08-27 2009-01-27 The Board of Regents University Community College System of Nevada on Behalf of the University of Nevada-Las Vegas Electric/magnetic field sensor
US7403001B1 (en) * 2005-03-29 2008-07-22 Lam Research Corporation Methods and apparatus for measuring morphology of a conductive film on a substrate
DE102006005800B4 (de) * 2006-02-08 2007-12-06 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Testen von unbestückten Leiterplatten
JP2009008626A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 故障解析方法及び故障解析装置
US7987071B1 (en) * 2007-07-30 2011-07-26 Raytheon BBN Technologies, Corp. Remote passive detection of failed power lines and estimation of power line current and power flow
AT507468B1 (de) * 2008-10-15 2010-10-15 Dtg Int Gmbh Ermittlung von eigenschaften einer elektrischen vorrichtung
US8179143B2 (en) * 2008-10-15 2012-05-15 Test Research, Inc. Apparatus for testing printed circuit and method therefor
TWI391668B (zh) * 2008-11-21 2013-04-01 King Yuan Electronics Co Ltd 具有高耐電流能力之電連接導體與提高電連接導體之耐電流能力的方法
US8860402B2 (en) * 2009-10-16 2014-10-14 Emprimus, Llc Electromagnetic field detection systems and methods
US8269505B2 (en) * 2009-12-15 2012-09-18 International Business Machines Corporation Locating short circuits in printed circuit boards
IT1404587B1 (it) * 2010-12-20 2013-11-22 St Microelectronics Srl Struttura di connessione induttiva per uso in un circuito integrato

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542333A (en) * 1983-05-05 1985-09-17 Ppg Industries, Inc. Method and apparatus utilizing magnetic field sensing for detecting discontinuities in a conductor member associated with a glass sheet
US6529019B1 (en) * 2000-10-23 2003-03-04 Agilent Technologies, Inc. Multiple axis magnetic test for open integrated circuit pins
CN1460184A (zh) * 2001-04-09 2003-12-03 皇家菲利浦电子有限公司 有电源测试接口的集成电路
US20060164115A1 (en) * 2002-10-29 2006-07-27 Yasumaro Komiya Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method
CN102331518A (zh) * 2010-06-07 2012-01-25 英飞凌科技股份有限公司 电流传感器
CN102866297A (zh) * 2012-09-27 2013-01-09 宁波敏实汽车零部件技术研发有限公司 一种汽车用防夹感应条自动检具及其检测方法

Also Published As

Publication number Publication date
DE102014113193A1 (de) 2015-03-19
CN104459504B (zh) 2018-09-18
US20150077151A1 (en) 2015-03-19
US9523729B2 (en) 2016-12-20

Similar Documents

Publication Publication Date Title
JP5965924B2 (ja) プッシュプル型ブリッジ磁気抵抗センサ
US20200191835A1 (en) Current sensor with integrated current conductor
US10147689B2 (en) Multi-die integrated circuit device with capacitive overvoltage protection
JP2020150116A (ja) 半導体装置およびその製造方法
US10145904B2 (en) Multi-die integrated circuit device with overvoltage protection
US10147688B2 (en) Integrated circuit device with overvoltage discharge protection
CN103219322B (zh) 具有电阻测量结构的三维集成电路及其使用方法
CN104459504B (zh) 用于测试电导体的装置和方法
CN112798867B (zh) 一种实现组合式量子霍尔电阻样品的基座
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
US20100079135A1 (en) Magnetic detecting device and method for making the same, and angle detecting apparatus, position detecting apparatus, and magnetic switch each including the magnetic detecting device
JP7263065B2 (ja) センサチップ
CN103050478B (zh) 用于3dic封装件合格率分析的探针焊盘设计
US11243270B2 (en) Sensor chip and associated calibration lead frame
US20230305042A1 (en) Magnetic-field-based current measuring device and method for magnetic-field-based measurement of electric currents
Sheng et al. Current sensing integration with lead frames in 6-in-1 IGBT modules
Schmidt et al. Localization of electrical active defects caused by reliability-related failure mechanism by the application of Lock-in Thermography
CN109192675B (zh) 封装体检测方法
US20230060219A1 (en) Packaged current sensor integrated circuit
US9601424B2 (en) Interposer and methods of forming and testing an interposer
TW201728909A (zh) 半導體裝置及其製造方法
JP2008311318A (ja) 組立耐性評価用teg装置および組立耐性評価方法
US20190204380A1 (en) Lead guides having a recessed face
US9535108B2 (en) Inspection apparatus and inspection method
Palavesam et al. Electrical behaviour of Flip-Chip bonded thin silicon chip-on-foil assembly during bending

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant