CN104425601A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN104425601A CN104425601A CN201310388631.0A CN201310388631A CN104425601A CN 104425601 A CN104425601 A CN 104425601A CN 201310388631 A CN201310388631 A CN 201310388631A CN 104425601 A CN104425601 A CN 104425601A
- Authority
- CN
- China
- Prior art keywords
- layer
- backgate
- active area
- fin
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000000203 mixture Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 27
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 description 25
- 238000001020 plasma etching Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 silicon nitride) Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供了一种半导体器件及其制造方法。一示例半导体器件可以包括：绝缘体上半导体(SOI)衬底，包括基底衬底、埋入电介质层和SOI层；在SOI衬底上设置的有源区，该有源区包括第一子区和第二子区，其中第一子区包括第一鳍状部，第二子区包括与第一鳍状部相对的第二鳍状部，且第一子区和第二子区中至少之一包括横向延伸部；设于第一鳍状部和第二鳍状部之间的背栅；夹于背栅与各鳍状部之间的背栅介质层；以及在有源区上形成的栅堆叠。
Description
技术领域
本公开涉及半导体领域，更具体地，涉及一种组合SOI和FinFET优点的半导体器件及其制造方法。
背景技术
为了应对半导体器件的不断小型化所带来的挑战，如短沟道效应等，已经提出了多种高性能器件，例如SOI(绝缘体上半导体)器件和FinFET(鳍式场效应晶体管)等。
SOI器件中由于埋入氧化物(BOX)的存在，可以抑制短沟道效应。另外，通过ET-SOI(极薄-绝缘体上半导体)技术，可以实现全耗尽(FD)SOI器件。但是，SOI包括ET-SOI的成本较高，且性能受限。
FinFET是一种立体型器件，包括在衬底上竖直形成的鳍(fin)，可以在鳍中形成器件的沟道。由于可以提升鳍的高度而不增加其占用面积(footprint)，从而可以增加每单位占用面积的电流驱动能力。但是，鳍的高度通常在晶片上保持一致而难以单独调节，从而难以调节晶片上形成的集成电路中各单独器件的驱动能力。
发明内容
鉴于上述问题，本公开的目的至少在于提供一种半导体器件及其制造方法。
根据本公开的一个方面，提供了一种半导体器件，包括：绝缘体上半导体(SOI)衬底，包括基底衬底、埋入电介质层和SOI层；在SOI衬底上设置的有源区，该有源区包括第一子区和第二子区，其中第一子区包括第一鳍状部，第二子区包括与第一鳍状部相对的第二鳍状部，且第一子区和第二子区中至少之一包括横向延伸部；设于第一鳍状部和第二鳍状部之间的背栅；夹于背栅与各鳍状部之间的背栅介质层；以及在有源区上形成的栅堆叠。
根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在绝缘体上半导体SOI衬底上设置有源区，其中，SOI衬底包括基底衬底、埋入电介质层和SOI层；形成贯穿有源区的背栅槽，该背栅槽将有源区分为第一子区和第二子区；在背栅槽的侧壁上形成背栅介质层；向背栅槽中填充导电材料，形成背栅；对有源区进行构图，以在第一子区和第二子区中分别形成第一鳍状部和第二鳍状部，且在第一子区和第二子区至少之一中形成横向延伸部，其中第一和第二鳍状部分别位于背栅槽的相对侧壁上；以及在构图后的有源区上形成栅堆叠
根据本公开的实施例，有源区可以包括横向延伸部和鳍状部。一方面，通过鳍状部，可以实现类似FinFET的优点，例如提升每单位占用面积的器件增益性能。另一方面，通过横向延伸部，可以容易地调整器件的沟道宽度。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1是示出了根据本公开实施例的有源区设置的透视图；
图2是示出了根据本公开实施例的通过在图1的有源区上形成栅堆叠而获得的半导体器件的透视图；
图3是示出了根据本公开另一实施例的有源区设置的透视图；
图4(a)是示出了根据本公开实施例的通过在图3的有源区上形成栅堆叠而获得的半导体器件的透视图，图4(b)是图4(a)的半导体器件沿中部剖开后的透视图；以及
图5-19是示出了根据本公开另一实施例的制造半导体器件的流程中多个阶段的示意图；以及
图20示出了通过浅沟槽隔离(STI)来限定图19中半导体器件的横向延伸部宽度的示例。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域／层。
在本公开的上下文中，当将一层／元件称作位于另一层／元件“上”时，该层／元件可以直接位于该另一层／元件上，或者它们之间可以存在居中层／元件。另外，如果在一种朝向中一层／元件位于另一层／元件“上”，那么当调转朝向时，该层／元件可以位于该另一层／元件“下”。
根据本公开的实施例，提供了一种半导体器件。该半导体器件可以包括绝缘体上半导体(SOI)衬底。SOI衬底可以包括堆叠的基底衬底(例如，硅)，埋入电介质层(例如，埋入氧化物BOX)和SOI层(例如，硅)。根据一有利示例，SOI衬底包括极薄(ET)-SOI衬底。
该半导体器件还可以包括在SOI衬底上设置的有源区。有源区可以包括沿衬底表面横向延伸的横向延伸部以及沿大致垂直于衬底表面的方向延伸的鳍状部。例如，横向延伸部可以位于鳍状部的底部，且朝着远离鳍状部的方向向鳍状部的一侧或两侧延伸。于是，有源区可以大体上呈现例如这样的形状。鳍状部可以类似于FinFET中的鳍那样起作用，而横向延伸部可以类似于SOI器件中的有源区那样起作用。
例如，鳍状部可以至少部分地由SOI层上形成(例如，通过外延)的另外的(一层或多层)半导体层形成。该或这些另外的半导体层可以被构图为呈鳍状延伸，如同FinFET中的鳍。横向延伸部可以至少部分地由SOI层形成。
该半导体器件还可以包括在有源区上形成的栅堆叠。栅堆叠在有源区中限定了沟道区(对应于有源区中与栅堆叠相交的部分)，并因此限定了源／漏区(对应于有源区中位于沟道区相对两侧的部分)。于是，沟道区的宽度基本上由鳍状部的高度与横向延伸部横向延伸的尺寸(下面称作横向延伸部的“宽度”)确定。例如，可以通过浅沟槽隔离(STI)等隔离部来限定横向延伸部的宽度。于是，可以相对容易地调整器件的沟道宽度。
根据一有利示例，有源区可以包括相对设置的第一子区和第二子区。该半导体器件还可以包括设于第一子区和第二子区之间的背栅以及夹于背栅与各子区之间的背栅介质层。
第一子区和第二子区可以分别包括相对的第一鳍状部和第二鳍状部，从而背栅和背栅介质层可以设于相对的第一和第二鳍状部之间。于是第一鳍状部和第二鳍状部以及夹于它们之间的背栅形成了一种三明治鳍(sFin)结构。可以通过向背栅施加偏置，来对鳍状部加以控制。另外，第一子区和第二子区中至少之一可以包括横向延伸部。这样，每一子区可以大体上呈现例如这样的形状。
在形成背栅且栅堆叠跨越有源区上方的情况下，该半导体器件还可以包括形成于背栅上用于将背栅与栅堆叠隔离的电介质层。
根据本公开的实施例，背栅可以穿透埋入电介质层而与基底衬底电接触。这样，可以通过基底衬底，来向背栅施加偏置。为了改善偏置施加效率，基底衬底中可以形成有阱区，从而背栅与阱区电接触。可以通过到达阱区的电接触部，来向背栅施加偏置。
根据一些示例，为了增强器件性能，可以应用应变源／漏技术。例如，可以在源／漏区上生长另外的半导体层，以便向沟道区施加应力。例如，对于p型器件，可以施加压应力；而对于n型器件，可以施加拉应力。
根据本公开的实施例，半导体器件可以如下来制作。例如，可以在SOI衬底上设置有源区。有源区可以通过SOI衬底的SOI层来设置，或者可以通过进一步在SOI层上(特别是在ET-SOI的情况下)生长另外的(一层或多层)半导体层来设置。相邻的半导体层之间可以具有刻蚀选择性(例如，由于具备不同的材料)，从而可以便于对它们进行构图。
可以对设置的有源区(SOI层，或者SOI层以及形成的另外的半导体层的组合)进行构图，使其形成为包括沿衬底表面横向延伸的横向延伸部以及沿大致垂直于衬底表面的方向延伸的鳍状部。之后，可以在构图的有源区上形成栅堆叠。
例如，有源区的构图可以如下进行。可以在有源区上形成条状的掩模层。然后，可以利用该掩模，对有源区进行刻蚀。刻蚀可以不进行到有源区的底部，而是留下一薄层，该薄层随后可以用作横向延伸部。例如，在形成另外的半导体层的情况下，刻蚀可以停止于SOI层，从而留下SOI层。当然，刻蚀也可以停止于SOI层上方的半导体层(此时，得到的横向延伸部较厚)，或者也可以进入SOI层中(此时，得到的横向延伸部较薄)。而条状掩模层下方的有源区随后可以用作鳍状部。如果条状掩模位于有源区的边缘处，则构图后的有源区可以呈现例如或的形状；而如果条状掩模位于有源区的中部，则构图后的有源区可以呈现例如的形状。
可以在SOI衬底上形成隔离部如STI，以在横向界定有源区，从而限定横向延伸部的宽度。通过调整隔离部的位置，可以调整横向隔离部的宽度，从而可以调整器件的沟道宽度。
根据一有利示例，可以在有源区中(例如，大致中部)形成贯穿有源区的背栅槽，该背栅槽可以将有源区分为第一子区和第二子区。此外，背栅槽可以进一步延伸以穿过埋入电介质层。通过向该背栅槽中填充导电材料如金属或掺杂的半导体(如多晶硅)等来形成背栅。另外，在填充背栅槽之前，可以在背栅槽的侧壁上形成背栅介质层。根据一有利示例，这种背栅介质层可以按侧墙(spacer)形成工艺来制作，由此可以简化工艺。
为了便于背栅槽和鳍的构图，根据一有利示例，可以在有源区上形成构图辅助层。该构图辅助层可以被构图为具有与背栅槽相对应的开口，并且在其与开口相对的侧壁上可以形成图案转移层(对应于上述的条状掩模层)。这样，可以构图辅助层和图案转移层为掩模，来构图背栅槽(以下称作“第一构图”)；另外，可以图案转移层为掩模，来对有源区进行构图(以下称作“第二构图”)。
这样，有源区特别是鳍状部的构图分两次进行：在第一构图中，形成鳍状部的一个侧面；而在第二构图中，形成鳍状部的另一个侧面。在第一构图中，鳍状部尚与有源区的主体相连并因此得到支撑。另外，在第二构图中，鳍状部与背栅相连并因此得到支撑。结果，可以防止鳍状部在制造过程中坍塌，并因此可以更高的产率来制造较薄的鳍状部。
在第二构图之前，可以在背栅槽中形成电介质层，以覆盖背栅。该电介质层一方面可以使背栅(例如与栅堆叠)电隔离，另一方面可以防止第二构图对背栅造成影响。
另外，为了便于构图，根据一有利示例，可以按侧墙形成工艺，来在构图辅助层的侧壁上形成图案转移层。由于侧墙形成工艺不需要掩模，从而可以减少工艺中使用的掩模数量。
另外，在形成构图辅助层之前，还可以在有源区上形成停止层。对于构图辅助层的构图(以在其中形成开口)可以停止于该停止层。例如，图案转移层可以包括氮化物(如，氮化硅)，停止层可以包括氧化物(如，氧化硅)。
本公开可以各种形式呈现，以下将描述其中一些示例。
图1是示出了根据本公开实施例的有源区设置的透视图。
如图1所示，提供SOI衬底100。SOI衬底100可以包括基底衬底102(例如，硅)、设于基底衬底102上的埋入电介质层(例如，氧化物)104以及设于埋入电介质层上的SOI层106(例如，硅)。当然，衬底的材料不限于硅系材料，而是可以包括基于其他半导体的材料，例如Ge系材料等。在方便说明，以下以硅系材料为例进行描述。
在SOI衬底100上，设置有有源区。有源区可以包括沿衬底表面横向延伸的横向延伸部L以及沿大致垂直于衬底表面的方向延伸的鳍状部F。在该示例中，横向延伸部L位于鳍状部F底部，且朝着远离鳍状部F的方向向鳍状部F的相对两侧延伸。横向延伸部L的宽度如下所述可以通过隔离部来限定，其厚度例如为约5-15nm。鳍状部F的高度(从横向延伸部L的顶面到鳍状部F的顶面之间的尺寸)例如为约10nm-150nm，宽度例如为约2-20nm。
在该示例中，将L和F示出为由SOI层106形成。但是，本公开不限于此。例如，有源区，特别是鳍状部F，可以包括另外的半导体层。
另外，在该示例中，F大致位于L中部，从而有源区呈形。但是，本公开不限于此。例如，F可以偏离L的中部。此外，当F位于L的边缘处时，有源区可以呈或形状。
可以在图1所示的有源区上形成栅堆叠，以得到半导体器件，如图2所示。栅堆叠可以包括栅介质层136和栅导体层138。例如，栅介质层136可以包括高K栅介质如HfO2，厚度为1-5nm；栅导体层138可以包括金属栅导体。另外，栅介质层136还可以包括一层薄的氧化物(高K栅介质形成于该氧化物上)，例如厚度为0.3-1.2nm。在栅介质层136和栅导体138之间，还可以形成功函数调节层(图中未示出)。另外，栅堆叠两侧形成有栅侧墙(未示出)。例如，栅侧墙可以包括氮化物，厚度为约5-15nm。
由于栅堆叠的存在，在有源区中限定了沟道区(对应于有源区与栅堆叠相交的部分)和源／漏区(对应于有源区中位于沟道区相对两侧的部分)。源／漏区例如通过在有源区中进行离子注入而形成。在此，沟道宽度主要由鳍状部F的高度和横向延伸部L的宽度确定。例如，在该示例中，沟道宽度大致对应于(2×W1+W3)+(W21+W22)。在计算沟道宽度时，没有将鳍状部F与横向延伸部L相交的部分(如图2中虚线框所示)视为沟道区的一部分，因为这一部分对于沟道电流基本没有贡献。如下所述，可以通过调整横向延伸部L的宽度(例如，W21和／或W22)，来相对容易地调整沟道宽度。
在图2的示例中，将栅堆叠示出为跨越鳍状部F，从而栅堆叠与鳍状部F的三个侧面相交(这是上述沟道宽度公式中出现2×W1+W3的原因所在)。但是，本公开不限于此。例如，栅堆叠可以形成为位于鳍状部F两侧，从而在各侧分别与横向延伸部L的顶面以及鳍状部F的侧壁相交，而没有与鳍状部F的顶面相交。在这种情况下，沟道宽度可以大致对应于2×W1+(W21+W22)。在此，项“2×W1”表示在鳍状部F的两个侧面处形成沟道，而没有在其顶部形成沟道。当然，沟道宽度的具体表达式不限于此，而是取决于栅堆叠与有源区相交的方式。
图3是示出了根据本公开另一实施例的有源区设置的透视图。
如图3所示，提供SOI衬底200。同样，SOI衬底200可以包括基底衬底202、设于基底衬底202上的埋入电介质层204以及设于埋入电介质层上的SOI层206。在SOI衬底206上设置有有源区。在该示例中，有源区可以包括第一子区A1和第二子区A2。第一子区A1和第二子区A2各自可以分别具有横向延伸部L和鳍状部F。关于这些特征的结构和材料参数，可以参见以上结合图1的说明。
在第一子区A1和第二子区A2之间，可以夹有背栅222。背栅222的顶面可以与鳍状部F的顶面持平或高于鳍状部F的顶面。背栅222可以通过背栅介质层220与有源区隔开。背栅介质层220可以包括各种合适的电介质材料，例如氧化物(例如，氧化硅)或高K电介质材料如HfO2，其厚度例如为约2-25nm。背栅222可以包括各种合适的导电材料，如TiN、W或其组合，其宽度例如为约5-30nm。备选地，背栅222可以包括掺杂(并因此导电)的半导体材料如多晶硅，掺杂的极性(p型或n型)可以用来调节器件的阈值电压。背栅222可以穿透埋入电介质层204而与基底衬底202电接触，从而可以通过基底衬底202向背栅222施加偏置。为此，基底衬底202中可以包括阱区208，以增强与背栅222的电接触。
在图3的示例中，第一子区A1和第二子区A2均包括横向延伸部L和鳍状部F。它们各自的鳍状部F可以彼此相对，以夹着背栅。但是，本公开不限于此。例如，第一子区A1和第二子区A2的一个可以只包括鳍状部F，而另一个可以包括横向延伸部L和鳍状延伸部F。也就是说，第一子区A1和第二子区A2中的每一个可以大体呈现或形。
可以在图3所示的有源区上形成栅堆叠，以得到半导体器件，如图4(a)和4(b)所示。同样，栅堆叠可以包括栅介质层236和栅导体层238。在栅堆叠层两侧，可以形成栅侧墙230。关于它们的详细描述，可以参照以上结合图1的说明。
在该实施例中，栅堆叠同样跨越有源区(以及背栅)上方。此时，可以在背栅上设置电介质层224(例如，氮化物)，以使栅堆叠与背栅电隔离。这里需要指出的是，在图4(a)和4(b)中，只是示意性示出了电介质层224和栅介质层236(特别是位于鳍状部F以及背栅222顶部附近的部分)的形状，它们的具体形状取决于制造工艺。如上所述，栅堆叠也可以不跨越有源区(及背栅)上方。
同样，沟道宽度主要由鳍状部F的高度和横向延伸部L的宽度确定。例如，在该示例中，在第二子区A2中，沟道宽度大致对应于(W1+W2+W3)。第一子区A1中也可以类似计算。如下所述，可以通过调整第一子区A1和／或第二子区A2中横向延伸部L的宽度(例如，W2)，来相对容易地调整沟道宽度。这里需要指出的是，鳍状部F顶面上的沟道宽度(W3)取决于栅堆叠与鳍状部F的顶面相交的方式。W3可以在鳍状部F顶面的整个宽度(例如，栅堆叠与鳍状部F的整个顶面相交)与0(例如，栅堆叠与鳍状部F的顶面之间夹有电介质层并因此隔开)之间。
图5-19是示出了根据本公开另一实施例的制造半导体器件的流程中多个阶段的示意图。
如图5所示，提供S0I衬底1000。SOI衬底1000可以包括基底衬底1002(例如，硅)、埋入电介质层1004(例如，氧化物)以及SOI层1006(例如，硅)。在此，SOI衬底1000可以包括ET-SOI。在EI-SOI的情况下，例如SOI层1006的厚度为约5-15nm，埋入电介质层1004的厚度为约3-30nm。
在基底衬底1002中，例如通过离子注入，形成有阱区1008(参见图6)。例如，对于p型器件，可以形成n型阱区；而对于n型器件，可以形成p型阱区。例如，n型阱区可以通过在衬底1000中注入n型杂质如P或As来形成，p型阱区可以通过在衬底1000中注入p型杂质如B来形成。如果需要，在注入之后还可以进行退火。本领域技术人员能够想到多种方式来形成n型阱、p型阱，在此不再赘述。
接下来，可以在SOI衬底上设置有源区。在该示例中，如图6所示，可以在SOI衬底上，例如通过外延生长，依次形成第一半导体层1010和第二半导体层1012。第一半导体层1010可以与相邻的第二半导体层1012、SOI层1006具有不同的半导体材料，从而具有刻蚀选择性。例如，第一半导体层可以包括SiGe(Ge的原子百分比为约5-20％)，厚度为约5-15nm。第二半导体层可以包括Si，其厚度可以根据要形成的鳍状部的高度而定。当然，第一半导体层和第二半导体层的材料不限于此。本领域技术人员可以能够想到多种合适的半导体材料，只要它们能够提供适当的刻蚀选择性。
另外，有源区的设置不限于如上所述形成两层半导体层，可以形成更多或更少的半导体层，甚至不形成另外的半导体层(而是利用SOI层，特别是SOI层较厚的情况下)。
然后，如图7所示，在有源区上例如通过淀积，可以依次形成停止层1014和构图辅助层1016。例如，停止层1014可以保护氧化物(如氧化硅)，厚度为约5-20nm；构图辅助层1016可以包括非晶硅，厚度为约50-200nm。这些层的材料选择主要是为了在后继处理过程中提供刻蚀选择性。本领域技术人员应当理解，这些层可以包括其他合适的材料，并且其中的一些层在某些情况下可以省略。在形成构图辅助层1016之后，可以对其进行平坦化如化学机械抛光(CMP)。
接着，可以在辅助构图层1016上形成光刻胶(未示出)。例如通过光刻，对光刻胶进行构图，以在其中形成与将要形成的背栅相对应的开口。然后，可以光刻胶为掩模，对构图辅助层1016进行刻蚀，如反应离子刻蚀(RIE)，从而在构图辅助层1016中形成开口G1，如图8所示。开口的宽度G1例如可以为约15-100nm。刻蚀可以停止于停止层1014。当然，如果构图辅助层1016与之下的有源区(在该示例中，第二半导体层1012)之间具有足够的刻蚀选择性，甚至可以去除这种停止层1014。之后，可以去除光刻胶。
然后，如图9所示，可以在构图辅助层1016(与开口相对)的侧壁上，形成图案转移层1018。图案转移层1018可以按照侧墙形成工艺来制作。例如，可以通过在图8所示结构的表面上淀积一层氮化物，然后对氮化物进行RIE，来形成侧墙形式的图案转移层。所淀积的氮化物层的厚度可以为约2-20nm(基本上确定随后形成的鳍状部的宽度)。这种淀积例如可以通过原子层淀积(ALD)来进行。本领域技术人员知道多种方式来形成这种侧墙，在此不再赘述。
接下来，如图10所示，可以构图辅助层1016和图案转移层1018为掩模，对有源区进行构图，以在其中形成背栅槽。在此，可以依次对停止层1014、第二半导体层1012、第一半导体层1010和SOI层1006进行RIE。另外，在该示例中，还可以进一步对埋入电介质层1004进行RIE。于是形成贯穿有源区和埋入电介质层1004的背栅槽G2。RIE可以停止于基底衬底1002，从而如图10中所示，背栅槽G2刚好与阱区1008接触。但是本公开不限于此。例如，背栅槽G2也可以进入阱区1008中。
随后，如图11所示，可以在背栅槽G2的侧壁上形成背栅介质层1020。背栅介质层1020可以包括任何合适的电介质材料，例如氧化物。在此，可以按照侧墙形成工艺，来制作背栅介质层1020。例如，可以通过在图10所示结构的表面上淀积一层氧化物，然后对氧化物进行RIE，来形成侧墙形式的背栅介质层。在该示例中，背栅介质层1020的EOT(有效氧化厚度)可以具有与埋入电介质层1004的EOT大致相同(特别是在两者均包括氧化物的情况下)，例如约2-25nm。
然后，如图12所示，可以在背栅槽G2中填充导电材料，以形成背栅1022。例如，可以在背栅槽G2中淀积原位掺杂的多晶硅或者注入掺杂的多晶硅，然后对其进行回蚀，来形成背栅1022。背栅1022的掺杂极性可以用来调节器件的阈值电压。例如，对于n型器件，进行p型掺杂；对于p型器件，进行n型掺杂。根据一有利示例，背栅1022的顶面可以与第二半导体层1012(对应于随后形成的鳍状部的顶面)基本上持平，或者(略)高于第二半导体层1012的顶面。
在本实施例中，随后将形成跨越有源区(以及背栅)上方的栅堆叠。为了避免背栅1022与栅堆叠之间的干扰，可以如图12所示，在背栅槽G2中进一步填充电介质层1024，以覆盖背栅1022。例如，电介质层1022可以包括氮化物，且可以通过淀积氮化物然后CMP来形成。
接下来，如图13所示，可以通过选择性刻蚀，如通过TMAH溶液进行湿法刻蚀，来去除构图辅助层1016，留下图案转移层1018。然后，可以图案转移层1018为掩模，进一步选择性刻蚀如RIE停止层1014和有源区。对有源区的刻蚀可以停止于SOI层1006。这样，就在背栅1022两侧留下了这样的有源区：该有源区包括鳍状部(1012+1010)以及横向延伸部(1006)。可以根据需要，选择性去除鳍状部上方的电介质层(1014，1018)。
当然，通过在背栅1022两侧进行不同的构图，可也形成其他形式的有源区。例如，一侧的有源区的构图可以停止于埋入电介质层1004，而另一侧的有源区的构图可以如上所述停止于SOI层1005。这样，一侧的有源区可以仅包括鳍状部，而另一侧的有源区可以包括鳍状部以及横向延伸部。
接下来，可以在有源区上形成栅堆叠。例如，这可以如下进行。具体地，如图14所示，例如通过淀积，形成牺牲栅介质层1026。例如，牺牲栅介质层1026可以包括氧化物，厚度为约1-4nm。在图14所示的示例中，为方便起见，仅示出了形成于有源区表面上的栅介质层1026。然后，例如通过淀积，形成牺牲栅导体层1028。例如，牺牲栅导体层1028可以包括多晶硅，厚度为约70-150nm。可以对牺牲栅导体层1028进行平坦化处理例如CMP。
如图15的俯视图所示，可以对牺牲栅导体层1028进行构图。在图15的示例中，牺牲栅导体层1028被构图为条形。根据另一实施例，还可以构图后的牺牲栅导体层1028为掩模，进一步对牺牲栅介质层1026进行构图，从而可以去除条形栅导体层两侧的牺牲栅介质层1026。
接下来，可以在牺牲栅导体层1028的侧壁上形成栅侧墙1030。例如，可以通过淀积形成厚度约为5-15nm的氮化物(如氮化硅)，然后对氮化物进行RIE，来形成栅侧墙1030。在此，在形成栅侧墙时可以控制RIE的量，使得栅侧墙1030基本上不会形成于鳍状部的侧壁上。本领域技术人员知道多种方式来形成这种侧墙，在此不再赘述。图17示出了沿图15中AA′线的截面图。
在形成侧墙之后，可以进行倾斜延伸区(extension)注入。另外，可以牺牲栅导体及侧墙为掩模，进行源／漏(S／D)注入。随后，可以通过退火，激活注入的离子，以形成源／漏区。
为改善器件性能，根据本公开的一示例，可以利用应变源／漏技术。具体地，如图16所示，可以通过外延，在有源区露出部分(大致对应于源／漏区)的表面上形成半导体层1032。根据本公开的一实施例，可以在生长半导体层1032的同时，对其进行原位掺杂。例如，对于n型器件，可以进行n型原位掺杂；而对于p型器件，可以进行p型原位掺杂。另外，为了进一步提升性能，半导体层1032可以包括不同于有源区的材料，以便能够向有源区(特别是其中将形成的沟道区)施加应力。例如，在该示例中(有源区主要为Si)，对于n型器件，半导体层1032可以包括Si：C(C的原子百分比例如为约0.2-2％)，以施加拉应力；对于p型器件，半导体层1032可以包括SiGe(例如，Ge的原子百分比为约20-75％)，以施加压应力。另一方面，生长的半导体层1032在横向上展宽一定程度，从而有助于随后形成到源／漏区的接触部。
这里需要指出的是，在附图16中，只示出了半导体层1032形成于鳍状部的侧面上。然而，本公开不限于此。例如，半导体层1032也可以形成于横向延伸部的表面上。
在如图15或图16所示进行源漏处理之后，可以如图18所示，例如通过淀积，形成电介质层1034。该电介质层1034例如可以包括氧化物。随后，对该电介质层1034进行平坦化处理例如CMP。该CMP可以停止于栅侧墙1030，从而露出牺牲栅导体层1028。随后，例如通过TMAH溶液，选择性去除牺牲栅导体1028。根据另一示例，还可以进一步去除牺牲栅介质层1026。然后，通过在栅侧墙1030内侧由于去除牺牲栅导体层和牺牲栅介质层而形成的空隙中，形成栅介质层1036和栅导体层1038，形成最终的栅堆叠。栅介质层1036可以包括高K栅介质例如HfO2，厚度为约1-5nm。另外，栅介质层1036还可以包括一层薄的氧化物(高K栅介质形成于该氧化物上)，例如厚度为0.3-1.2nm。栅导体层1038可以包括金属栅导体。优选地，在栅介质层1036和栅导体层1038之间还可以形成功函数调节层(未示出)。
这样，就得到了根据该实施例的半导体器件。图19示出了该半导体器件沿图15中BB′线的截面图。如图19所示，在该半导体器件中，栅堆叠(包括栅介质层1036和栅导体层1038)与有源区相交，从而可以在鳍状部的侧面和横向延伸部的顶面(如其中的虚线椭圆圈所示)上产生沟道。因此，沟道宽度主要取决于鳍状部的高度以及横向延伸部的宽度。另外，背栅1022可以经由背栅介质层1020控制鳍状部，从而按需改变该器件的阈值。背栅1022通过电介质层1024与栅堆叠电隔离。
在上述实施例中，说明了后栅工艺。但是，本公开不限于此。例如，本公开的技术也可以应用于先栅工艺。
图20示出了通过浅沟槽隔离(STI)来限定图19中半导体器件的横向延伸部宽度的示例。
如图20所示，可以形成STI1040，以限定半导体器件的有源区(特别是其横向延伸部)。例如，STI1040可以在如图6所示设置有源区的操作中形成。具体地，在形成第一和第二半导体层之后，可以通过选择性刻蚀，形成延伸进入基底衬底1002中的沟槽，然后通过在该沟槽中填充电介质材料如氧化物来形成STI1040。可以通过调整STI1040的位置，来相对容易地调整横向延伸部的宽度，从而调整器件的沟道宽度。本领域技术人员知道形成隔离部如STI的多种技术，在此不再赘述。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (18)
1.一种半导体器件，包括：
绝缘体上半导体SOI衬底，包括基底衬底、埋入电介质层和SOI层；
在SOI衬底上设置的有源区，该有源区包括第一子区和第二子区，其中第一子区包括第一鳍状部，第二子区包括与第一鳍状部相对的第二鳍状部，且第一子区和第二子区中至少之一包括横向延伸部；
设于第一鳍状部和第二鳍状部之间的背栅；
夹于背栅与各鳍状部之间的背栅介质层；以及
在有源区上形成的栅堆叠。
2.根据权利要求1所述的半导体器件，其中，横向延伸部至少部分地由SOI衬底的SOI层形成，第一和第二鳍状部中每一个至少部分地由SOI层上外延生长的另外的半导体层形成。
3.根据权利要求1所述的半导体器件，其中，横向延伸部横向延伸的尺寸由隔离部限定。
4.根据权利要求2所述的半导体器件，其中，SOI衬底包括极薄ET-SOI衬底，横向延伸部由EI-SOI衬底的SOI层形成。
5.根据权利要求2所述的半导体器件，其中，所述另外的半导体层包括一层或多层，在所述一层或多层另外的半导体层以及之下的SOI层中，相邻的两层具有不同的材料。
6.根据权利要求1所述的半导体器件，其中，栅堆叠跨越有源区的顶面，且该半导体器件还包括形成于背栅上用于将背栅与栅堆叠隔离的电介质层。
7.根据权利要求1所述的半导体器件，还包括：在基底衬底中形成的阱区，其中，背栅穿过埋入电介质层而与阱区电接触。
8.根据权利要求1所述的半导体器件，还包括：在有源区位于栅堆叠相对两侧的部分的表面上生长的另外的半导体层。
9.一种制造半导体器件的方法，包括：
在绝缘体上半导体SOI衬底上设置有源区，其中，SOI衬底包括基底衬底、埋入电介质层和SOI层；
形成贯穿有源区的背栅槽，该背栅槽将有源区分为第一子区和第二子区；
在背栅槽的侧壁上形成背栅介质层；
向背栅槽中填充导电材料，形成背栅；
对有源区进行构图，以在第一子区和第二子区中分别形成第一鳍状部和第二鳍状部，且在第一子区和第二子区至少之一中形成横向延伸部，其中第一和第二鳍状部分别位于背栅槽的相对侧壁上；以及
在构图后的有源区上形成栅堆叠。
10.根据权利要求9所述的方法，其中，设置有源区包括：在SOI层上形成一层或多层另外的半导体层。
11.根据权利要求10所述的方法，其中，对有源区构图包括：
依次选择性刻蚀所述一层或多层另外的半导体层，
其中，第一和第二鳍状部中每一个包括构图后的所述一层或多层另外的半导体层，横向延伸部包括SOI层。
12.根据权利要求9所述的方法，设置有源区还包括：
在SOI衬底上形成隔离部，以限定有源区，其中横向延伸部横向延伸的尺寸由隔离部限定。
13.根据权利要求9所述的方法，还包括：
在衬底中形成阱区，
其中，形成背栅槽包括将背栅槽形成为穿过埋入电介质层，从而使得其中形成的背栅与阱区电接触。
14.根据权利要求9所述的方法，其中，
形成背栅槽包括：
在有源区上形成构图辅助层，该构图辅助层被构图为具有与背栅槽相对应的开口；
在构图辅助层与开口相对的侧壁上形成图案转移层；
以该构图辅助层及图案转移层为掩模，对有源区进行刻蚀，以形成背栅槽，
对有源区构图包括：
选择性去除构图辅助层；以及
以图案转移层为掩模，对有源区进行刻蚀，该刻蚀在到达SOI层的底面之前结束。
15.根据权利要求14所述的方法，其中，在形成背栅之后且在对有源区进行构图之前，该方法还包括：在背栅槽中形成电介质层，以覆盖背栅。
16.根据权利要求14所述的方法，还包括：在有源区上形成停止层，构图辅助层形成于该停止层上。
17.根据权利要求16所述的方法，其中，图案转移层包括氮化物，停止层包括氧化物。
18.根据权利要求14所述的方法，其中，
按侧墙形成工艺，在构图辅助层的侧壁上形成图案转移层；和／或
按侧墙形成工艺，在背栅槽的侧壁上形成背栅介质层。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310388631.0A CN104425601B (zh) | 2013-08-30 | 2013-08-30 | 半导体器件及其制造方法 |
| US14/914,246 US9859434B2 (en) | 2013-08-30 | 2013-10-29 | Semiconductor devices and methods for manufacturing the same |
| PCT/CN2013/086122 WO2015027561A1 (zh) | 2013-08-30 | 2013-10-29 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310388631.0A CN104425601B (zh) | 2013-08-30 | 2013-08-30 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425601A true CN104425601A (zh) | 2015-03-18 |
| CN104425601B CN104425601B (zh) | 2018-02-16 |
Family
ID=52585464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310388631.0A Active CN104425601B (zh) | 2013-08-30 | 2013-08-30 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9859434B2 (zh) |
| CN (1) | CN104425601B (zh) |
| WO (1) | WO2015027561A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633157A (zh) * | 2015-03-31 | 2016-06-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN107045979A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104425601B (zh) * | 2013-08-30 | 2018-02-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9887196B2 (en) * | 2014-04-07 | 2018-02-06 | International Business Machines Corporation | FinFET including tunable fin height and tunable fin width ratio |
| KR20160034492A (ko) * | 2014-09-19 | 2016-03-30 | 삼성전자주식회사 | 반도체 소자의 패턴 형성 방법 및 이를 이용하여 형성된 반도체 소자 |
| US9536981B1 (en) * | 2015-09-29 | 2017-01-03 | International Business Machines Corporation | Field effect transistor device spacers |
| US9773922B1 (en) * | 2016-10-28 | 2017-09-26 | United Microelectronics Corp. | Memory device |
| US10147787B1 (en) | 2017-05-31 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050073005A1 (en) * | 2003-10-07 | 2005-04-07 | International Business Machines Corporation | High-density split-gate finfet |
| CN1770470A (zh) * | 2004-09-25 | 2006-05-10 | 三星电子株式会社 | 具有应变的硅沟道的场效应晶体管及其制造方法 |
| CN1988116A (zh) * | 2005-12-20 | 2007-06-27 | 韩国科学技术院 | 制造场效应晶体管的方法以及由此制造的晶体管结构 |
| US20080203491A1 (en) * | 2007-02-28 | 2008-08-28 | Anderson Brent A | Radiation hardened finfet |
| US20090206405A1 (en) * | 2008-02-15 | 2009-08-20 | Doyle Brian S | Fin field effect transistor structures having two dielectric thicknesses |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
| US6909186B2 (en) * | 2003-05-01 | 2005-06-21 | International Business Machines Corporation | High performance FET devices and methods therefor |
| US6909151B2 (en) * | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7091566B2 (en) * | 2003-11-20 | 2006-08-15 | International Business Machines Corp. | Dual gate FinFet |
| US7060539B2 (en) * | 2004-03-01 | 2006-06-13 | International Business Machines Corporation | Method of manufacture of FinFET devices with T-shaped fins and devices manufactured thereby |
| US7087966B1 (en) * | 2005-05-18 | 2006-08-08 | International Business Machines Corporation | Double-Gate FETs (field effect transistors) |
| US8513066B2 (en) * | 2005-10-25 | 2013-08-20 | Freescale Semiconductor, Inc. | Method of making an inverted-T channel transistor |
| JP2008010503A (ja) * | 2006-06-27 | 2008-01-17 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US7919364B2 (en) * | 2006-07-11 | 2011-04-05 | Nxp B.V. | Semiconductor devices and methods of manufacture thereof |
| JP2008066562A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7456471B2 (en) * | 2006-09-15 | 2008-11-25 | International Business Machines Corporation | Field effect transistor with raised source/drain fin straps |
| JP4791986B2 (ja) * | 2007-03-01 | 2011-10-12 | 株式会社東芝 | 半導体記憶装置 |
| US7902584B2 (en) * | 2007-04-16 | 2011-03-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method thereof |
| CN101079434B (zh) | 2007-06-12 | 2010-06-09 | 北京大学 | 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法 |
| US20090108351A1 (en) * | 2007-10-26 | 2009-04-30 | International Business Machines Corporation | Finfet memory device with dual separate gates and method of operation |
| US7902000B2 (en) * | 2008-06-04 | 2011-03-08 | International Business Machines Corporation | MugFET with stub source and drain regions |
| JP5645368B2 (ja) * | 2009-04-14 | 2014-12-24 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US8440517B2 (en) * | 2010-10-13 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| US9922878B2 (en) * | 2010-01-08 | 2018-03-20 | Semiconductor Manufacturing International (Shanghai) Corporation | Hybrid integrated semiconductor tri-gate and split dual-gate FinFET devices and method for manufacturing |
| US8310013B2 (en) * | 2010-02-11 | 2012-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a FinFET device |
| US8394710B2 (en) * | 2010-06-21 | 2013-03-12 | International Business Machines Corporation | Semiconductor devices fabricated by doped material layer as dopant source |
| US8685847B2 (en) | 2010-10-27 | 2014-04-01 | International Business Machines Corporation | Semiconductor device having localized extremely thin silicon on insulator channel region |
| US9472550B2 (en) * | 2010-11-23 | 2016-10-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adjusted fin width in integrated circuitry |
| US8698199B2 (en) * | 2012-01-11 | 2014-04-15 | United Microelectronics Corp. | FinFET structure |
| KR101888003B1 (ko) * | 2012-04-09 | 2018-08-13 | 삼성전자주식회사 | 보디 바이어스 효과로 문턱전압을 조절할 수 있는 트랜지스터를 갖는 반도체 소자 및 그 제조방법 |
| US8652932B2 (en) * | 2012-04-17 | 2014-02-18 | International Business Machines Corporation | Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures |
| US8829601B2 (en) * | 2012-05-17 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| US8969924B2 (en) * | 2012-05-21 | 2015-03-03 | The Board Of Trustees Of The Leland Stanford Junior University | Transistor-based apparatuses, systems and methods |
| FR2995722B1 (fr) * | 2012-09-17 | 2015-07-17 | Soitec Silicon On Insulator | Finfet en silicium sur isolant avec une dependance reduite vis-a-vis de la largeur du fin |
| US9299809B2 (en) * | 2012-12-17 | 2016-03-29 | Globalfoundries Inc. | Methods of forming fins for a FinFET device wherein the fins have a high germanium content |
| CN103985749B (zh) * | 2013-02-08 | 2016-12-28 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| CN103985751B (zh) * | 2013-02-08 | 2016-12-28 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| CN103985755B (zh) * | 2013-02-08 | 2017-10-27 | 中国科学院微电子研究所 | 半导体设置及其制造方法 |
| CN104134668B (zh) * | 2013-05-03 | 2017-02-22 | 中国科学院微电子研究所 | 存储器件及其制造方法和存取方法 |
| US9583597B2 (en) * | 2013-05-24 | 2017-02-28 | GlobalFoundries, Inc. | Asymmetric FinFET semiconductor devices and methods for fabricating the same |
| CN104425601B (zh) * | 2013-08-30 | 2018-02-16 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US20150097244A1 (en) * | 2013-10-08 | 2015-04-09 | Stmicroelectronics, Inc. | Semiconductor device with a buried oxide stack for dual channel regions and associated methods |
| US9496053B2 (en) * | 2014-08-15 | 2016-11-15 | Zeno Semiconductor, Inc. | Memory device comprising electrically floating body transistor |
-
2013
- 2013-08-30 CN CN201310388631.0A patent/CN104425601B/zh active Active
- 2013-10-29 WO PCT/CN2013/086122 patent/WO2015027561A1/zh active Application Filing
- 2013-10-29 US US14/914,246 patent/US9859434B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050073005A1 (en) * | 2003-10-07 | 2005-04-07 | International Business Machines Corporation | High-density split-gate finfet |
| CN1770470A (zh) * | 2004-09-25 | 2006-05-10 | 三星电子株式会社 | 具有应变的硅沟道的场效应晶体管及其制造方法 |
| CN1988116A (zh) * | 2005-12-20 | 2007-06-27 | 韩国科学技术院 | 制造场效应晶体管的方法以及由此制造的晶体管结构 |
| US20080203491A1 (en) * | 2007-02-28 | 2008-08-28 | Anderson Brent A | Radiation hardened finfet |
| US20090206405A1 (en) * | 2008-02-15 | 2009-08-20 | Doyle Brian S | Fin field effect transistor structures having two dielectric thicknesses |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633157A (zh) * | 2015-03-31 | 2016-06-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105633157B (zh) * | 2015-03-31 | 2019-07-30 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN107045979A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107045979B (zh) * | 2016-02-05 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104425601B (zh) | 2018-02-16 |
| US20160218218A1 (en) | 2016-07-28 |
| WO2015027561A1 (zh) | 2015-03-05 |
| US9859434B2 (en) | 2018-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111584486B (zh) | 具有交错结构的半导体装置及其制造方法及电子设备 | |
| US9178045B2 (en) | Integrated circuit devices including FinFETS and methods of forming the same | |
| CN104425601A (zh) | 半导体器件及其制造方法 | |
| CN106601735B (zh) | 鳍式场效应晶体管结构及其制造方法 | |
| US20160268392A1 (en) | Semiconductor arrangement and method for manufacturing the same | |
| US7670914B2 (en) | Methods for fabricating multiple finger transistors | |
| US8350269B2 (en) | Semiconductor-on-insulator (SOI) structure and method of forming the SOI structure using a bulk semiconductor starting wafer | |
| CN103928333A (zh) | 半导体器件及其制造方法 | |
| US10014406B2 (en) | Semiconductor device and method of forming the same | |
| CN111048588B (zh) | 半导体器件及其制造方法及包括该半导体器件的电子设备 | |
| CN103811341A (zh) | 半导体器件及其制造方法 | |
| CN103985755B (zh) | 半导体设置及其制造方法 | |
| US10128244B2 (en) | CMOS devices having charged punch-through stopper layer to reduce punch-through and methods of manufacturing the same | |
| CN103928334A (zh) | 半导体器件及其制造方法 | |
| CN103811340B (zh) | 半导体器件及其制造方法 | |
| CN103855009A (zh) | 鳍结构制造方法 | |
| US8441045B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN103985749B (zh) | 半导体设置及其制造方法 | |
| CN103854981A (zh) | 鳍结构制造方法 | |
| CN105374878B (zh) | 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法 | |
| CN104425351A (zh) | 沟槽形成方法和半导体器件制造方法 | |
| CN105405890A (zh) | 包括带电荷体侧墙的半导体器件及其制造方法 | |
| CN104282748A (zh) | 半导体器件及其制造方法 | |
| CN103578987A (zh) | 半导体器件及其制造方法 | |
| CN103985748A (zh) | 半导体设置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |