CN104425342A - 一种厚度可控的绝缘体上半导体材料的制备方法 - Google Patents

一种厚度可控的绝缘体上半导体材料的制备方法 Download PDF

Info

Publication number
CN104425342A
CN104425342A CN201310382840.4A CN201310382840A CN104425342A CN 104425342 A CN104425342 A CN 104425342A CN 201310382840 A CN201310382840 A CN 201310382840A CN 104425342 A CN104425342 A CN 104425342A
Authority
CN
China
Prior art keywords
insulator
substrate
ssoi
single crystalline
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310382840.4A
Other languages
English (en)
Other versions
CN104425342B (zh
Inventor
张苗
陈达
狄增峰
薛忠营
王刚
刘林杰
母志强
叶林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310382840.4A priority Critical patent/CN104425342B/zh
Publication of CN104425342A publication Critical patent/CN104425342A/zh
Application granted granted Critical
Publication of CN104425342B publication Critical patent/CN104425342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明提供一种厚度可控的绝缘体上半导体材料的制备方法，包括步骤：1）于第一衬底表面外延一掺杂的单晶薄膜；2）依次外延一重掺杂单晶层及一顶层半导体材料；3）将剥离离子注入至单晶薄膜下方的第一衬底预设深度的位置；4）提供表面具有绝缘层的第二衬底，并键合绝缘层及顶层半导体材料；5）使重掺杂单晶层与第一衬底从该单晶薄膜处分离；6）采用预设溶液腐蚀以去除重掺杂单晶层，其中，所述预设溶液对重掺杂单晶层的腐蚀速率大于其对顶层半导体材料的腐蚀速率。本发明通过掺杂的超薄单晶薄膜实现剥离，将剥离面控制在非常薄的一个层面内；通过高选择比的腐蚀工艺，可以制作出高质量且厚度可控性高的绝缘体上半导体材料。

Description

一种厚度可控的绝缘体上半导体材料的制备方法
技术领域
本发明涉及一种半导体材料的制备方法，特别是涉及一种厚度可控的绝缘体上半导体材料的制备方法。
背景技术
近年来，绝缘体上硅（SOI）材料以其独特的绝缘埋层结构，能降低衬底的寄生电容和漏电电流，在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。绝缘体上硅在相关领域中应用技术已经非常成熟，绝缘体上应变硅（sSOI）也日益得到了相关技术人员的重视，绝缘体上锗硅（SGOI）结合了锗硅材料和绝缘体上硅的优势，不仅能减小衬底的寄生电容和漏电电流，还能提高载流子迁移率，同样得到了广泛的关注。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着超大规模集成电路技术进入到22nm节点及以下，对集成电路的特征尺寸提出了更高要求。为了使基于绝缘上材料的器件进一步缩微化，就要求绝缘体上材料的厚度更薄，超薄绝缘体上材料应运而生。
通常绝缘体上材料需要通过材料的制备和层转移两个过程得到，比较常见的层转移实现技术是键合和剥离工艺。而传统的智能剥离方法剥离面很厚，剥离裂纹大，剥离后得到的绝缘体上半导体材料表面很粗糙，难以制备超薄的绝缘体上半导体材料；并且由于需要较高的注入剂量，不仅增加了生产时间和成本，还对晶体损伤较大，制备出高质量的超薄绝缘体上半导体材料难度更大；由于剥离工艺的局限性，绝缘体上半导体材料的顶层半导体材料的厚度往往难以控制。
本发明提供一种通过掺杂的超薄单晶薄膜实现剥离，并通过高选择比的腐蚀工艺制作高质量且厚度可控性高的绝缘体上半导体材料的方法，以解决上述的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种厚度可控的绝缘体上半导体材料的制备方法，用于解决现有技术中绝缘体上半导体材料制备难度大、成本高，且顶层半导体材料厚度难以控制等问题。
为实现上述目的及其他相关目的，本发明提供一种厚度可控的绝缘体上半导体材料的制备方法，至少包括以下步骤：
1）提供第一衬底，于所述第一衬底表面外延一掺杂的单晶薄膜；
2）于所述单晶薄膜上依次外延一重掺杂单晶层及一顶层半导体材料；
3）从所述顶层半导体材料表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；
4）提供表面具有绝缘层的第二衬底，并键合所述绝缘层及所述顶层半导体材料；
5）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述重掺杂单晶层与所述第一衬底从该单晶薄膜处分离；
6）采用预设溶液腐蚀以去除所述重掺杂单晶层，其中，所述预设溶液对所述重掺杂单晶层的腐蚀速率大于其对所述顶层半导体材料的腐蚀速率。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述预设溶液对所述重掺杂单晶层与所述顶层半导体材料的腐蚀速率比不小于1000。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述单晶薄膜的厚度不大于7nm。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述单晶薄膜的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，所述单晶薄膜的掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为1E18/cm3～1E22/cm3。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述重掺杂单晶层的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为不小于1E20/cm3，厚度为50nm～200nm。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述顶层半导体材料的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，厚度为5nm～20nm。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述剥离离子为H离子、或H离子与He组合。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述剥离离子的注入剂量为2E16/cm2～4E16/cm2，所述预设深度为20nm～150nm。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，键合前还包括步骤：采用N2对所述绝缘层及第二衬底表面进行等离子处理。
作为本发明的厚度可控的绝缘体上半导体材料的制备方法的一种优选方案，所述第一衬底为Si衬底、第二衬底为表面具有二氧化硅层的Si衬底。
如上所述，本发明提供一种厚度可控的绝缘体上半导体材料的制备方法，包括步骤：1）提供第一衬底，于所述第一衬底表面外延一掺杂的单晶薄膜；2）于所述单晶薄膜上依次外延一重掺杂单晶层及一顶层半导体材料；3）从所述顶层半导体材料表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；4）提供表面具有绝缘层的第二衬底，并键合所述绝缘层及所述顶层半导体材料；5）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述重掺杂单晶层与所述第一衬底从该单晶薄膜处分离；6）采用预设溶液腐蚀以去除所述重掺杂单晶层，其中，所述预设溶液对所述重掺杂单晶层的腐蚀速率大于其对所述顶层半导体材料的腐蚀速率。本发明通过掺杂的超薄单晶薄膜实现剥离，将剥离面控制在非常薄的一个层面内；通过高选择比的腐蚀工艺，可以制作出高质量且厚度可控性高的绝缘体上半导体材料。
附图说明
图1显示为本发明的厚度可控的绝缘体上半导体材料的制备方法步骤流程示意图。
图2显示为本发明的厚度可控的绝缘体上半导体材料的制备方法步骤1）所呈现的结构示意图。
图3～图4显示为本发明的厚度可控的绝缘体上半导体材料的制备方法步骤2）所呈现的结构示意图。
图5显示为本发明的厚度可控的绝缘体上半导体材料的制备方法步骤3）所呈现的结构示意图。
图6显示为本发明的厚度可控的绝缘体上半导体材料的制备方法步骤4）所呈现的结构示意图。
图7～图8显示为本发明的厚度可控的绝缘体上半导体材料的制备方法步骤5）所呈现的结构示意图。
图9显示为本发明的厚度可控的绝缘体上半导体材料的制备方法步骤6）所呈现的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图9所示，本发明提供一种厚度可控的绝缘体上半导体材料的制备方法，至少包括以下步骤：
如图1～图2所示，首先进行步骤1）S11，提供第一衬底101，于所述第一衬底101表面外延一掺杂的单晶薄膜102。
作为示例，所述第一衬底101为Si衬底。所述掺杂的单晶薄膜102的厚度不大于7nm，其材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，所述单晶薄膜102的掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为1E18/cm3～1E22/cm3。具体地，在本实施例中，提供一Si衬底，采用气相外延法于其表面形成掺杂有B的SiGe单晶薄膜102，其中，所述SiGe单晶薄膜102的厚度为3nm，B的浓度为3E19/cm3。由于该单晶薄膜102的厚度非常薄，其内部具有应力，并且具有浓度较大的离子掺杂浓度，在后续的智能剥离过程中可以很高效的吸附用于剥离的离子（如H离子等）而最终断裂，可以将剥离面限制在一个非常薄的层面内。
如图1及图3～图4所示，然后进行步骤2）S12，于所述单晶薄膜102上依次外延一重掺杂单晶层103及一顶层半导体材料104.
作为示例，所述重掺杂单晶层103的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为不小于1E20/cm3，厚度为50nm～200nm。具体地，通过气相外延于所述单晶薄膜102表面制作一层B掺杂的Si层，掺杂浓度为5E21/cm3，厚度为100nm。
所述重掺杂单晶层103可以保证在剥离阶段所述顶层半导体材料104不会被损伤，保证其完整性，并且，该重掺杂单晶层103可以在后续的工艺中被选择性腐蚀去除，同样不会对所述顶层半导体材料104造成损伤，可以保证最终绝缘体上半导体材料的质量。
所述顶层半导体材料104包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，厚度为5nm～20nm。具体地，在本实施例中，采用气相外延法于所述单晶薄膜102表面形成顶层半导体材料104，其材料为本征Si，厚度为10nm。
如图1及图5所示，接着进行步骤3）S13，从所述顶层半导体材料104表面将剥离离子注入至所述单晶薄膜102下方的第一衬底101预设深度的位置。
作为示例，所述剥离离子为H离子、或H离子与He组合。所述剥离离子的注入剂量为2E16/cm2～4E16/cm2，所述预设深度为20nm～150nm。具体地，在本实施例中，所述剥离离子为H离子，注入剂量为3E16/cm2，其注入位置为所述第一衬底101中40nm深度的地方
如图1及图6所示，然后进行步骤4）S14，提供表面具有绝缘层105的第二衬底106，并键合所述绝缘层105及所述顶层半导体材料104。
作为示例，所述第二衬底106为表面具有二氧化硅层的Si衬底。
作为示例，键合前，先采用N2对所述绝缘层105及顶层半导体材料104表面进行等离子处理，然后再将其进行键合。
如图1及图7～图8所示，接着进行步骤5）S15，进行退火处理，使所述单晶薄膜102吸附所述剥离离子，最终使所述重掺杂单晶层103与所述第一衬底101从该单晶薄膜102处分离。
作为示例，退火的气氛为O2。所述退火处理包括步骤：首先，于300℃左右进行第一次保温，保温时间为120min左右，以加强所述第二衬底106及所述顶层半导体材料104的键合强度；然后，于600℃左右进行第二次保温，保温时间为30min左右，使所述单晶薄膜102吸附所述第一衬底101中的剥离离子，剥离离子逐渐聚集后产生大量的气泡，最终使所述单晶薄膜102断裂，实现所述第一衬底101与所述重掺杂单晶层103的剥离。
如图1及图9所示，最后进行步骤6）S16，采用预设溶液腐蚀以去除所述重掺杂单晶层103，其中，所述预设溶液对所述重掺杂单晶层103的腐蚀速率大于其对所述顶层半导体材料104的腐蚀速率。
作为示例，所述预设溶液对所述重掺杂单晶层103与所述顶层半导体材料104的腐蚀速率比不小于1000。
具体地，以所述重掺杂单晶层103为B掺杂浓度为5E21/cm3的Si层（其电阻率小于0.01欧姆厘米）、所述顶层半导体材料104为本征Si层为例，在本实施例中，采用的腐蚀液是HNA，腐蚀液的配比为HF（无稀释）：HNO3：CH3COOH=1：3：8，该腐蚀液对所述重掺杂单晶层103（B掺杂Si层）与所述顶层半导体材料104（本征Si层）的腐蚀速率比大于1000，因此，采用该溶液在完全去除所述重掺杂单晶层103后，可以保持所述顶层半导体材料104的完整性和平整性，以精确控制所述顶层半导体材料104的厚度，最终获得高质量的绝缘体上半导体材料。当然，不同的对于重掺杂单晶层103与所述顶层半导体材料104，可以选择不同的腐蚀溶液进行选择性腐蚀，来实现本发明所要达到的效果，并不限于此处所列举的一种方案。
如上所述，本发明提供一种厚度可控的绝缘体上半导体材料的制备方法，包括步骤：1）提供第一衬底101，于所述第一衬底101表面外延一掺杂的单晶薄膜102；2）于所述单晶薄膜102上依次外延一重掺杂单晶层103及一顶层半导体材料104；3）从所述顶层半导体材料104表面将剥离离子注入至所述单晶薄膜102下方的第一衬底101预设深度的位置；4）提供表面具有绝缘层105的第二衬底106，并键合所述绝缘层105及所述顶层半导体材料104；5）进行退火处理，使所述单晶薄膜102吸附所述剥离离子，最终使所述重掺杂单晶层103与所述第一衬底101从该单晶薄膜102处分离；6）采用预设溶液腐蚀以去除所述重掺杂单晶层103，其中，所述预设溶液对所述重掺杂单晶层103的腐蚀速率大于其对所述顶层半导体材料104的腐蚀速率。本发明通过掺杂的超薄单晶薄膜实现剥离，将剥离面控制在非常薄的一个层面内；通过高选择比的腐蚀工艺，可以制作出高质量且厚度可控性高的绝缘体上半导体材料。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种厚度可控的绝缘体上半导体材料的制备方法，其特征在于，至少包括以下步骤：
1）提供第一衬底，于所述第一衬底表面外延一掺杂的单晶薄膜；
2）于所述单晶薄膜上依次外延一重掺杂单晶层及一顶层半导体材料；
3）从所述顶层半导体材料表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；
4）提供表面具有绝缘层的第二衬底，并键合所述绝缘层及所述顶层半导体材料；
5）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述重掺杂单晶层与所述第一衬底从该单晶薄膜处分离；
6）采用预设溶液腐蚀以去除所述重掺杂单晶层，其中，所述预设溶液对所述重掺杂单晶层的腐蚀速率大于其对所述顶层半导体材料的腐蚀速率。
2.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述预设溶液对所述重掺杂单晶层与所述顶层半导体材料的腐蚀速率比不小于1000。
3.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述单晶薄膜的厚度不大于7nm。
4.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述单晶薄膜的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，所述单晶薄膜的掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为1E18/cm3～1E22/cm3。
5.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述重掺杂单晶层的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，掺杂离子包括C、B、P、Ga、In、As及Sb中的一种或两种以上，掺杂离子的浓度为不小于1E20/cm3，厚度为50nm～200nm。
6.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述顶层半导体材料的材料包括Si、Ge、SiGe、GeSn、GaAs及AlGaAs中的一种，厚度为5nm～20nm。
7.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述剥离离子为H离子、或H离子与He组合。
8.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述剥离离子的注入剂量为2E16/cm2～4E16/cm2，所述预设深度为20nm～150nm。
9.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：键合前还包括步骤：采用N2对所述绝缘层及第二衬底表面进行等离子处理。
10.根据权利要求1所述的厚度可控的绝缘体上半导体材料的制备方法，其特征在于：所述第一衬底为Si衬底、第二衬底为表面具有二氧化硅层的Si衬底。
CN201310382840.4A 2013-08-28 2013-08-28 一种厚度可控的绝缘体上半导体材料的制备方法 Active CN104425342B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310382840.4A CN104425342B (zh) 2013-08-28 2013-08-28 一种厚度可控的绝缘体上半导体材料的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310382840.4A CN104425342B (zh) 2013-08-28 2013-08-28 一种厚度可控的绝缘体上半导体材料的制备方法

Publications (2)

Publication Number Publication Date
CN104425342A true CN104425342A (zh) 2015-03-18
CN104425342B CN104425342B (zh) 2017-08-15

Family

ID=52973986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310382840.4A Active CN104425342B (zh) 2013-08-28 2013-08-28 一种厚度可控的绝缘体上半导体材料的制备方法

Country Status (1)

Country Link
CN (1) CN104425342B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件
CN113539940A (zh) * 2021-09-17 2021-10-22 江苏茂硕新材料科技有限公司 一种半导体衬底的制备方法及半导体衬底

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US20050153524A1 (en) * 2004-01-12 2005-07-14 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
WO2006127157A2 (en) * 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US20050153524A1 (en) * 2004-01-12 2005-07-14 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
WO2006127157A2 (en) * 2005-05-25 2006-11-30 The Regents Of The University Of California Method of transferring a thin crystalline semiconductor layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382563A (zh) * 2020-11-13 2021-02-19 济南晶正电子科技有限公司 离子注入薄膜晶圆剥离方法、单晶薄膜及电子元器件
CN113539940A (zh) * 2021-09-17 2021-10-22 江苏茂硕新材料科技有限公司 一种半导体衬底的制备方法及半导体衬底
CN113539940B (zh) * 2021-09-17 2021-11-23 江苏茂硕新材料科技有限公司 一种半导体衬底的制备方法及半导体衬底

Also Published As

Publication number Publication date
CN104425342B (zh) 2017-08-15

Similar Documents

Publication Publication Date Title
CN104517883A (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
US8367521B2 (en) Manufacture of thin silicon-on-insulator (SOI) structures
CN103633010A (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
US9419074B2 (en) Non-planar semiconductor device with aspect ratio trapping
CN104425341A (zh) 一种低剂量注入制备绝缘体上半导体材料的方法
CN104752309B (zh) 剥离位置精确可控的绝缘体上材料的制备方法
US9287264B1 (en) Epitaxially grown silicon germanium channel FinFET with silicon underlayer
US9786566B2 (en) Aspect ratio for semiconductor on insulator
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN103794542B (zh) 半导体衬底的形成方法
CN104425342A (zh) 一种厚度可控的绝缘体上半导体材料的制备方法
US10262891B2 (en) Substrate having two semiconductor materials on insulator
US8835243B2 (en) Semiconductor process
CN105428300B (zh) 吸附剥离制备绝缘体上材料的方法
CN103632930A (zh) 利用超薄层吸附制备绝缘体上超薄改性材料的方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103021812B (zh) 一种ⅲ-ⅴoi结构的制备方法
CN103165511B (zh) 一种制备goi的方法
CN105428302A (zh) 利用低温剥离技术制备绝缘体上材料的方法
CN104253015A (zh) 降低二维晶体材料接触电阻的方法
CN102751184B (zh) 一种降低Si表面粗糙度的方法
CN104752308A (zh) 一种基于混合加热制备绝缘体上材料的方法
CN103137546B (zh) 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法
CN103137539B (zh) 一种绝缘体上Si/CoSi2衬底材料及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant