CN104380488B - 电构件和用于制造电构件的方法 - Google Patents

电构件和用于制造电构件的方法 Download PDF

Info

Publication number
CN104380488B
CN104380488B CN201380034052.4A CN201380034052A CN104380488B CN 104380488 B CN104380488 B CN 104380488B CN 201380034052 A CN201380034052 A CN 201380034052A CN 104380488 B CN104380488 B CN 104380488B
Authority
CN
China
Prior art keywords
conductor frame
openings
pass
electrical
electrical part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380034052.4A
Other languages
English (en)
Other versions
CN104380488A (zh
Inventor
M.博斯
M.布兰德尔
T.格布尔
S.耶雷比克
M.平德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104380488A publication Critical patent/CN104380488A/zh
Application granted granted Critical
Publication of CN104380488B publication Critical patent/CN104380488B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

电构件，具有：具有贯通开口（3）的闭合的导体框（2）；至少一个布置在贯通开口（3）中的电器件（5），其中电器件（5）在电子器件（5）的第一侧（11）上具有第一连接面（6）并且在电器件（5）的第二侧（12）上具有第二连接面（7），所述第二侧与所述第一侧（11）相对置；其中第二连接面（7）与导体框（2）电耦合；和封装件（9），所述封装件将电器件（5）与导体框（2）机械耦合。

Description

电构件和用于制造电构件的方法
技术领域
本发明涉及一种电构件和一种用于制造电构件的方法。
本专利申请要求德国专利申请10 2012 211 220.0的优先权，其公开内容在此通过参引并入本文。
背景技术
器件、诸如发光二极管（LED）能够安装在构件承载件、所谓的引线框上并且借助浇注料封装成完成的电构件。为了确保构件的足够高的机械稳定性，使用机械的支撑结构、诸如陶瓷衬底或预成型的壳体部件。然而，陶瓷衬底是昂贵的并且预成型的壳体部件要求附加的工艺步骤。
发明内容
因此，本发明的任务是，提供成本适当并且可简单制造的没有机械的支撑结构的构件。
本发明通过提供一种电构件来解决该任务，所述电构件具有：具有贯通开口的闭合的导体框；至少一个布置在贯通开口中的电器件，其中电器件在电子器件的第一侧上具有第一连接面并且在电器件的第二侧上具有第二连接面，所述第二侧与第一侧相对置；其中第二连接面与导体框电耦合；和封装件，所述封装件将电器件与导体框机械耦合。
电器件被布置在闭合的导体框的贯通开口中。因为导体框是闭合的、即无中断地包围电器件，所以所述导体框具有高的机械稳定性，使得不需要附加的机械支撑结构。
有利地，导体框具有至少一个锚固结构，所述锚固结构被构型，使得封装件与导体框锚固。
通过锚固结构，加强封装件与导体框的连接。因此，封装件能够有助于电构件的机械稳定性。
有利地，导体框在一侧上具有留空部，所述留空部从导体框的边缘通向贯通开口。
通过从导体框的边缘通向贯通开口的留空部，能够将连接导线引向电器件。
有利地，器件是光电子器件，尤其是发光器件，尤其是发光二极管。
有利地，封装件形成用于光电子器件的透镜。
封装件对于由光电子器件发射的或接收的辐射而言是可穿透的并且被实施为透镜，使得实现均匀的放射或将辐射聚焦到器件上。
此外，本发明提供一种用于制造电构件的方法，其中该方法具有下述步骤：提供承载膜；在承载膜上施加闭合的导体框，其中导体框具有贯通开口；将至少一个器件引入导体框的贯通开口中，其中将器件的第一连接面与承载膜接触；将封装件施加到电器件和导体框上；并且去除承载膜。
在其贯通开口中布置有器件的闭合的导体框具有高的稳定性，使得不需要附加的机械的支撑结构。通过去除承载膜，电构件具有较小的高度。器件的第一连接面能够用作构件的焊接部位，使得在器件下方不存在通过导体框的附加的热阻。
有利地，器件的第二连接面尤其通过接合线与导体框电耦合。
因为第二连接面与导体框电连接，所以导体框能够用作为用于构件的焊接部位。
此外，本发明提供一种用于制造电构件的方法，其中该方法具有下述步骤：提供承载膜；在承载膜上施加导体框装置，其中导体框装置具有多个贯通开口；将至少一个相应的器件引入到相应的贯通开口中，其中将器件的相应的第一连接面与承载膜接触；将器件的相应的第二连接面与导体框装置电耦合；将封装件施加到电器件和导体框装置上，以便将相应的器件机械地耦合到导体框装置上；去除承载膜；并且分割器件。
附图说明
本发明的实施例在附图中示出并且在下文中详细阐述。
其中：
图1示出承载膜的实施例；
图2示出承载膜连同导体框的实施例；
图3示出承载膜连同导体框和器件的实施例；
图4示出承载膜连同导体框、器件和封装件的实施例；
图5示出构件的实施例；并且
图6示出导体框装置的实施例。
具体实施方式
在下面详细的描述中参考附图，所述附图形成所述描述的部分，并且在所述附图中为了图解示出特定的实施方式，在所述实施方式中可以实施本发明。在此方面，关于所描述的附图的定向而使用方向术语例如“上”、“下”、“前”、“后”、“前部”、“后部”等等。因为实施方式的组件能够以多个不同的定向来定位，所以方向术语用于图解并且不以任何方式受到限制。易于理解的是，能够使用其它的实施方式并且能够进行结构上的或逻辑上的改变，而不偏离本发明的保护范围。易于理解的是，只要没有特殊地另外说明，就能够将在此描述的不同的示例性的实施方式的特征互相组合。因此，下面详细的描述不应该以受限制的意义来理解，并且本发明的保护范围不通过附上的权利要求来限定。
在所述描述的范围内，术语“连接”、“联接”以及“耦合”用于描述不仅直接的而且间接的连接、直接的或间接的联接以及直接的或间接的耦合。
在附图中，只要这是适当的，相同的或相似的元件就配备相同的附图标记。出于清楚的原因，并非附图的所有元件都配备自身的附图标记。这尤其适用于同其它元件相同的元件。描述和附图标记因此能够以相同的方式适用于所有图像相同示出的元件。
图1示出承载膜1的实施例。所示出的是俯视图和沿着线“A-A”的横剖面。承载膜1例如能够由四氟乙烯（ETFE）或聚乙烯（PE）构成。所述承载膜能够是粘贴膜，在所述粘贴膜上例如粘贴导体框2，见图2。承载膜1能够具有20至100μm、尤其是50μm的厚度。承载膜1能够用作为用于构造构件15的基础，因为构件15的所有其它元件直接地或间接地布置在所述承载膜上。
图2示出如结合图1描述的承载膜1连同导体框2的实施例。又示出俯视图和沿着线“A-A”的横剖面。导体框2通常由金属构成并且能够由铜构成。铜可以例如由银（Ag）、镍金（Ni-Au）、镍银（Ni-Ag）或镍钯金（Ni-Pd-Au）来覆层。导体框2能够具有20至500μm、尤其是150μm的厚度。
导体框2具有贯通开口3，所述贯通开口能够位于导体框2的中间。借助术语“贯通开口”表示下述开口，即所述开口从一侧至与该侧相对置的另一侧横越导体框2。贯通开口3必须足够大，使得器件5能够布置在其中，见图3。尽管贯通开口3四边形地被示出，但是所述贯通开口也能够具有其它形状。所述贯通开口例如能够是正方形或梯形、菱形或多边形、椭圆或圆形。也能够设有多于两个的贯通开口3。导体框2在俯视图中从左侧、右侧、上边和下边围绕贯通开口3。所述导体框因此形成围绕贯通开口3的闭合的环，由此提高导体框2的、并且随后构件15的机械稳定性。贯通开口3例如能够由导体框2冲压出或刻蚀出。
导体框2能够具有留空部4，所述留空部从导体框2的边缘13延伸至贯通开口3。留空部4用于将至少一个电连接元件从导体框2的边缘13引向布置在贯通开口3中的器件5。所述留空部必须足够深、例如为导体框2的厚度的一半并且足够宽，以便电连接元件与导体框2没有电接触。替代从右侧的边缘13，留空部4也能够从在俯视图中示出的导体框2的左侧的边缘、下边的边缘或上边的边缘出发。也能够设有多个留空部4，例如用于连接器件5的多个接触面或者用于连接贯通开口3中的多个器件5。留空部4能够刻蚀出。如果可以经由贯通接触部（英语，via）连接构件5的第一接触面6，那么能够放弃留空部4。留空部4能够由封装件填充。以所述方式，能够在将构件焊接在印刷电路板上时防止短路。
导体框2能够具有锚固结构10。锚固结构10用于将封装件9与导体框2锚固，例如参见图4。所述锚固结构能够被实施，使得封装件9与两个相对侧、例如在图2的横剖面中与导体框2的上侧和下侧接触，因此防止封装件9相对于导体框2的向上或向下的运动。在图2的俯视图中，通过贯通开口3防止封装件9向左或向右、或向上或向下的运动。在图2的俯视图中，锚固结构10仅在贯通开口3的左侧边缘上示出。所述锚固结构也能够布置在贯通开口3的右侧的、上边的或下边的边缘或边缘的组合上。导体框2能够具有其它的锚固结构10，所述其它的锚固结构例如由导体框2中的其它的贯通开口3构成。因为在其它的贯通开口3中不必容纳器件5，所述其它的贯通开口能够小于示出的贯通开口3。
图3示出如结合图1和图2所描述的承载膜1连同导体框2和器件5的实施例。示出俯视图和沿着线“A-A”的横剖面。器件5能够是任意的电器件。所述器件能够是光电子器件，尤其是例如针对红外（IR）的或对人类可见的范围的发光器件。所述器件也能够是用于电磁辐射、例如在红外的或可见的范围中的电磁辐射的探测器。器件5能够具有其它器件，诸如用于静电放电保护（ESD）的电路。
器件5具有第一侧11和第二侧12。第一侧11和第二侧12能够相对置。在第一侧11上布置有第一接触面6，所述第一接触面完全覆盖第一侧11。第一接触面6也能够仅覆盖第一侧11的部分。在第一侧11上也能够布置有多于一个的接触面6。在第二侧12上布置有第二接触面7，所述第二接触面仅覆盖第二侧12的部分。因为第二接触面7并非整面地覆盖器件5，所以器件5能够经由较大的面积接收或发送电磁辐射。第二接触面7能够任意地布置在第二侧12上，所述第二接触面也能够是整面的，例如如果所述第二接触面对于电磁辐射是透明的。第一接触面6和第二接触面7用于电连接器件5。第一接触面6能够直接用作构件15的焊接部位。第二接触面7经由接合线8与导体框2电连接。因此，导体框2能够形成构件15的其它的焊接部位。
器件5被引入到贯通开口3中。第一接触面6能够与承载膜1接触。如果所述承载膜是粘贴膜，那么器件5固定在所述承载膜上。因为导体框2和第一接触面6二者都位于承载膜1上，所以其在横剖面中位于下方的表面处于一个平面中。因为第一接触面6和导体框2能够形成构件15的连接元件，所以能够简单地焊接所述构件。
图4示出如结合图1、图2和图3描述的承载膜1、导体框2和器件5以及封装件9的实施例。示出俯视图和沿着线“A-A”的横剖面。封装件9能够由聚合物、环氧化物材料或硅树脂构成并且是浇注料。如果器件5是光电子器件，那么有利的是，封装件9对于电磁辐射而言是透明的，器件5被设计用于该电磁辐射。对于可见光而言，封装件能够是透明的，对于红外探测器而言，所述封装件能够是黑色的。
封装件9能够以透镜的形式被构造，使得由器件5发射的电磁辐射均匀地或聚束地放射。如果器件5应接收电磁辐射，那么封装件9能够被成型，使得电磁辐射聚焦到器件5上。
封装件9能够是造型材料并且能够流动到贯通开口3和锚固结构10中，使得所述封装件牢固地与导体框2锚固。所述封装件能够覆盖器件5和接合线8并且保护其免受损害。所述封装件能够延伸至导体框2的边缘13，或者也能够不延伸至导体框的边缘。
图5以俯视图和作为沿着线“A-A”的横剖面示出构件15的一个实施例。构件15如结合图4所描述的那样被构造，其中与图4不同的是，承载膜1被去除。如果承载膜1是粘贴膜或借助粘接剂固定，那么能够将所述承载膜从导体框2上取下。器件5和导体框2通过封装件9保持在一起。因为导体框2是闭合的、即环形地包围器件5并且不具有中断，所以所述导体框具有足够大的机械稳定性。不需要附加的机械的支撑结构。
如横剖面示出的那样，第一接触面6和导体框2向下露出并且能够为了连接构件15而被电接触。能够引导电导线穿过留空部4到第一接触面6，而所述电导线不会与导电的导体框2短路。
通过器件5产生的热量能够经由第一接触面6直接导出到相应的焊接部位上。通常在其上布置有器件5的导体框的热阻被忽略。因为器件5不是布置在导体框上，而是布置在导体框2的贯通开口3中，所以电构件15具有较小的高度。
图6以俯视图示出导体框装置14的一个实施例。在图1至5中描述的用于制造构件15的步骤能够借助用于多个构件15的导体框装置14有效地被执行。替代单个的导体框2，将导体框装置14布置在承载膜1上。导体框装置14具有多个连续的带有相应的多个贯通开口3的导体框2的形式，所述贯通开口矩阵形地布置在第一方向X和第二方向Y上。结合图1至5描述的步骤被执行用于每个单独的贯通开口3。步骤 能够部分地并行地为多个贯通开口3执行所述步骤。能够将承载膜1去除并且能够将导体框装置14沿着沿第一方向X和第二方向Y的分隔线16例如通过冲压步骤或切割步骤分成各个器件15。
附图标记列表：
1 承载膜
2 导体框
3 贯通开口
4 留空部
5 器件
6 第一接触面
7 第二接触面
8 接合线
9 封装件
10 锚固结构
11 器件的第一侧
12 器件的第二侧
13 导体框的边缘
14 导体框装置
15 构件
16 分隔线
X 第一方向
Y 第二方向

Claims (12)

1.一种电构件，具有：
- 具有贯通开口（3）的闭合的导体框（2）；
- 至少一个布置在所述贯通开口（3）中的电器件（5），所述电器件（5）在所述电器件（5）的第一侧（11）上具有第一接触面（6）并且在所述电器件（5）的第二侧（12）上具有第二接触面（7），所述第二侧（12）与所述第一侧（11）相对；
- 其中所述第二接触面（7）与所述导体框（2）电耦合；和
- 封装件（9），所述封装件将所述电器件（5）与所述导体框（2）机械耦合，其特征在于，
所述导体框（2）在一侧上具有留空部（4），所述留空部由所述导体框（2）的边缘（13）延伸到所述贯通开口（3）并且用于将至少一个电连接元件从所述导体框（2）的边缘（13）连接至布置在所述贯通开口（3）中的所述电器件（5）。
2.根据权利要求1所述的电构件，其中
所述导体框（2）具有至少一个锚固结构（10），所述锚固结构被构型，使得所述封装件（9）与所述导体框（2）锚固。
3.根据权利要求1或2所述的电构件，其特征在于，所述电器件（5）是光电子器件，所述封装件（9）对电磁辐射而言是透明的。
4.根据权利要求3所述的电构件，其特征在于，所述光电子器件是发光器件。
5.根据权利要求4所述的电构件，其特征在于，所述发光器件是发光二极管。
6.根据权利要求3所述的电构件，其特征在于，
所述封装件（9）形成用于所述光电子器件（5）的透镜。
7.根据权利要求1或2所述的电构件，其特征在于，所述封装件（9）是浇注料。
8.一种用于制造电构件的方法，所述方法具有下述步骤：
提供承载膜（1）；
将闭合的导体框（2）施加在所述承载膜（1）上，所述导体框（2）具有贯通开口（3）；
将至少一个电器件（5）引入所述导体框（2）的所述贯通开口（3）中，将所述电器件（5）的第一接触面（6）与所述承载膜（1）接触；
将所述电器件（5）的第二接触面（7）与所述导体框（2）电耦合；
将封装件（9）施加到所述电器件（5）和所述导体框（2）上，所述封装件（9）将所述电器件（5）与所述导体框（2）机械耦合；和
- 去除所述承载膜（1），
其特征在于，
所述导体框（2）在一侧上具有留空部（4），所述留空部从所述导体框（2）的边缘（13）延伸到所述贯通开口（3）并且用于将至少一个电连接元件从所述导体框（2）的边缘（13）连接至布置在所述贯通开口（3）中的所述电器件（5）。
9.根据权利要求8所述的方法，其特征在于，
所述电器件（5）的第二接触面（7）通过接合线与所述导体框（2）电耦合。
10.根据权利要求8或9所述的方法，其特征在于，
所述导体框（2）具有至少一个锚固结构（10），所述锚固结构被构型，使得所述封装件（9）与所述导体框（2）锚固。
11.根据权利要求8或9所述的方法，其特征在于，
所述导体框（2）是布置在所述承载膜（1）上的导体框装置（14）的部分，其中在去除承载膜之后分割所述导体框与所述电器件。
12.根据权利要求8或9所述的方法，其特征在于，
所述封装件（9）是浇注料。
CN201380034052.4A 2012-06-28 2013-06-18 电构件和用于制造电构件的方法 Expired - Fee Related CN104380488B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012211220.0 2012-06-28
DE102012211220.0A DE102012211220A1 (de) 2012-06-28 2012-06-28 Elektrisches Bauteil und Verfahren zum Herstellen von elektrischen Bauteilen
PCT/EP2013/062614 WO2014001148A1 (de) 2012-06-28 2013-06-18 Elektrisches bauteil und verfahren zum herstellen von elektrischen bauteilen

Publications (2)

Publication Number Publication Date
CN104380488A CN104380488A (zh) 2015-02-25
CN104380488B true CN104380488B (zh) 2017-04-26

Family

ID=48628715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380034052.4A Expired - Fee Related CN104380488B (zh) 2012-06-28 2013-06-18 电构件和用于制造电构件的方法

Country Status (6)

Country Link
US (1) US9209367B2 (zh)
JP (1) JP6246196B2 (zh)
KR (1) KR101693545B1 (zh)
CN (1) CN104380488B (zh)
DE (1) DE102012211220A1 (zh)
WO (1) WO2014001148A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157683A (ja) * 2016-03-02 2017-09-07 ローム株式会社 Ｌｅｄ発光装置およびその製造方法
US11681090B2 (en) 2019-05-30 2023-06-20 Nichia Corporation Light emitting module and method of manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102243298A (zh) * 2011-04-25 2011-11-16 中国民航大学 一种基于dem的机载气象雷达地杂波剔除方法
DE102010025319A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements
CN102468375A (zh) * 2010-11-15 2012-05-23 旭丽电子(广州)有限公司 发光二极管封装结构及其制造方法
CN102856464A (zh) * 2011-06-29 2013-01-02 展晶科技(深圳)有限公司 发光二极管封装结构及封装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840568A (en) * 1987-03-31 1989-06-20 Adc Telecommunications, Inc. Jack assembly
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5834831A (en) * 1994-08-16 1998-11-10 Fujitsu Limited Semiconductor device with improved heat dissipation efficiency
US6358773B1 (en) * 2000-12-27 2002-03-19 Vincent Lin Method of making substrate for use in forming image sensor package
DE10334575B4 (de) * 2003-07-28 2007-10-04 Infineon Technologies Ag Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
TWI245429B (en) * 2003-12-23 2005-12-11 Siliconware Precision Industries Co Ltd Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
DE102005041064B4 (de) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR100820122B1 (ko) 2005-12-14 2008-04-07 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법
KR100888236B1 (ko) * 2008-11-18 2009-03-12 서울반도체 주식회사 발광 장치
CN102074640A (zh) 2009-11-25 2011-05-25 台湾应解股份有限公司 发光二极管模块及其制造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
US8497165B2 (en) * 2011-10-20 2013-07-30 Intersil Americas Inc. Systems and methods for lead frame locking design features
CN103367619B (zh) * 2012-03-30 2015-12-02 光宝电子(广州)有限公司 金属支架结构及发光二极管结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010025319A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements
CN102468375A (zh) * 2010-11-15 2012-05-23 旭丽电子(广州)有限公司 发光二极管封装结构及其制造方法
CN102243298A (zh) * 2011-04-25 2011-11-16 中国民航大学 一种基于dem的机载气象雷达地杂波剔除方法
CN102856464A (zh) * 2011-06-29 2013-01-02 展晶科技(深圳)有限公司 发光二极管封装结构及封装方法

Also Published As

Publication number Publication date
US20150214446A1 (en) 2015-07-30
KR101693545B1 (ko) 2017-01-06
US9209367B2 (en) 2015-12-08
KR20150036269A (ko) 2015-04-07
DE102012211220A1 (de) 2014-01-02
WO2014001148A1 (de) 2014-01-03
JP2015521803A (ja) 2015-07-30
CN104380488A (zh) 2015-02-25
JP6246196B2 (ja) 2017-12-13

Similar Documents

Publication Publication Date Title
US20220102166A1 (en) Leadframe package with pre-applied filler material
US9780081B2 (en) Chip package structure and manufacturing method therefor
US10103304B2 (en) LED module
JP6323217B2 (ja) 発光装置
CN100563024C (zh) 具有外露的集成电路设备的封装
CN105702696A (zh) 影像传感芯片的封装结构及其制作方法
EP3392907B1 (en) Semiconductor device
CN104078438A (zh) 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
JP2013161903A (ja) 半導体装置およびその製造方法
KR20150007248A (ko) 제어된 몰딩 경계를 가진 ｌｌｃ 조립체 내의 포토닉 반도체 소자 및 그 제조 방법
CN107912085A (zh) 用于制造连接载体的方法、连接载体以及具有连接载体的光电子半导体组件
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
CN104380488B (zh) 电构件和用于制造电构件的方法
US9245819B2 (en) Embedded electrical component surface interconnect
CN205789973U (zh) 影像传感芯片的封装结构
CN102315135A (zh) 芯片封装及其制作工艺
US7649250B2 (en) Semiconductor package
TWI543414B (zh) 光電半導體組件及其製造方法
CN105845807A (zh) 发光二极管覆晶封装结构
CN105810705B (zh) 高像素影像传感芯片的封装结构及其制作方法
CN105977233A (zh) 芯片封装结构及其制造方法
EP2846360A1 (en) Solar cell module, solar cell and method of manufacturing the same
JP6822442B2 (ja) 発光装置およびその製造方法
KR101328138B1 (ko) 태양전지 모듈 및 그 제조 방법
JP2005191175A (ja) 半導体モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170426

CF01 Termination of patent right due to non-payment of annual fee