CN104349613A - 印刷电路板及其制作方法 - Google Patents

印刷电路板及其制作方法 Download PDF

Info

Publication number
CN104349613A
CN104349613A CN201310344431.5A CN201310344431A CN104349613A CN 104349613 A CN104349613 A CN 104349613A CN 201310344431 A CN201310344431 A CN 201310344431A CN 104349613 A CN104349613 A CN 104349613A
Authority
CN
China
Prior art keywords
pcb
daughter board
copper foil
printed circuit
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310344431.5A
Other languages
English (en)
Inventor
刘丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Founder Information Industry Holdings Co Ltd
Zhuhai Founder Technology High Density Electronic Co Ltd
Peking University Founder Group Co Ltd
Zhuhai Founder Technology Multilayer PCB Co Ltd
Zhuhai Founder PCB Development Co Ltd
Original Assignee
Founder Information Industry Holdings Co Ltd
Zhuhai Founder Technology High Density Electronic Co Ltd
Peking University Founder Group Co Ltd
Zhuhai Founder Technology Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Founder Information Industry Holdings Co Ltd, Zhuhai Founder Technology High Density Electronic Co Ltd, Peking University Founder Group Co Ltd, Zhuhai Founder Technology Multilayer PCB Co Ltd filed Critical Founder Information Industry Holdings Co Ltd
Priority to CN201310344431.5A priority Critical patent/CN104349613A/zh
Publication of CN104349613A publication Critical patent/CN104349613A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供了一种印刷电路板的制作方法，包括：制作所述印刷电路板的子板，所述子板包括全铜皮面层、基材层和线路图形面层；对所述子板的线路图形面层进行棕化；将所述子板的线路图形面层依次叠放PP片和相邻子板，在所述子板的全铜皮面层叠放铜箔，然后压合；撕去所述铜箔。本发明还提供了一种PCB，采用上述的方法制作而成。本发明可以提高PCB的制作质量。

Description

印刷电路板及其制作方法
技术领域
本发明涉及PCB（Printed Circuit Board，印刷电路板）技术领域，具体而言，涉及一种印刷电路板及其制作方法。
背景技术
随着电子产品的不断升级，线路密度越来越高，线路设计对PCB散热和功耗的要求越来越高，不少无源器件被集成制作在PCB中，埋入式电容技术的应用有了长足的发展。
埋电容材料的一大特点就是介质层较薄，一般在25um以下。对于内层子板较薄的PCB产品制作，通常采用单面顺序蚀刻及顺序压合工艺，这种工艺对同一张子板的两面图形制作采取两次制作，第一次制作第一面，第二面用干膜保护；之后经过一次不对称层压，再制作第二面图形。
制作层压熔合、叠合过程中，没有线路的那一面会沾染大量的PP（Prepreg，粘结片，是粘结PCB芯板及构成介质层的一种材料）粉，在压合时固化形成板面胶迹，难以去除，即使经过机械磨板也会留下铜面凹坑，严重影响板面质量，对可靠性也造成一定影响。
目前业界常用的方法是棕化后直接进行熔合，在叠板时使用湿腊布擦拭板面，以达到去除PP粉的目的。如果不能完全去除，则在层压后做磨板处理。
然而，使用湿腊布擦拭板面的方法对PP粉处理可能不完全，个别图形内位置仍有PP粉残留。
发明内容
本发明旨在提供一种PCB及其制作方法，以解决上述的问题。
在本发明的实施例中，提供了一种PCB的制作方法，包括：
制作所述印刷电路板的子板，所述子板包括全铜皮面层、基材层和线路图形面层；
对所述子板的线路图形面层进行棕化；
将所述子板的线路图形面层依次叠放PP片和相邻子板，在所述子板的全铜皮面层叠放铜箔，然后压合；
撕去所述铜箔。
优选地，所述铜箔叠放时，铜箔的光面朝里，毛面朝外。
优选地，所述子板的基材层厚度不大于30um。
优选地，制作所述印刷电路板的子板的线路图形面进一步包括：将所述全铜皮面层表面的干膜去除。
优选地，所述铜箔厚度在10um～25um之间。
优选地，所述叠放铜箔包括：
通过能溶于有机酸的水性胶水将所述铜箔附着在所述子板的全铜皮面层表面。
优选地，所述方法还包括：
撕去所述铜箔之后，对所述印刷电路板进行酸洗。
在本发明的实施例中，还提供了一种印刷电路板，包括：压合在一起的两个或多个子板，所述子板在压合前进行过棕化处理；所述子板包括：全铜皮面层、薄板基材层和线路图形面层。
优选地，所述印刷电路板的介质层具有埋入式电容，所述介质层的厚度不大于25um。
本发明上述实施例的PCB及其制作方法因为采用铜箔隔绝了PP粉和板面接触，所以克服了PP粉残留的问题，提高了PCB的制作质量。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明实施例PCB的制作方法的流程图；
图2-图9示出了根据本发明实施例的PCB的制作方法的各个工序的示意图。
具体实施方式
下面将参考附图并结合实施例，来详细说明本发明。
本发明的一个实施例提供了一种PCB的制作方法，如图1所示，是该方法的流程图，包括以下步骤：
步骤101，制作所述印刷电路板的子板，子板包括全铜皮面层、基材层和线路图形面层；
步骤102，对子板的线路图形层进行棕化；
步骤103，将所述子板的线路图形面层依次叠放PP片和相邻子板，在所述子板的全铜皮面层叠放铜箔，然后压合；
步骤104，撕去所述铜箔。
本发明实施例的方法因为采用铜箔隔绝了PP粉和板面接触，所以克服了PP粉残留的问题，提高了PCB的制作质量。
另外，在现有技术中，用湿蜡布擦拭PP粉时如果控制不好力度，则湿蜡布会残留蜡质在板面上，同样会污染板面。本发明实施例的方法因为无需用湿蜡布擦拭PP粉，所以也克服了该缺陷。
另外，在现有技术中，层压后磨板会产生较大应力，严重影响板件涨缩。本发明实施例的方法无需层压后磨板，所以也避免了不必要的板件涨缩。
在本发明实施例中，所述子板包括：全铜皮面层、薄板基材层和线路图形面层。其中，全铜皮面用于与铜箔接触。制作子板主要包括：制作线路图形面。
需要说明的是，所述铜箔采用10um～25um厚度为宜，比如采用H oz铜箔（即0.5盎司）。小于10un则铜箔太薄容易起皱，不宜压合，大于25um则会增加较大的生产成本。在叠放铜箔时，将铜箔通过能溶于有机酸的水性胶水附着到叠放PP片和相邻子板后的叠层两外侧。较佳的，为了后续便于撕除铜箔，叠放时使铜箔的光面朝里，毛面朝外。
相应地，撕去铜箔之后，还可以进一步采用有机酸对PCB进行酸洗，以洗掉板面的胶水痕迹。
在现有技术中，当板面胶去除后会在板面形成严重凹坑，影响良率和功能。而本发明实施例的方法采用酸洗工艺，可以保证板面的光滑。
图2-图9示出了根据本发明一实施例的PCB的制作方法的各个工序的示意图。该实施例以以两张上述子板叠合为例。方法包括如下步骤：
1、制作用作芯板的子板
所述子板包括：全铜皮面层、薄板基材层和线路图形面层。薄板基材层位于全铜皮面层和线路图形面层之间。制作子板主要是指制作线图输图形面，全铜皮面用于与保护铜箔接触。
图2示出了制作第一张子板，包括全铜皮面A层、薄板基材层和线路图形面层。
图3示出了制作第二张子板，包括全铜皮面B层、薄板基材层和线路图形面层。
2、对各子板棕化
由于芯板的铜箔非常光滑，为了增加铜箔表面的粗糙度，以利于铜箔和粘结片间的结合，采用棕化工艺改善铜箔表面的粗糙度，其原理是通过微蚀的方法，将铜箔表面的铜蚀刻掉0.8～1.2um，从而得到粗糙度较好的界面。
图4示出了棕化后的第一张子板，图5示出了棕化后的第二张子板。棕化的目的是增加线路图形面层的金属粗糙度，以便与PP片压合时的结合力，而另一表面即全铜皮层表面，也被同时进行了棕化，如图4和图5所示。在上一步骤中，制作线路图形时会在全铜皮层表面贴覆干膜来保护铜层，但在本步骤棕化之前，要撕除干膜，以防干膜溶于棕化液之后，对棕化液造成污染。
3、压合。
压合的目的是将PCB芯板和粘结片组合成一个整体，从而形成多层板，其线路分布在各个层次上。
图6示出了将铜箔粘合在子板上。
图7示出了粘合区域，在子板的全铜皮面上涂抹一圈能溶于有机酸的水性胶水，将铜箔A的光面与该全铜皮面粘合。
图8示出了压合结构：将各个子板放在内层，在两外侧分别放置铜箔，各个子板之间放置PP片，然后压合。
所用铜箔贴在板面上在整个层压过程中都不必去除，可以作为叠合时钢板和PCB板件的隔离层。
4、撕掉铜箔。
图9示出了撕去铜箔的工序。
撕去铜箔之后采用有机酸进行酸洗，以洗掉板面胶水痕迹。
从以上描述可以看出，本发明使用铜箔隔绝PP粉和板面接触，杜绝了板面的PP粉污染，有效提高了PCB良率。
相应地，本发明的实施例提供了一种PCB，包括：压合在一起的两个或多个子板，所述子板在压合前进行过棕化处理；所述子板包括：全铜皮面层、薄板基材层和线路图形面层。
本发明实施例的PCB，其介质层具有埋入式电容，并且更适宜在介质层的厚度不大于30um（比如介质层厚25um）的印刷电路板的制作过程中。
以上所述仅为本发明的优选实施例而已，其他实施例如单独一张上述子板，另一张与之叠合的相邻子板为双面线路的子板，则只需在一张子板表面的全铜皮面侧贴合铜箔。这些实施例都不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种印刷电路板的制作方法，其特征在于，包括：
制作所述印刷电路板的子板，所述子板包括全铜皮面层、基材层和线路图形面层；
对所述子板的线路图形面层进行棕化；
将所述子板的线路图形面层依次叠放PP片和相邻子板，在所述子板的全铜皮面层叠放铜箔，然后压合；
撕去所述铜箔。
2.根据权利要求1所述的方法，其特征在于，所述铜箔叠放时，铜箔的光面朝里，毛面朝外。
3.根据权利要求1所述的方法，其特征在于，所述子板的基材层厚度不大于30um。
4.根据权利要求1所述的方法，其特征在于，制作所述印刷电路板的子板的线路图形面进一步包括：将所述全铜皮面层表面的干膜去除。
5.根据权利要求1所述的方法，其特征在于，所述铜箔厚度在10um～25um之间。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述叠放铜箔包括：
通过能溶于有机酸的水性胶水将所述铜箔附着在所述子板的全铜皮面层表面。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
撕去所述铜箔之后，对所述印刷电路板进行酸洗。
8.一种印刷电路板，其特征在于，包括：压合在一起的两个或多个子板，所述子板在压合前进行过棕化处理；所述子板包括：全铜皮面层、薄板基材层和线路图形面层。
9.根据权利要求8所述印刷电路板，其特征在于，所述印刷电路板的介质层具有埋入式电容，所述介质层的厚度不大于25um。
CN201310344431.5A 2013-08-08 2013-08-08 印刷电路板及其制作方法 Pending CN104349613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310344431.5A CN104349613A (zh) 2013-08-08 2013-08-08 印刷电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310344431.5A CN104349613A (zh) 2013-08-08 2013-08-08 印刷电路板及其制作方法

Publications (1)

Publication Number Publication Date
CN104349613A true CN104349613A (zh) 2015-02-11

Family

ID=52504111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310344431.5A Pending CN104349613A (zh) 2013-08-08 2013-08-08 印刷电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN104349613A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105263263A (zh) * 2015-09-07 2016-01-20 瑞华高科技电子工业园(厦门)有限公司 一种超薄柔性板的加工工艺优化方法
CN106255351A (zh) * 2016-08-24 2016-12-21 奥士康精密电路（惠州）有限公司 一种双芯板四层板压合方法
CN106900143A (zh) * 2015-12-17 2017-06-27 冠锋电子科技(梅州)有限公司 一种软硬结合板的制备方法
CN107046778A (zh) * 2017-03-04 2017-08-15 吉安市满坤科技有限公司 一种埋入式电容印制电路板的制作方法
CN107846781A (zh) * 2017-11-23 2018-03-27 西安金百泽电路科技有限公司 一种超薄易折电路板的制作方法
CN108882569A (zh) * 2018-08-31 2018-11-23 生益电子股份有限公司 一种pcb的制作方法和pcb
CN111132474A (zh) * 2019-12-27 2020-05-08 广东科翔电子科技股份有限公司 一种高频板及其压合方法
WO2023123903A1 (zh) * 2021-12-29 2023-07-06 生益电子股份有限公司 层压流胶填孔工艺及pcb
CN116828737A (zh) * 2023-08-30 2023-09-29 圆周率半导体(南通)有限公司 一种减少压合下陷的pcb加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000263577A (ja) * 1999-03-18 2000-09-26 Kuraray Co Ltd 金属箔積層板の製造方法および金属箔積層板
CN201577236U (zh) * 2009-11-13 2010-09-08 深南电路有限公司 多层pcb板
CN102490436A (zh) * 2010-07-09 2012-06-13 住友化学株式会社 金属箔叠层体的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000263577A (ja) * 1999-03-18 2000-09-26 Kuraray Co Ltd 金属箔積層板の製造方法および金属箔積層板
CN201577236U (zh) * 2009-11-13 2010-09-08 深南电路有限公司 多层pcb板
CN102490436A (zh) * 2010-07-09 2012-06-13 住友化学株式会社 金属箔叠层体的制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105263263A (zh) * 2015-09-07 2016-01-20 瑞华高科技电子工业园(厦门)有限公司 一种超薄柔性板的加工工艺优化方法
CN106900143A (zh) * 2015-12-17 2017-06-27 冠锋电子科技(梅州)有限公司 一种软硬结合板的制备方法
CN106900143B (zh) * 2015-12-17 2019-05-17 冠锋电子科技(梅州)有限公司 一种软硬结合板的制备方法
CN106255351A (zh) * 2016-08-24 2016-12-21 奥士康精密电路（惠州）有限公司 一种双芯板四层板压合方法
CN107046778A (zh) * 2017-03-04 2017-08-15 吉安市满坤科技有限公司 一种埋入式电容印制电路板的制作方法
CN107846781A (zh) * 2017-11-23 2018-03-27 西安金百泽电路科技有限公司 一种超薄易折电路板的制作方法
CN107846781B (zh) * 2017-11-23 2020-09-25 西安金百泽电路科技有限公司 一种超薄易折电路板的制作方法
CN108882569A (zh) * 2018-08-31 2018-11-23 生益电子股份有限公司 一种pcb的制作方法和pcb
CN111132474A (zh) * 2019-12-27 2020-05-08 广东科翔电子科技股份有限公司 一种高频板及其压合方法
WO2023123903A1 (zh) * 2021-12-29 2023-07-06 生益电子股份有限公司 层压流胶填孔工艺及pcb
CN116828737A (zh) * 2023-08-30 2023-09-29 圆周率半导体(南通)有限公司 一种减少压合下陷的pcb加工方法

Similar Documents

Publication Publication Date Title
CN104349613A (zh) 印刷电路板及其制作方法
US8685196B2 (en) Method for producing a multilayer printed circuit board, adhesion prevention material and multilayer printed circuit board and use of such a method
JP4006618B2 (ja) キャリア付銅箔の製法及びキャリア付銅箔を使用したプリント基板
CN104394643B (zh) 非分层刚挠板及其制作方法
CN104219883B (zh) 具有内埋元件的电路板及其制作方法
CN102340933B (zh) 电路板的制作方法
CN103635005A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN104349570A (zh) 软硬结合电路板及制作方法
CN102917548A (zh) 软硬结合板等离子处理过程防铜箔膨胀的方法
CN104768318B (zh) 软硬结合电路板及其制作方法
CN107548244A (zh) 一种双面夹芯铜基板内部铜基之间绝缘的制作方法
CN103635007B (zh) 软硬结合电路基板、软硬结合电路板及制作方法
TWI378756B (zh)
CN103140050B (zh) 埋容线路板的加工方法
CN101547573B (zh) 具有断差结构的电路板的制作方法
KR100482822B1 (ko) 캐패시터 내장형 인쇄 회로 기판 제조 방법
CN104427790B (zh) 一种局部凹陷印刷电路板及其制作方法
CN104936381A (zh) 柔性印刷电路板的制造方法及其中间产物
US20160073505A1 (en) Manufacturing method of multilayer flexible circuit structure
JP5302927B2 (ja) 多層配線基板の製造方法
TWI608778B (zh) Multilayer printed wiring board manufacturing method
CN109548272B (zh) 耐弯折fpc及其制造方法
US7942999B2 (en) Fabrication method of rigid-flex circuit board
CN111312680B (zh) 一种无芯封装基板的承载板及制备方法
TW201125455A (en) Method for manufacturing printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211