CN104347578A - 层叠式半导体装置 - Google Patents

层叠式半导体装置 Download PDF

Info

Publication number
CN104347578A
CN104347578A CN201410018337.5A CN201410018337A CN104347578A CN 104347578 A CN104347578 A CN 104347578A CN 201410018337 A CN201410018337 A CN 201410018337A CN 104347578 A CN104347578 A CN 104347578A
Authority
CN
China
Prior art keywords
nude film
semiconductor device
main
stacked semiconductor
vertical interpolators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410018337.5A
Other languages
English (en)
Inventor
李椙晛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104347578A publication Critical patent/CN104347578A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种层叠式半导体装置包括：主裸片、多个从裸片和垂直内插器。所述垂直内插器垂直地层叠在主裸片上。

Description

层叠式半导体装置
相关申请的交叉引用
本申请要求2013年8月9日向韩国知识产权局提交的申请号为10-2013-0094578的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种半导体装置，更具体而言，涉及一种层叠式半导体装置。
背景技术
为了提高半导体装置的集成度，已经开发了层叠式半导体装置，其中多个芯片被层叠并封装在单个封装体中。近来，现有技术中已经公开了TSV（穿通硅通孔）型半导体装置，其中硅通孔被形成穿过多个层叠芯片，使得叠层的所有芯片彼此电耦接。
图1是示意性地说明根据现有技术的层叠式半导体装置10的配置的视图。在图1中，层叠式半导体装置10包括内插器11和多个裸片12。多个裸片12通过穿通多个裸片12的通孔13彼此电耦接。通孔13可以通过凸块14与内插器11电耦接。因此，内插器11能够将信号通过通孔13输入至相应的裸片12，并且能够通过通孔13接收从相应的裸片12输出的信号。
因为诸如穿通硅通孔的通孔填充有导电材料，所以通孔具有电阻器和电容器的特性。因此，当信号通过通孔传输时，不可避免地发生电阻器-电容器（RC）延迟。例如，当时钟信号从内插器11传输至多个裸片12时，在第一层叠裸片接收时钟信号的时间点和最后一个层叠裸片接收时钟信号的时间点之间可能发生显著的偏差（skew）。这种偏差对与时钟信号同步操作的现有的层叠式半导体装置的操作性能造成显著的限制。
此外，诸如存储器的半导体装置可以处理大量的存储数据。在层叠式半导体装置中，数据通过通孔来传输，导致用于输入/输出大量的存储数据所需的通孔的数目增大。然而，裸片12的面积受到限制。因而，也限制了可以被形成穿过裸片12的通孔的数目。对裸片面积的限制也对半导体装置的带宽造成限制。
发明内容
本文描述了包括垂直形成的内插器的层叠式半导体装置。
在一个实施例中，一种层叠式半导体装置包括：主裸片；多个从裸片，层叠在主裸片上，使得每个从裸片与主裸片平行；以及垂直内插器，垂直地层叠在主裸片上。
在一个实施例中，一种层叠式半导体装置包括：主裸片；多个从裸片，顺序层叠在主裸片上，使得每个从裸片与主裸片平行；以及垂直内插器，垂直地层叠在主裸片上，并且包围多个层叠的从裸片中的每个从裸片的两个或更多个表面。
在一个实施例中，一种层叠式半导体装置包括：主裸片；多个从裸片，层叠在主裸片上，使得每个从裸片的顶部或底部中的至少一个与主裸片的顶部或底部中的至少一个平行；以及垂直内插器，垂直地层叠在主裸片上，使得垂直内插器的顶部或底部中的一个可以与每个从裸片的侧部大体平行。
附图说明
结合附图描述本发明的特征、方面和实施例，其中：
图1是示意性地说明根据现有技术的层叠式半导体装置的配置的视图；
图2是说明根据一个实施例的层叠式半导体装置的配置的视图；
图3是说明根据一个实施例的层叠式半导体装置的配置的视图；
图4是说明根据一个实施例的层叠式半导体装置的配置的视图；
图5是说明包括层叠式半导体装置的实施例的存储系统的视图。
具体实施方式
在下文中，将通过示例性实施例参照附图来详细地描述根据本发明的实施例的层叠式半导体装置。
在图2中，层叠式半导体装置1可以包括多个裸片。在一个实施例中，能够与多个层叠裸片中的每个裸片通信的裸片被称作主裸片。与主裸片通信而未彼此通信的裸片被称作从裸片。层叠式半导体装置1可以包括一个或更多个主裸片以及两个或更多个从裸片。图2说明层叠有一个主裸片和8个从裸片的半导体装置。主裸片110可以是内插器芯片、控制器芯片和处理器芯片中的至少一个。从裸片120可以是存储器芯片。半导体装置1可以被封装成单个封装体，所述单个封装体被配置为片上系统（system on chip，SoC）或系统封装（system in package，SiP）。
在图2中，多个从裸片120层叠在主裸片110上。多个从裸片120可以与主裸片110平行地顺序层叠。即，多个从裸片120可以被层叠使得每个从裸片120的顶部和/或底部可以与主裸片110的顶部和/或底部大体平行。主裸片110的尺寸可以与每个从裸片120的尺寸不同。在一个实例中，主裸片110可以比每个从裸片120更大。图2说明主裸片110层叠在多个从裸片120之下。然而，本发明不限于此。主裸片110可以层叠在多个从裸片120之中，或可以层叠在多个从裸片120的顶部上。层叠式半导体装置1可以包括多个通孔130，其中通孔130被形成穿过多个从裸片120。每个通孔130的一个端部可以通过凸块140与主裸片110电耦接。因此，主裸片110和多个从裸片120可以通过通孔130而彼此电耦接。
层叠式半导体装置1可以包括垂直内插器150。垂直内插器150可以垂直地层叠在主裸片110上。垂直内插器150和从裸片120可以形成在主裸片110的一个表面上或之上。在一个实施例中，垂直内插器150未层叠在多个从裸片120上、之上或内部。当垂直内插器150被垂直地层叠时，垂直内插器150可以在侧部180上被定位为使得垂直内插器150的顶部和/或底部182可以与每个从裸片110的侧部184大体平行。此外，垂直内插器150的顶部和/或底部182可以与主裸片110的顶部和/或底部188大体垂直。垂直内插器150的顶部和/或底部182可以与每个从裸片120的顶部和/或底部186大体垂直。在一个实施例中，垂直内插器150的顶部和/或底部182可以延伸至与多个层叠的从裸片120的高度大体相同的高度。垂直内插器150可以通过至少一个凸块160与主裸片110电耦接，并且可以通过一个或更多个其他凸块170与多个从裸片120电耦接。另外，在一个实施例中，垂直内插器150和多个从裸片120都可以层叠在主裸片110的顶部188上。
垂直内插器150可以是中继主裸片110和多个从裸片120之间通信的接口芯片。垂直内插器150可以将从主裸片110中接收的信号传输至多个从裸片120中的每个，并且可以将从多个从裸片120中的每个中输出的信号传输至主裸片110。例如，垂直内插器150可以将从主裸片110中接收的时钟信号传输至多个从裸片120中的每个。由于存储器通常与时钟信号同步操作，所以优选的是，时钟信号至层叠的存储器的输入时间点彼此大体相同。当时钟信号通过通孔130输入至多个从裸片120中的每个时，在直接层叠在主裸片110上的从裸片接收到时钟信号的时间点、与层叠在从裸片120的叠层的最上端处的从裸片接收到时钟信号的时间点之间不可避免地产生偏差。为了使层叠式半导体装置1最优地执行，重要的是从裸片120在大体相同的时间点开始操作，且从裸片120应能够在与层叠位置或次序无关的情况下输出数据。
根据一个实施例的层叠式半导体装置1包括垂直内插器150，并且允许时钟信号在大体相同的时间点输入至层叠的从裸片120，使得层叠从裸片120的每个从裸片120可以基于在大体相同的时间点接收的时钟信号来操作而没有任何偏差。在一个实施例中，通过垂直内插器150传输的信号是时钟信号。然而，本发明不限于此。包括在主裸片110和从裸片120之间通信的数据的任何类型的信号，都可以通过垂直内插器150来传输。垂直内插器150可以包括信号路径151，通过信号路径151可以传输由主裸片110输入的信号。由主裸片110至从裸片120的信号路径151的长度可以被形成为彼此大体相同。如图2所示，信号路径151可以形成为树形。凸块160可以用作主裸片110和垂直内插器之间的连接点。每个凸块170可以用作垂直内插器150和至少一个从裸片120之间的连接点。从凸块160至每个凸块170的信号路径的长度可以大体相同。因而，从与主裸片110的连接点至与每个从裸片120的连接点，可以存在大体相同的信号路径151的长度。
图3是说明根据一个实施例的层叠式半导体装置2的配置的视图。图3说明层叠有一个主裸片和三个从裸片的层叠式半导体装置2。从裸片220水平地定位并层叠在主裸片210上。主裸片210的尺寸可以与从裸片220中的每个的尺寸不同。在一个实例中，主裸片210可以比每个从裸片220更大。层叠式半导体装置2可以包括多个通孔230，其中通孔230被形成穿过多个从裸片220。每个通孔230的一个端部可以通过凸块240与主裸片210电耦接。因此，主裸片210和从裸片22可以通过通孔230彼此电耦接。
层叠式半导体装置2可以包括垂直内插器250。垂直内插器250可以垂直地层叠在主裸片210上。当垂直内插器250被垂直地层叠时，垂直内插器250可以在侧部280上被定位为使得垂直内插器250的顶部和/或底部282可以与每个从裸片220的侧部284大体平行。另外，垂直内插器250的顶部和/或底部282可以与每个从裸片220的顶部和/或底部286大体垂直。垂直内插器250的顶部和/或底部可以与主裸片210的顶部和/或底部288大体垂直。在一个实施例中，垂直内插器250的顶部和/或底部282可以延伸至与多个层叠的从裸片220的高度大体相同或更大的高度。垂直内插器250和从裸片220可以形成在主裸片210的一个表面上或之上。垂直内插器250可以通过凸块260与主裸片210电耦接。垂直内插器250可以通过其他的凸块270与多个从裸片220电耦接。垂直内插器250可以形成在主裸片210的至少一个边缘，使得垂直内插器250的至少一个表面与主裸片210的至少一个表面大体齐平，以形成单个平面。垂直内插器250可以是中继主裸片210和从裸片220之间通信的接口芯片。
垂直内插器250可以包括多个数据传输线251。垂直内插器250可以将由主裸片210接收的数据传输至多个从裸片220中的每个。垂直内插器250可以将由多个从裸片220中的每个输出的数据传输至主裸片210。由于存储装置输入/输出大量的存储数据，所以在存储器与控制器或处理器之间通常利用多个数据传输线或通道。诸如片上系统或系统封装中的层叠式半导体装置利用通孔作为数据传输线。然而，在层叠裸片的面积上存在限制，导致可以形成在层叠式半导体装置中的通孔的数目受限。在这点上，根据一个实施例的层叠式半导体装置2包括垂直内插器250，并且层叠式半导体装置2被配置成包括形成在垂直内插器250中的数据传输线251。因而，数据传输线251可以与通孔230一起使用或代替通孔230使用，以将数据由主裸片210传输至从裸片220或者将数据由从裸片220传输至主裸片210。因此，可以减少用于数据传输的通孔的数目，并且可以显著地增加层叠式半导体装置的带宽。
层叠式半导体装置2中的垂直内插器250还可以包括多个重发器252。多个重发器252可以被布置在数据传输线251之中，以驱动数据传输线251。重发器252可以驱动数据传输线251，使得可以更可靠地传输数据。
图4是说明根据一个实施例的层叠式半导体装置3的配置的视图。在图4中，层叠式半导体装置3可以包括：主裸片310、多个从裸片320和垂直内插器350。多个从裸片320可以层叠在主裸片310上。主裸片310的尺寸可以与每个从裸片320的尺寸不同。在一个实例中，主裸片310可以比每个从裸片320更大。当多个从裸片320层叠在主裸片310上时，多个从裸片320可以被定位使得每个从裸片与主裸片310大体平行。换言之，每个从裸片320的顶部和/或底部386可以与主裸片310的顶部和/或底部388大体平行。层叠式半导体装置3可以包括多个通孔330，其中通孔330被形成穿过多个从裸片320。每个通孔330的一个端部通过凸块340与主裸片310电耦接。因此，主裸片310和多个从裸片320可以通过通孔330彼此电耦接。
垂直内插器350垂直地层叠在主裸片310上。当垂直内插器350被垂直地层叠时，垂直内插器350可以在侧部380上被定位为使得垂直内插器350的顶部和/或底部382可以与每个从裸片320的侧部384大体平行。另外，垂直内插器350的顶部和/或底部382可以与每个从裸片320的顶部和/或底部386大体垂直。在一个实施例中，垂直内插器350的顶部和/或底部382可以延伸至与多个层叠从裸片320的高度大体相同或更大的高度。垂直内插器350和从裸片320可以形成在主裸片310的一个表面上或之上。垂直内插器350可以被形成为包围每个层叠的从裸片320的两个或更多个侧部。图4将垂直内插器350说明为包围每个层叠的从裸片320的三个表面。垂直内插器350可以形成在主裸片310的至少一个边缘，使得垂直内插器350的至少一个表面与主裸片310的至少一个表面大体齐平，以形成单个平面。然而，垂直内插器350可以围绕每个层叠的从裸片320的四个表面。即，垂直内插器350可以具有信号路径壁的结构。垂直内插器350可以包括将主裸片310与从裸片320电耦接的多个数据传输线351。因为垂直内插器350应能够容纳多个数据传输线351，所以当垂直内插器350被形成为包围每个层叠的从裸片320的多个表面时，垂直内插器350的大的可用的表面面积允许可以布置数据传输线的更多的空间。由于可以形成其他的信号传输线以及数据传输线351，所以可以减少被形成穿过从裸片320的通孔330的数目，并且显著地减少每个从裸片320的表面面积。
此外，用于执行主裸片310和从裸片320之间通信所需的多个电路、以及前述信号线可以形成在垂直内插器350中。即，垂直内插器350可以包括构成从裸片320的电路和构成主裸片310的电路中的一些。当构成主裸片310和从裸片320的电路形成在垂直内插器350中时，可以减少裸片310和320的面积，并且进一步优化层叠式半导体装置3的操作性能。
图5说明可以包括本文公开的层叠式半导体装置的实施例的存储系统。在图5中，本实施例的存储系统500可以包括非易失性存储器件520和存储器控制器510。
非易失性存储器件520可以具有上述的结构。非易失性存储器件520可以是具有快闪存储器芯片的多芯片封装体。
存储器控制器510控制非易失性存储器件520，并且可以包括SRAM511、CPU512、主机接口513、ECC514和存储器接口515。SRAM511用作CPU512的操作存储器，CPU512执行用于存储器控制器510的数据交换的控制操作，以及主机接口513具有访问存储系统500的主机的数据交换协议。ECC514检测并校正从非易失性存储器件520中读取的数据的错误，以及存储器接口515是与非易失性存储器件520的接口。存储器控制器510还可以包括用于存储与主机等接口的数据的ROM。
通过组合非易失性存储器件520和存储器控制器510，存储系统500可以用作存储卡或固态盘SSD。在存储系统500是SSD的情况下，存储器控制器510通过各种接口协议（诸如USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI、IDE等）中的一种与外部设备（例如，主机）通信。
各种半导体系统可以包括本文公开的层叠式半导体装置的实施例。各种半导体系统可以包括：中央处理单元、图形处理单元、数字信号处理器、多核处理器、多个处理器或控制器、集成电路或专用集成电路、以及包括上述器件的系统或设备。
尽管以上已经描述了某些实施例，但是对于本领域的技术人员将理解的是，描述的实施例仅仅是示例。因此，不应基于描述的实施例来限制本文描述的层叠式半导体装置。确切地说，应根据所附权利要求并且结合以上描述和附图来限制本文描述的层叠式半导体装置。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种层叠式半导体装置，包括：
主裸片；
多个从裸片，所述多个从裸片层叠在所述主裸片上，使得每个从裸片与所述主裸片平行；以及
垂直内插器，所述垂直内插器垂直地层叠在所述主裸片上。
技术方案2.根据技术方案1所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述多个从裸片中的每个从裸片电耦接。
技术方案3.根据技术方案1所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述主裸片电耦接。
技术方案4.根据技术方案1所述的层叠式半导体装置，其中，所述垂直内插器从所述主裸片中接收信号，并且将所述信号传输至所述多个从裸片中的每个从裸片。
技术方案5.根据技术方案1所述的层叠式半导体装置，其中，所述垂直内插器包括：
信号路径，所述信号路径将所述主裸片与所述多个从裸片中的每个从裸片电耦接，使得从所述主裸片中输入的信号被传送至所述多个从裸片中的每个从裸片，
其中，所述信号路径的长度彼此大体相同。
技术方案6.根据技术方案1所述的层叠式半导体装置，其中，所述垂直内插器包括：
多个数据传输线，所述多个数据传输线将所述主裸片与所述多个从裸片电耦接。
技术方案7.根据技术方案6所述的层叠式半导体装置，其中，所述垂直内插器还包括：
重发器，所述重发器驱动所述多个数据传输线。
技术方案8.一种层叠式半导体装置，包括：
主裸片；
多个从裸片，所述多个从裸片顺序层叠在所述主裸片上，使得每个从裸片与所述主裸片平行；以及
垂直内插器，所述垂直内插器垂直地层叠在所述主裸片上，并且包围所述多个层叠的从裸片中的每个从裸片的两个或更多个表面。
技术方案9.根据技术方案8所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述多个从裸片中的每个从裸片电耦接。
技术方案10.如技术方案8所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述主裸片电耦接。
技术方案11.根据技术方案8所述的层叠式半导体装置，其中，所述垂直内插器包括：
多个数据传输线，所述多个数据传输线将所述主裸片与所述多个从裸片电耦接。
技术方案12.根据技术方案11所述的层叠式半导体装置，其中，所述垂直内插器还包括：
重发器，所述重发器驱动所述多个数据传输线。
技术方案13.一种层叠式半导体装置，包括：
主裸片；
多个从裸片，所述多个从裸片层叠在所述主裸片上，使得每个从裸片的顶部或底部中的至少一个与所述主裸片的至少一个表面平行；以及
垂直内插器，所述垂直内插器垂直地层叠在所述主裸片上，使得所述垂直内插器的顶部或底部中的至少一个可以与每个从裸片的侧部中的至少一个大体平行。
技术方案14.根据技术方案13所述的层叠式半导体装置，其中，所述垂直内插器包括：
信号路径，所述信号路径将所述主裸片与所述多个从裸片中的每个从裸片电耦接，其中，
所述信号路径的长度彼此大体相同。
技术方案15.根据技术方案13所述的层叠式半导体装置，其中，所述垂直内插器和所述从裸片形成在所述主裸片的一个表面之上。
技术方案16.根据技术方案13所述的层叠式半导体装置，其中，所述主裸片的尺寸与所述从裸片的尺寸不同。
技术方案17.根据技术方案13所述的层叠式半导体装置，其中，所述从裸片中的每个包括存储器芯片，而所述主裸片包括内插器芯片、控制器芯片或处理器芯片中的至少一个。
技术方案18.根据技术方案13所述的层叠式半导体装置，其中，所述垂直内插器形成在所述主裸片的至少一个边缘处，使得所述垂直内插器的至少一个表面与所述主裸片的至少一个表面大体齐平，以形成单个平面。
技术方案19.根据技术方案13所述的层叠式半导体装置，其中，所述垂直内插器从所述主裸片中接收信号，并且将所述信号传输至所述多个从裸片中的每个从裸片。
技术方案20.根据技术方案13所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述主裸片电耦接。

Claims (10)

1.一种层叠式半导体装置，包括：
主裸片；
多个从裸片，所述多个从裸片层叠在所述主裸片上，使得每个从裸片与所述主裸片平行；以及
垂直内插器，所述垂直内插器垂直地层叠在所述主裸片上。
2.根据权利要求1所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述多个从裸片中的每个从裸片电耦接。
3.根据权利要求1所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述主裸片电耦接。
4.根据权利要求1所述的层叠式半导体装置，其中，所述垂直内插器从所述主裸片中接收信号，并且将所述信号传输至所述多个从裸片中的每个从裸片。
5.根据权利要求1所述的层叠式半导体装置，其中，所述垂直内插器包括：
信号路径，所述信号路径将所述主裸片与所述多个从裸片中的每个从裸片电耦接，使得从所述主裸片中输入的信号被传送至所述多个从裸片中的每个从裸片，
其中，所述信号路径的长度彼此大体相同。
6.根据权利要求1所述的层叠式半导体装置，其中，所述垂直内插器包括：
多个数据传输线，所述多个数据传输线将所述主裸片与所述多个从裸片电耦接。
7.根据权利要求6所述的层叠式半导体装置，其中，所述垂直内插器还包括：
重发器，所述重发器驱动所述多个数据传输线。
8.一种层叠式半导体装置，包括：
主裸片；
多个从裸片，所述多个从裸片顺序层叠在所述主裸片上，使得每个从裸片与所述主裸片平行；以及
垂直内插器，所述垂直内插器垂直地层叠在所述主裸片上，并且包围所述多个层叠的从裸片中的每个从裸片的两个或更多个表面。
9.根据权利要求8所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述多个从裸片中的每个从裸片电耦接。
10.如权利要求8所述的层叠式半导体装置，其中，所述垂直内插器通过凸块与所述主裸片电耦接。
CN201410018337.5A 2013-08-09 2014-01-15 层叠式半导体装置 Pending CN104347578A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130094578A KR20150018099A (ko) 2013-08-09 2013-08-09 적층 반도체 장치
KR10-2013-0094578 2013-08-09

Publications (1)

Publication Number Publication Date
CN104347578A true CN104347578A (zh) 2015-02-11

Family

ID=52447948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410018337.5A Pending CN104347578A (zh) 2013-08-09 2014-01-15 层叠式半导体装置

Country Status (3)

Country Link
US (1) US20150041971A1 (zh)
KR (1) KR20150018099A (zh)
CN (1) CN104347578A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389851A (zh) * 2017-02-03 2018-08-10 南亚科技股份有限公司 半导体装置及其制造方法
WO2024031812A1 (zh) * 2022-08-10 2024-02-15 长鑫存储技术有限公司 一种半导体封装结构及其制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
WO2018182598A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Side mounted interconnect bridges
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
US10700028B2 (en) * 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
KR102653837B1 (ko) * 2018-07-27 2024-04-02 에스케이하이닉스 주식회사 메모리 모듈 및 데이터 처리 시스템
KR20200099261A (ko) * 2019-02-14 2020-08-24 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치
US12086441B2 (en) * 2020-09-11 2024-09-10 Rambus Inc. Block copy

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945886A (en) * 1996-09-20 1999-08-31 Sldram, Inc. High-speed bus structure for printed circuit boards
US6535045B1 (en) * 1998-07-09 2003-03-18 Intel Corporation Integrated circuit interconnect routing using double pumped circuitry
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
US20080315388A1 (en) * 2007-06-22 2008-12-25 Shanggar Periaman Vertical controlled side chip connection for 3d processor package
US8674482B2 (en) * 2008-11-18 2014-03-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor chip with through-silicon-via and sidewall pad
US8236610B2 (en) * 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
US8476749B2 (en) * 2009-07-22 2013-07-02 Oracle America, Inc. High-bandwidth ramp-stack chip package
US8283766B2 (en) * 2010-09-02 2012-10-09 Oracle America, Inc Ramp-stack chip package with static bends
US8587088B2 (en) * 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
US8557684B2 (en) * 2011-08-23 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit (3DIC) formation process
US9269646B2 (en) * 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US9034695B2 (en) * 2012-04-11 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated thermal solutions for packaging integrated circuits
KR20130118175A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US8754818B2 (en) * 2012-07-05 2014-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna structure on separate semiconductor die
KR20140024593A (ko) * 2012-08-20 2014-03-03 에스케이하이닉스 주식회사 시스템 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389851A (zh) * 2017-02-03 2018-08-10 南亚科技股份有限公司 半导体装置及其制造方法
CN108389851B (zh) * 2017-02-03 2020-10-02 南亚科技股份有限公司 半导体装置及其制造方法
WO2024031812A1 (zh) * 2022-08-10 2024-02-15 长鑫存储技术有限公司 一种半导体封装结构及其制备方法

Also Published As

Publication number Publication date
US20150041971A1 (en) 2015-02-12
KR20150018099A (ko) 2015-02-23

Similar Documents

Publication Publication Date Title
CN104347578A (zh) 层叠式半导体装置
US12046577B2 (en) Stacked memory with interface providing offset interconnects
CN102315845B (zh) 半导体集成电路
US9224722B2 (en) Semiconductor apparatus capable of detecting whether pad and bump are stacked
US10090236B2 (en) Interposer having a pattern of sites for mounting chiplets
US9391048B2 (en) Semiconductor package
CN105006246B (zh) 半导体存储器件
US10615126B2 (en) Semiconductor apparatus and memory system
JP2010251762A (ja) パッケージされた集積回路装置及びその動作方法とこれを有するメモリ保存装置及び電子システム
JP5932267B2 (ja) 半導体装置及びその製造方法
US9208827B2 (en) Semiconductor stacked package
KR101208959B1 (ko) 반도체 장치
TWI613667B (zh) 積體電路晶片及包含其之多晶片系統
US20170018527A1 (en) Semiconductor package having a plurality of semiconductor chips stacked therein
US9830956B2 (en) Latch circuit and semiconductor apparatus including the same
US9530756B2 (en) Semiconductor apparatus having electrical connections with through-via and a metal layer and stacking method thereof
US20170186734A1 (en) Semiconductor package
US9940979B2 (en) Semiconductor device including a redistribution layer
KR102252786B1 (ko) 멀티 칩 패키지
US9466555B2 (en) Semiconductor chip and stack type semiconductor apparatus using the same
US20150318044A1 (en) Enhanced flash chip and method for packaging chip
CN104751882B (zh) 用于初始化通道的3d半导体装置
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same
CN117690462A (zh) 紧密耦合的随机存取存储器接口中介裸片
US10186487B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211

WD01 Invention patent application deemed withdrawn after publication