CN104347507A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN104347507A CN104347507A CN201310315199.2A CN201310315199A CN104347507A CN 104347507 A CN104347507 A CN 104347507A CN 201310315199 A CN201310315199 A CN 201310315199A CN 104347507 A CN104347507 A CN 104347507A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- active area
- gate
- grid
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 299
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 42
- 229910052804 chromium Inorganic materials 0.000 claims description 42
- 239000011651 chromium Substances 0.000 claims description 42
- 238000009792 diffusion process Methods 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 15
- 239000000203 mixture Substances 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件的形成方法，包括：提供衬底，衬底包括第一有源区和第二有源区，第一有源区和第二有源区的类型相反；在衬底上形成位于第一有源区的第一伪栅极结构、位于第二有源区的第二伪栅极结构，第一伪栅极结构包括第一栅介质层和第一伪栅极，第二伪栅极结构包括第二栅介质层和第二伪栅极；在衬底上形成层间介质层，层间介质层的上表面与第一伪栅极上表面、第二伪栅极上表面持平；去除第一伪栅极形成第一伪栅沟槽；去除第二伪栅极结构形成第二伪栅沟槽；在第二伪栅沟槽的底部和侧壁形成第三栅介质层。本发明的方案可以分别调整第一栅介质层和第三栅介质层的材料成分、厚度等参数，以改善对应第一栅介质层和第三栅介质层的晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
在现有技术中，使用高K栅介质层的金属栅晶体管得到普遍认可。使用高K栅介质层的金属晶体管与传统的CMOS晶体管相比，可以减少栅极漏电流，提升与时间相关的介质击穿（Time Dependent Dielectric Breakdown，TDDB）性能，降低栅介质层发生击穿的可能性。
图1～图3是现有技术的在同一衬底上同时形成PMOS金属晶体管和NMOS金属晶体管的方法的剖面结构示意图。
参照图1，衬底100包括P型有源区和N型有源区，在P型有源区形成有第一高K栅介质层101和位于第一高K栅介质层101上的第一伪栅极111，在N型有源区形成有第二高K栅介质层102和位于第二高K栅介质层102上的第二伪栅极112，在第一伪栅极111两侧衬底、在第二伪栅极112两侧衬底中形成有源极、漏极（未示出）。
结合参照图1和图2，沉积层间介质层103，层间介质层103覆盖P型有源区和N型有源区，层间介质层103上表面与第一伪栅极111上表面和第二伪栅极112上表面持平。接着，去除第一伪栅极111形成第一伪栅沟槽121，去除第二伪栅极112形成第二伪栅沟槽122。
参照图3，在第一伪栅沟槽中填充金属形成第一金属栅极131，在第二伪栅沟槽中填充金属形成第二金属栅极132，这样形成位于P型有源区的PMOS金属晶体管、位于N型有源区的NMOS金属晶体管。
但是，上述在同一衬底上同时形成PMOS金属晶体管和NMOS金属晶体管的工艺，形成的NMOS金属晶体管的TDDB性能不佳。
发明内容
本发明解决的问题是在同一衬底上同时形成PMOS金属晶体管和NMOS金属晶体管的工艺，形成的NMOS金属晶体管性能不佳。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底，所述衬底包括第一有源区和第二有源区，所述第一有源区和第二有源区的类型相反；
在所述衬底上形成位于第一有源区的第一伪栅极结构、位于第二有源区的第二伪栅极结构，所述第一伪栅极结构包括第一栅介质层和位于第一栅介质层上的第一伪栅极，所述第二伪栅极结构包括第二栅介质层和位于第二栅介质层上的第二伪栅极；
在所述衬底上形成层间介质层，所述层间介质层的上表面与第一伪栅极上表面、第二伪栅极上表面持平；
去除所述第一伪栅极形成第一伪栅沟槽；
去除所述第二伪栅极结构形成第二伪栅沟槽；
在所述第二伪栅沟槽的底部和侧壁形成第三栅介质层。
可选地，在形成所述第一伪栅沟槽后，形成所述第二伪栅沟槽；或者，在形成第二伪栅沟槽后，形成第一伪栅沟槽。
可选地，所述第一栅介质层和第三栅介质层中均含有铬；
所述第一有源区为N型有源区，第二有源区为P型有源区，所述第一栅介质层中铬的质量浓度大于第三栅介质层中铬的质量浓度；
或者，所述第一有源区为P型有源区，第二有源区为N型有源区，所述第三栅介质层中铬的质量浓度大于第一栅介质层中铬的质量浓度。
可选地，所述第一栅介质层、第三栅介质层中铬的质量浓度范围为大于等于1%小于等于80%。
可选地，所述第一有源区为N型有源区，所述第二有源区为P型有源区，所述第一栅介质层中铬的质量浓度范围为大于等于10%小于等于80%；
或者，所述第一有源区为P型有源区，所述第二有源区为N型有源区，所述第三栅介质层中铬的质量浓度范围为大于等于10%小于等于80%。
可选地，所述第一有源区为N型有源区，第二有源区为P型有源区，所述第一栅介质层的厚度大于第三栅介质层的厚度；
或者，所述第一有源区为P型有源区，第二有源区为N型有源区，所述第一栅介质层的厚度小于第三栅介质层的厚度。
可选地，所述第一栅介质层和第三栅介质层的厚度范围为大于等于小于等于
可选地，还包括：在所述第一伪栅沟槽的侧壁和底部形成第一功函数层；
形成第三栅介质层后，在所述第二伪栅沟槽侧壁和底部形成第二功函数层。
可选地，所述第一伪栅极结构还包括位于第一伪栅极与第一栅介质层之间的第一扩散阻挡层，所述第二伪栅极结构还包括位于第二伪栅极与第二栅介质层之间的第二扩散阻挡层；
在形成第二功函数层之前，在第三栅介质层上形成第三扩散阻挡层。
可选地，在所述第二伪栅沟槽的底部和侧壁形成第三栅介质层的方法包括：
在所述衬底上形成高K介质材料层，对所述高K介质材料层进行图形化，以形成位于第二伪栅沟槽的底部和侧壁的第三栅介质层。
可选地，形成第一功函数层的方法包括：
在所述衬底上沉积功函数材料层，对所述功函数材料层进行图形化，以形成位于第一伪栅沟槽底部和侧壁的第一功函数层。
可选地，形成第二功函数层的方法包括：
在所述衬底上沉积功函数材料层，对所述功函数材料层进行图形化，形成位于第二伪栅沟槽侧壁和第三栅介质层上的第二功函数层。
可选地，在形成所述第一功函数层和第二功函数层后，在所述第一伪栅沟槽中形成第一栅极、在所述第二伪栅沟槽中形成第二栅极；或者，
在形成所述第一功函数层后，在所述第一伪栅沟槽中形成第一栅极，之后，在形成所述第二功函数层后，在所述第二伪栅沟槽中形成第二栅极。
可选地，在所述第一栅介质层与衬底之间、第二栅介质层与衬底之间形成有界面层。
与现有技术相比，本发明的技术方案具有以下优点：
本技术方案的第一栅介质层在形成第一伪栅沟槽之前形成，第三栅介质层在形成第二伪栅沟槽后形成。这样可以针对第一有源区和第二有源区的类型，分别调整第一栅介质层和第三栅介质层的材料成分、厚度等参数，以改善对应第一栅介质层和第三栅介质层的晶体管的性能。尤其是当第一有源区或第二有源区为N型有源区时，可以显著提升N型晶体管的TDDB的性能。
进一步，所述第一有源区为N型有源区，第二有源区为P型有源区，第一栅介质层中铬的质量浓度大于第三栅介质层中铬的质量浓度；或者，第一有源区为P型有源区，第二有源区为N型有源区，第三栅介质层中铬的质量浓度大于第一栅介质层中铬的质量浓度。由于NMOS晶体管的TDDB性能对铬的质量浓度变化最为灵敏，这样，显著提升位于N型有源区的栅介质层中铬的质量浓度，可以显著提升NMOS晶体管的TDDB性能。另外，在P型有源区形成的PMOS晶体管中，PMOS晶体管的栅介质层中铬的质量浓度较低，也可以显著提升PMOS晶体管的TDDB性能。
附图说明
图1～图3是现有技术的在同一衬底上的PMOS金属晶体管和NMOS金属晶体管在同时形成过程中的剖面结构示意图；
图4～图11是本发明具体实施例的半导体器件在形成过程中的剖面结构示意图。
具体实施方式
经研究分析：TDDB性能与高K栅介质层中铬的质量浓度有关，但对高K栅介质层中铬的质量浓度变化，PMOS金属晶体管和NMOS金属晶体管的TDDB性能反应不同。例如，当铬的质量浓度增加，NMOS金属晶体管的TDDB性能提升，而PMOS金属晶体管的TDDB性能下降，而且NMOS金属晶体管的TDDB性能对铬的质量浓度变化反应更灵敏。因此，在现有技术中，由于位于同一衬底上的PMOS金属晶体管和NMOS金属晶体管的高K栅介质层是在同一工艺中同时形成的，两者的铬的质量浓度相同，而没有考虑到两者之间的差异性。这就造成当高K栅介质层中铬的质量浓度较低时，PMOS金属晶体管的TDDB性能较佳，而NMOS金属晶体管的TDDB性能明显下降，NMOS金属晶体管的可靠性降低。
为了解决上述问题，本发明提供一种新的半导体器件的形成方法，其中位于第一有源区的第一栅介质层和位于第二有源区的第三栅介质层在不同的工艺步骤中分别形成，可以分别调整第一栅介质层和第三栅介质层的铬的质量浓度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
参照图4，提供衬底300，衬底300包括第一有源区I和第二有源区II，第一有源区I和第二有源区II的类型相反。
在本实施例中，第一有源区I为P型有源区，第二有源区II为N型有源区，第一有源区I与第二有源区II为浅沟槽隔离结构（未标号）所隔开。在第一有源区I形成PMOS晶体管，在第二有源区II形成NMOS晶体管。
在本实施例中，衬底300为硅衬底、锗衬底或者绝缘体上硅衬底等；或者还可以包括其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本领域的技术人员可以根据衬底300上形成的晶体管类型选择衬底，因此衬底的类型不应限制本发明的保护范围。
参照图5，在衬底300上形成第一伪栅极结构301和第二伪栅极结构302。第一伪栅极结构301包括：第一栅介质层311、位于第一栅介质层311上的第一扩散阻挡层321和位于第一扩散阻挡层321上的第一伪栅极331。第二伪栅极结构302包括：第二栅介质层312、位于第二栅介质层312上的第二扩散阻挡层322和位于第二扩散阻挡层322上的第二伪栅极332。在第一栅介质层311与衬底300之间、第二栅介质层312与衬底300之间还形成有界面层303。
形成界面层303、第一伪栅极结构301和第二伪栅极结构302的方法为：
界面层303的材料为氧化硅，使用热氧化生长或化学气相沉积工艺，在衬底300上形成氧化硅层，该氧化硅层用来形成界面层303，界面层303不仅能在衬底300和界面层303之间提供较佳品质的界面，还能在后续栅介质层和界面层之间提供较佳品质的界面，从而改善栅介质层与衬底之间的界面特性，进而提高晶体管的电学性能；
在氧化硅层上沉积高K介质材料层，该高K介质材料为ZrHfOx，高K介质材料层用于形成第一栅介质层311和第二栅介质层312；
在高K介质材料层上形成TaN层，所述TaN层用于形成第一扩散阻挡层321和第二扩散阻挡层322；
在TaN层上形成伪栅材料层，所述伪栅材料层用于形成第一伪栅极331和第二伪栅极332，伪栅材料为多晶硅、非晶硅或无定型碳等公知材料；
图形化氧化硅层形成界面层303，图形化高K介质材料层、TaN层和伪栅材料层，形成第一伪栅极结构301和第二伪栅极结构302。
在具体实施例中，第一栅介质层311和第二栅介质层312为在同一工艺步骤中形成，第一栅介质层311和第二栅介质层312的材料均为ZrHfOx，其中Zr的质量浓度相同。
在具体实施例中，在形成第一伪栅极结构301、第二伪栅极结构302后，在第一伪栅极结构301两侧衬底中、第二伪栅极结构302两侧衬底中分别进行离子重掺杂，形成位于第一伪栅极结构301两侧衬底中的第一源极、第一漏极（未示出），第一源极、第一漏极中掺杂的离子类型为N型离子；形成位于第二伪栅极结构302两侧衬底中的第二源极、第二漏极（未示出），第二源极、第二漏极中掺杂的离子类型为P型离子。具体工艺为本领域技术人员所熟知，在此不详述。
参照图6，在衬底300上形成层间介质层304，层间介质层304的上表面与第一伪栅极331的上表面、第二伪栅极332的上表面基本持平。
具体地，首先在衬底300上沉积层间介质层，该层间介质层覆盖第一伪栅极结构301、第二伪栅极结构302，而且第一伪栅极结构301、第二伪栅极结构302周围衬底上的层间介质层高于第一伪栅极331、第二伪栅极332；接着，平坦化层间介质层至第一伪栅极331和第二伪栅极332上表面停止，具体可使用化学机械研磨或回刻蚀工艺。
在形成层间介质层304后，参照图7，去除第一伪栅极形成第一伪栅沟槽341。
具体地，去除第一伪栅极的方法为：形成图形化的掩膜层，图形化的掩模层定义第一伪栅极的位置；以该图形化的掩膜层为掩膜刻蚀去除第一伪栅极，至第一扩散阻挡层321上表面停止，形成第一伪栅沟槽341。具体工艺为本领域技术人员所熟知的工艺，不再赘述。
在形成第一伪栅沟槽341后，参照图8，在第一伪栅沟槽341的侧壁和底部形成第一功函数层351。
具体地，形成第一功函数层351的方法为：
使用溅射工艺或化学气相沉积在衬底上形成功函数材料层，由于衬底上形成有其他结构，因此，功函数材料层覆盖层间介质层304、第二伪栅极332、第一扩散阻挡层321和第一伪栅沟槽341的侧壁，第一扩散阻挡层321阻挡功函数材料向第一栅介质层311中扩散；
接着图形化功函数材料层形成第一功函数层351，在具体实施例中，图形化功函数材料层的方法为化学机械研磨工艺，研磨去除层间介质层304上、第二伪栅极332上的功函数材料层，剩余第一伪栅沟槽341中的功函数材料层为第一功函数层351。第一功函数层351用于调节PMOS晶体管的功函数，提升PMOS晶体管的性能，第一功函数层351的材料可选择TiN、AlTiN或TiC等适合材料，此为本领域技术人员所熟知的技术，不再赘述。
在形成第一功函数层351后，参照图9，去除第二伪栅极结构，即去除第二伪栅极、第二扩散阻挡层和第二栅介质层形成第二伪栅沟槽342。
具体地，去除第二伪栅极结构的方法为：形成图形化的掩膜层，图形化的掩模层定义第二伪栅极结构的位置；以图形化的掩膜层为掩膜，刻蚀第二伪栅极、第二扩散阻挡层和第二栅介质层，至暴露界面层303上表面停止，形成第二伪栅沟槽342。之后，去除图形化的掩模层。
在形成第二伪栅沟槽342后，参照图10，在第二伪栅沟槽342的底部和侧壁形成第三栅介质层313，在第三栅介质层313表面形成第三扩散阻挡层323，在第三扩散阻挡层323表面形成第二功函数层352。第二功函数层352用于调整NMOS晶体管的功函数。
具体地，形成第三栅介质层313、第三扩散阻挡层323、第二功函数层352的方法为：
在衬底300上沉积高K介质材料层，由于衬底300上形成有其他结构，所述高K介质材料层覆盖层间介质层304、第一功函数层351、第二伪栅沟槽342侧壁和底部的界面层303，高K介质材料层用于形成第三栅介质层313；
在所述高K介质材料层上形成TaN层，形成TaN层的方法为溅射工艺或化学气相沉积，TaN层用于形成第三扩散阻挡层323；
在TaN层上形成功函数材料层，具体可使用溅射工艺或化学气相沉积工艺，TaN层阻挡后续功函数材料向高K介质材料层中扩散，功函数材料层用于形成第二功函数层352，由于第一有源区I和第二有源区II的类型相反，则第二功函数层352与第一功函数层351的材料不同，可根据具体实施例去选择；
图形化高K介质材料、TaN层和功函数材料层，刻蚀去除层间介质层304上、第一功函数层351表面的高K介质材料层、TaN层、功函数材料层，形成第三栅介质层313、第三扩散阻挡层323和第二功函数层352。
在本实施例中，在形成第一伪栅沟槽后形成第一功函数层351，接着在形成第三栅介质层后形成第二功函数层352。在其他实施例中，还可以是：在第一伪栅沟槽和第三栅介质层均已形成后，再分别形成第一功函数层351和第二伪栅沟槽352。
与现有技术的第一高K栅介质层和第二高K栅介质层在形成第一伪栅沟槽和第二伪栅沟槽之前同时形成相比，本实施例的技术方案的第一栅介质层311在形成第一伪栅沟槽前形成，第三栅介质层313在形成第二伪栅沟槽后形成，这样可以分别控制第一栅介质层311和第三栅介质层313的材料成分和厚度等参数。在具体实施例中，第一栅介质层311和第三栅介质层313的材料均为ZrHfOx，第三栅介质层313中铬的质量浓度大于第一栅介质层311中铬的质量浓度。这是因为在第二有源区II中形成NMOS晶体管，第三栅介质层313中铬质量浓度较高，可以显著提升NMOS晶体管的TDDB性能。而在第一有源区I中形成PMOS晶体管，第一栅介质层311中铬含量较低，也可以改善PMOS晶体管的TDDB性能。
以此为前提，第一栅介质层311、第三栅介质层313中铬的质量浓度范围为大于等于1%小于等于80%，在本实施例中，第三栅介质层313中铬的质量浓度范围为大于等于10%小于等于80%。如果第一栅介质层311和第三栅介质层313中铬的含量高于80%，会显著增大第一栅介质层301和第三栅介质层313的介电常数，增大后续PMOS晶体管的栅极与衬底之间、NMOS晶体管的栅极与衬底之间的电容，进而降低PMOS晶体管、NMOS晶体管对信号的反应灵敏度，降低半导体器件的性能，因此第一栅介质层311和第三栅介质层313中铬的含量不应超过80%。对PMOS晶体管，如果第一栅介质层311、第三栅介质层313中铬的含量低于1%，则起不到晶体管的栅极与衬底之间的良好的隔离绝缘作用，容易出现栅极击穿问题，因此第一栅介质层311中铬的含量不应低于1%。而对NMOS晶体管，第三栅介质层313中铬的含量高于10%，可以保证NMOS晶体管具有良好的TDDB性能。
另外，对PMOS晶体管，当第一栅介质层311的厚度较小时，会降低负偏压温度不稳定性（Negative Bias Temperature Instability，NBTI），即在高温条件下对栅极施加负偏压时所述PMOS晶体管的电学参数发生漂移的可能性降低，确保PMOS晶体管性能稳定。对NMOS晶体管，当第三栅介质层313的厚度较大时，可以降低正偏压温度不稳定性（Positive Bias TemperatureInstability，PBTI），即在高温条件下对栅极施加正偏压时NMOS晶体管的电学参数发生漂移的可能性降低，增强NMOS晶体管的性能稳定性。因此，在本实施例中，第一栅介质层311的厚度小于第三栅介质层313的厚度。在具体实施例中，第一栅介质层311、第三栅介质层313的厚度范围为大于等于小于等于虽然对PMOS晶体管来说，厚度可以尽量降低，但是，如果厚度低于第一栅介质层311与衬底300之间会形成较大电容，容易发生PMOS晶体管击穿的问题；对NMOS晶体管来说，虽然厚度可以尽量高，但是，如果厚度高于那么NMOS晶体管的栅极与沟道区之间的电容非常小，则在沟道区中很难形成耗尽区而造成NMOS晶体管无法工作。
在形成第一功函数层351和第二功函数层352后，参照图11，在第一伪栅沟槽中形成第一栅极361、在第二伪栅沟槽中形成第二栅极362。
具体地，形成第一栅极361和第二栅极362的方法为：
沉积导电材料，所述导电材料填充满第一伪栅沟槽、第二伪栅沟槽并覆盖层间介质层304，导电材料可以是金属或其他可行的导电材料；
化学机械研磨导电材料至层间介质层304上表面停止，剩余第一伪栅沟槽中的导电材料为第一栅极361、剩余第二伪栅沟槽中的导电材料为第二栅极362。
在其他实施例中，还可以是：在形成第二伪栅沟槽前，在形成第一功函数后，第一伪栅沟槽中形成第一栅极；接着，在形成第二功函数层342后，在第二伪栅沟槽中形成第二栅极。
在本实施例中，第一有源区I为P型有源区，第二有源区II为N型有源区。但不限于此，在其他实施例中，第一有源区I为N型有源区，第二有源区II为P型有源区，在第一有源区I中形成NMOS晶体管，在第二有源区II中形成PMOS晶体管。在这种情况下，具体工艺步骤与本实施例的工艺步骤基本相同，NMOS晶体管的各项参数与本实施例的NMOS晶体管的相应参数相同，如NMOS晶体管的栅介质层的材料、厚度与本实施例的第三栅介质层相同；PMOS晶体管的各项参数与本实施例的PMOS晶体管的相应参数相同，如PMOS晶体管的栅介质层的材料、厚度与本实施例的第一栅介质层相同。
第二实施例
第二实施例与第一实施例的不同之处在于，在形成层间介质层后，去除第二伪栅极形成第二伪栅沟槽，在第二伪栅沟槽的底部和侧壁形成第三栅介质层；
在形成第三栅介质层后，去除第一伪栅极形成第一伪栅沟槽。
在另一实施例中，还可以是：去除第二伪栅极结构形成第二伪栅沟槽；
在形成第二伪栅沟槽后，去除第一伪栅极形成第一伪栅沟槽；
之后，在第二伪栅沟槽的侧壁和底部形成第三栅介质层。
其中，对第一栅介质层和第三栅介质层的厚度、铬的质量浓度等参数可根据所在有源区的类型进行确定，具体可参见第一实施例的相关介绍。
除与前两个实施例的区别之处外，在本实施例中其它未详细说明的内容或可替换方案可参考前述实施例的内容，在本实施例中不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一有源区和第二有源区，所述第一有源区和第二有源区的类型相反；
在所述衬底上形成位于第一有源区的第一伪栅极结构、位于第二有源区的第二伪栅极结构，所述第一伪栅极结构包括第一栅介质层和位于第一栅介质层上的第一伪栅极，所述第二伪栅极结构包括第二栅介质层和位于第二栅介质层上的第二伪栅极；
在所述衬底上形成层间介质层，所述层间介质层的上表面与第一伪栅极上表面、第二伪栅极上表面持平；
去除所述第一伪栅极形成第一伪栅沟槽；
去除所述第二伪栅极结构形成第二伪栅沟槽；
在所述第二伪栅沟槽的底部和侧壁形成第三栅介质层。
2.如权利要求1所述的形成方法，其特征在于，在形成所述第一伪栅沟槽后，形成所述第二伪栅沟槽；或者，在形成第二伪栅沟槽后，形成第一伪栅沟槽。
3.如权利要求1所述的形成方法，其特征在于，所述第一栅介质层和第三栅介质层中均含有铬；
所述第一有源区为N型有源区，第二有源区为P型有源区，所述第一栅介质层中铬的质量浓度大于第三栅介质层中铬的质量浓度；
或者，所述第一有源区为P型有源区，第二有源区为N型有源区，所述第三栅介质层中铬的质量浓度大于第一栅介质层中铬的质量浓度。
4.如权利要求3所述的形成方法，其特征在于，所述第一栅介质层、第三栅介质层中铬的质量浓度范围为大于等于1%小于等于80%。
5.如权利要求4所述的形成方法，其特征在于，所述第一有源区为N型有源区，所述第二有源区为P型有源区，所述第一栅介质层中铬的质量浓度范围为大于等于10%小于等于80%；
或者，所述第一有源区为P型有源区，所述第二有源区为N型有源区，所述第三栅介质层中铬的质量浓度范围为大于等于10%小于等于80%。
6.如权利要求1所述的形成方法，其特征在于，所述第一有源区为N型有源区，第二有源区为P型有源区，所述第一栅介质层的厚度大于第三栅介质层的厚度；
或者，所述第一有源区为P型有源区，第二有源区为N型有源区，所述第一栅介质层的厚度小于第三栅介质层的厚度。
7.如权利要求6所述的形成方法，其特征在于，所述第一栅介质层和第三栅介质层的厚度范围为大于等于小于等于
8.如权利要求1所述的形成方法，其特征在于，还包括：在所述第一伪栅沟槽的侧壁和底部形成第一功函数层；
形成第三栅介质层后，在所述第二伪栅沟槽侧壁和底部形成第二功函数层。
9.如权利要求8所述的形成方法，其特征在于，所述第一伪栅极结构还包括位于第一伪栅极与第一栅介质层之间的第一扩散阻挡层，所述第二伪栅极结构还包括位于第二伪栅极与第二栅介质层之间的第二扩散阻挡层；
在形成第二功函数层之前，在第三栅介质层上形成第三扩散阻挡层。
10.如权利要求1所述的形成方法，其特征在于，在所述第二伪栅沟槽的底部和侧壁形成第三栅介质层的方法包括：
在所述衬底上形成高K介质材料层，对所述高K介质材料层进行图形化，以形成位于第二伪栅沟槽的底部和侧壁的第三栅介质层。
11.如权利要求8所述的形成方法，其特征在于，形成第一功函数层的方法包括：
在所述衬底上沉积功函数材料层，对所述功函数材料层进行图形化，以形成位于第一伪栅沟槽底部和侧壁的第一功函数层。
12.如权利要求8所述的形成方法，其特征在于，形成第二功函数层的方法包括：
在所述衬底上沉积功函数材料层，对所述功函数材料层进行图形化，形成位于第二伪栅沟槽侧壁和第三栅介质层上的第二功函数层。
13.如权利要求8所述的形成方法，其特征在于，在形成所述第一功函数层和第二功函数层后，在所述第一伪栅沟槽中形成第一栅极、在所述第二伪栅沟槽中形成第二栅极；或者，
在形成所述第一功函数层后，在所述第一伪栅沟槽中形成第一栅极，之后，在形成所述第二功函数层后，在所述第二伪栅沟槽中形成第二栅极。
14.如权利要求1所述的形成方法，其特征在于，在所述第一栅介质层与衬底之间、第二栅介质层与衬底之间形成有界面层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315199.2A CN104347507B (zh) | 2013-07-24 | 2013-07-24 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310315199.2A CN104347507B (zh) | 2013-07-24 | 2013-07-24 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347507A true CN104347507A (zh) | 2015-02-11 |
| CN104347507B CN104347507B (zh) | 2017-07-14 |
Family
ID=52502830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310315199.2A Active CN104347507B (zh) | 2013-07-24 | 2013-07-24 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347507B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695259A (zh) * | 2018-05-21 | 2018-10-23 | 上海华力集成电路制造有限公司 | 具有hkmg的mos晶体管的制造方法 |
| CN109244118A (zh) * | 2018-09-11 | 2019-01-18 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、半导体存储器件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050272191A1 (en) * | 2004-06-03 | 2005-12-08 | Uday Shah | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
| CN1812102A (zh) * | 2004-12-22 | 2006-08-02 | 恩益禧电子股份有限公司 | Cmos半导体器件 |
| CN1973368A (zh) * | 2004-06-30 | 2007-05-30 | 英特尔公司 | 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 |
| CN101675513A (zh) * | 2007-05-01 | 2010-03-17 | 国际商业机器公司 | 高k栅极介电质互补金属氧化物半导体结构的阈值调整 |
| CN102110689A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102117774A (zh) * | 2009-12-30 | 2011-07-06 | 台湾积体电路制造股份有限公司 | 集成电路元件的形成方法 |
| US20120225545A1 (en) * | 2011-03-03 | 2012-09-06 | Ssu-I Fu | Method of Fabricating Semiconductor Device |
| CN103165429A (zh) * | 2011-12-15 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极形成方法 |
-
2013
- 2013-07-24 CN CN201310315199.2A patent/CN104347507B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050272191A1 (en) * | 2004-06-03 | 2005-12-08 | Uday Shah | Replacement gate process for making a semiconductor device that includes a metal gate electrode |
| CN1973368A (zh) * | 2004-06-30 | 2007-05-30 | 英特尔公司 | 结合互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同的栅介质 |
| CN1812102A (zh) * | 2004-12-22 | 2006-08-02 | 恩益禧电子股份有限公司 | Cmos半导体器件 |
| CN101675513A (zh) * | 2007-05-01 | 2010-03-17 | 国际商业机器公司 | 高k栅极介电质互补金属氧化物半导体结构的阈值调整 |
| CN102110689A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| CN102117774A (zh) * | 2009-12-30 | 2011-07-06 | 台湾积体电路制造股份有限公司 | 集成电路元件的形成方法 |
| US20120225545A1 (en) * | 2011-03-03 | 2012-09-06 | Ssu-I Fu | Method of Fabricating Semiconductor Device |
| CN103165429A (zh) * | 2011-12-15 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695259A (zh) * | 2018-05-21 | 2018-10-23 | 上海华力集成电路制造有限公司 | 具有hkmg的mos晶体管的制造方法 |
| CN109244118A (zh) * | 2018-09-11 | 2019-01-18 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、半导体存储器件 |
| CN109244118B (zh) * | 2018-09-11 | 2023-11-07 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、半导体存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347507B (zh) | 2017-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103311247B (zh) | 半导体器件及其制造方法 | |
| CN102637728B (zh) | 制造应变源极/漏极结构的方法 | |
| US8236632B2 (en) | FET structures with trench implantation to improve back channel leakage and body resistance | |
| CN103311281B (zh) | 半导体器件及其制造方法 | |
| US8890240B2 (en) | Apparatus and method for power MOS transistor | |
| US10153201B2 (en) | Method for making a dipole-based contact structure to reduce the metal-semiconductor contact resistance in MOSFETs | |
| US9472651B2 (en) | Spacerless fin device with reduced parasitic resistance and capacitance and method to fabricate same | |
| US20140203363A1 (en) | Extremely Thin Semiconductor-On-Insulator Field-Effect Transistor With An Epitaxial Source And Drain Having A Low External Resistance | |
| CN102386234A (zh) | 半导体元件与其形成方法 | |
| CN103855096B (zh) | Cmos晶体管的形成方法 | |
| US11646373B2 (en) | Vertical field effect transistor with bottom spacer | |
| CN101752377A (zh) | 用于高K金属栅极Vt调制的N/P金属晶体定向 | |
| CN106558493B (zh) | 鳍式场效应管的形成方法 | |
| CN102737996B (zh) | 一种制作晶体管和半导体器件的方法 | |
| CN104347507A (zh) | 半导体器件的形成方法 | |
| CN105448727A (zh) | 半导体器件及其形成方法 | |
| US8729639B2 (en) | Semiconductor device and method for producing the same | |
| CN104008974A (zh) | 半导体器件及其制造方法 | |
| US10312345B2 (en) | Transistor having a gate with a variable work function and method for manufacturing the same | |
| CN103915387B (zh) | Cmos晶体管的形成方法 | |
| CN109671673B (zh) | 半导体结构及其形成方法 | |
| CN102842603B (zh) | Mosfet及其制造方法 | |
| CN104465377A (zh) | Pmos晶体管及其形成方法 | |
| CN111128731A (zh) | 半导体器件及其形成方法 | |
| CN111508898A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |