CN108695259A - 具有hkmg的mos晶体管的制造方法 - Google Patents

Abstract

本发明公开了一种具有HKMG的MOS晶体管的制造方法，包括步骤：步骤一、形成伪栅结构直至形成层间膜并平坦化；步骤二、形成第一光刻胶图形将PMOS的区域打开；步骤三、去除PMOS的区域中的伪多晶硅栅；步骤四、形成PMOS对应的第一功函数层；步骤五、形成第二光刻胶图形将NMOS的区域打开；步骤六、去除NMOS的区域中的第一功函数层和伪多晶硅栅；步骤七、形成NMOS对应的第二功函数层；步骤八、形成金属栅的金属材料层；步骤九、对金属材料层进行平坦化。本发明能很好的去除伪多晶硅栅，消除不同高度的伪多晶硅栅的刻蚀负载不同所带来的缺陷。

Description

具有HKMG的MOS晶体管的制造方法

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种具有HKMG的MOS晶体管的制造方法。

背景技术

HKMG具有高介电常数(HK)的栅介质层以及金属栅(MG)，故本领域中通常缩写为HKMG。现有方法中，HKMG的制程工艺节点达到28nm以下。

现有方法中，各区域的伪多晶硅栅同时去除，在去除伪多晶硅栅之前，前层由于NFET即NMOS和PFET即PMOS不同的工艺制程，会造成NFET和PFET之间多晶硅栅高度(gatehigh)存在负载(loading)。在层间膜的CMP的工艺窗口(window)不够的情况下，在某些图形(pattern)上可能会由SiN甚至Oxide即氧化层的残留，从而导致一些缺陷(defect)。

发明内容

本发明所要解决的技术问题是提供一种具有HKMG的MOS晶体管的制造方法，能很好的去除伪多晶硅栅，消除不同高度的伪多晶硅栅的刻蚀负载不同所带来的缺陷。

为解决上述技术问题，本发明提供的具有HKMG的MOS晶体管的制造方法包括如下步骤：

步骤一、MOS晶体管包括NMOS和PMOS，在半导体衬底表面形成伪栅结构，NMOS的源漏区，PMOS的源漏区，侧墙，接触孔刻蚀停止层和层间膜，所述伪栅结构由栅介质层和伪多晶硅栅叠加而成；采用化学机械研磨工艺对所述层间膜进行平坦化，所述化学机械研磨工艺将所述伪多晶硅栅的表面露出。

步骤二、进行第一次光刻工艺形成第一光刻胶图形将所述NMOS的区域保护，将所述PMOS的区域打开。

步骤三、去除所述PMOS的区域中的所述伪多晶硅栅，之后去除所述第一光刻胶图形。

步骤四、形成第一功函数层，所述第一功函数层为PMOS的功函数层。

步骤五、进行第二次光刻工艺形成第二光刻胶图形将所述PMOS的区域保护，将所述NMOS的区域打开。

步骤六、去除所述NMOS的区域中的所述第一功函数层和所述伪多晶硅栅，之后去除所述第二光刻胶图形。

步骤七、形成第二功函数层，所述第二功函数层为NMOS的功函数层，在所述PMOS的区域中，所述第二功函数层叠加在所述第一功函数层的表面。

步骤八、形成金属栅的金属材料层。

步骤九、采用化学机械研磨工艺对所述所述金属材料层进行平坦化形成由填充于所述伪多晶硅栅去除区域的所述金属材料层组成的所述金属栅；所述PMOS的HKMG包括由所述栅介质层、所述第一功函数层、所述第二功函数层和所述金属栅叠加而成的结构；所述NMOS的HKMG包括由所述栅介质层、所述第二功函数层和所述金属栅叠加而成的结构。

进一步的改进是，所述半导体衬底为硅衬底。

进一步的改进是，所述侧墙的材料包括氧化硅或氮化硅。

进一步的改进是，所述接触孔刻蚀停止层的材料为氮化硅。

进一步的改进是，所述层间膜的材料为氧化硅。

进一步的改进是，所述第一功函数层为的材料为TiN，所述第二功函数层为的材料为TiAl。

进一步的改进是，所述栅介质层包括高介电常数层。

进一步的改进是，所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。

进一步的改进是，所述界面层的材料包括氧化硅。

进一步的改进是，所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

进一步的改进是，被所述HKMG所覆盖的所述半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度为28nm以下。

进一步的改进是，所述PMOS管的沟道区为N型掺杂，所述PMOS的源漏区为P+掺杂且所述PMOS的源漏区位于对应的所述HKMG的两侧。

进一步的改进是，所述PMOS的源漏区中形成有嵌入式锗硅外延层。

进一步的改进是，所述NMOS管的沟道区为P型掺杂，所述NMOS的源漏区为N+掺杂且所述NMOS的源漏区位于对应的所述HKMG的两侧。

进一步的改进是，所述金属栅的金属材料层为Al。

本发明中在对伪多晶硅栅进行去除时不是进行全区域即NMOS区域和PMOS区域的伪多晶硅栅同时去除，而是采用光刻定义的方法，先光刻打开PMOS区域并去除PMOS区域的伪多晶硅栅，之后在形成PMOS对应的第一功函数层；之后再采用光刻打开NMOS区域，之后去除NMOS区域的第一功函数层和伪多晶硅栅；之后再继续后续的形成NMOS对应的第二功函数以及金属栅的金属材料层的形成以及化学机械研磨工艺工艺；可以看出，由于本发明的NMOS区域和PMOS区域的伪多晶硅栅是分别单独去除的，故能够消除NMOS区域和PMOS区域的伪多晶硅栅的高度不同所带来的刻蚀负载面内不均匀的问题，从而能防止在去除伪多晶硅栅的过程中由于刻蚀负载不同而造成的伪多晶硅栅顶部的接触孔刻蚀停止层和层间膜的材料的残留如氮化硅或氧化硅的残留，也能够防止多晶硅残留，最后能防止在伪多晶硅栅刻蚀后产生缺陷。

另外，相对于现有技术，打开NMOS区域的光刻工艺和现有中去除NMOS区域的第一功函数层的光刻工艺相同，本发明仅需增加一步打开PMOS区域的光刻工艺即可实现。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1A-图1D是现有具有HKMG的MOS晶体管的制造方法各步骤中器件的结构示意图；

图2是本发明实施例具有HKMG的MOS晶体管的制造方法的流程图；

图3A-图3H是本发明实施例具有HKMG的MOS晶体管的制造方法各步骤中器件的结构示意图。

具体实施方式

现有方法：

如图1A至图1D所示，是现有具有HKMG的MOS晶体管的制造方法各步骤中器件的结构示意图，现有具有HKMG的MOS晶体管的制造方法包括如下步骤：

步骤一、如图1A所示，MOS晶体管包括NMOS和PMOS，在半导体衬底101表面形成伪栅结构，NMOS的源漏区109，PMOS的源漏区108，侧墙107，接触孔刻蚀停止层110和层间膜111，所述伪栅结构由栅介质层和伪多晶硅栅106叠加而成；采用化学机械研磨(CMP)工艺对所述层间膜111进行平坦化，所述化学机械研磨工艺将所述伪多晶硅栅106的表面露出。

通常，所述半导体衬底101为硅衬底。

所述侧墙107的材料包括氧化硅或氮化硅。

所述接触孔刻蚀停止层110的材料为氮化硅。

所述层间膜111的材料为氧化硅。

所述栅介质层包括高介电常数层105。

所述栅介质层还包括界面层105a，所述界面层105a位于所述高介电常数层105和半导体衬底101之间。

所述界面层105a的材料包括氧化硅。

所述高介电常数层105的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

被所述HKMG所覆盖的所述半导体衬底101表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度为28nm以下。也即本发明对应的HKMG的制程工艺节点为28nm以下。

所述PMOS管的沟道区103为N型掺杂，通常采用N阱形成；所述PMOS的源漏区108为P+掺杂且所述PMOS的源漏区108位于对应的所述HKMG的两侧。所述PMOS的源漏区108中形成有嵌入式锗硅外延层，图1A中没有显示嵌入式锗硅外延层。嵌入式锗硅外延层通常是在伪栅结构的两侧形成凹槽，之后再在凹槽中填入锗硅外延层形成；通常，凹槽的两侧面都呈“∑”形。

所述NMOS管的沟道区104为P型掺杂，通常采用P阱形成；所述NMOS的源漏区109为N+掺杂且所述NMOS的源漏区109位于对应的所述HKMG的两侧。

在所述半导体衬底1上还形成由浅沟槽场氧2。

步骤二、如图1B所示，同时去除所有的所述伪多晶硅栅106。而实际上，所述NMOS对应的所述伪多晶硅栅106的高度和所述PMOS对应的所述伪多晶硅栅106高度即gate high并不相同，二者具有高度差。不同高度的所述伪多晶硅栅106的刻蚀负载(loading)不同，最后会产生相应的物质残留，如氮化硅、氧化硅或多晶硅残留，从而造成缺陷。

步骤三、如图1C所示，形成第一功函数层112，所述第一功函数层112为PMOS的功函数层。

所述第一功函数层112为的材料为TiN。

步骤四、如图1C所示，进行光刻工艺形成光刻胶图形将所述NMOS的区域打开并去除所述NMOS的区域的所述第一功函数层112。

步骤五、如图1C所示，形成第二功函数层113，所述第二功函数层113为NMOS的功函数层，在所述PMOS的区域中，所述第二功函数层113叠加在所述第一功函数层112的表面。

所述第二功函数层113为的材料为TiAl。

步骤六、如图1C所示，形成金属栅114的金属材料层114。

步骤七、如图1D所示，采用化学机械研磨工艺对所述所述金属材料层114进行平坦化形成由填充于所述伪多晶硅栅106去除区域的所述金属材料层114组成的所述金属栅114；所述PMOS的HKMG包括由所述栅介质层、所述第一功函数层112、所述第二功函数层113和所述金属栅114叠加而成的结构；所述NMOS的HKMG包括由所述栅介质层、所述第二功函数层113和所述金属栅114叠加而成的结构。

通常，所述金属栅114的金属材料层为Al。

本发明实施例方法：

如图2所示，是本发明实施例具有HKMG的MOS晶体管的制造方法的流程图；如图3A至图3H所示，是本发明实施例具有HKMG的MOS晶体管的制造方法各步骤中器件的结构示意图，本发明实施例具有HKMG的MOS晶体管的制造方法包括如下步骤：

步骤一、如图3A所示，MOS晶体管包括NMOS和PMOS，在半导体衬底1表面形成伪栅结构，NMOS的源漏区9，PMOS的源漏区8，侧墙7，接触孔刻蚀停止层10和层间膜11，所述伪栅结构由栅介质层和伪多晶硅栅6叠加而成；采用化学机械研磨工艺对所述层间膜11进行平坦化，所述化学机械研磨工艺将所述伪多晶硅栅6的表面露出。

本发明实施例中，所述半导体衬底1为硅衬底。

所述侧墙7的材料包括氧化硅或氮化硅。

所述接触孔刻蚀停止层10的材料为氮化硅。

所述层间膜11的材料为氧化硅。

所述栅介质层包括高介电常数层5。

所述栅介质层还包括界面层5a，所述界面层5a位于所述高介电常数层5和半导体衬底1之间。

所述界面层5a的材料包括氧化硅。

所述高介电常数层5的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

被所述HKMG所覆盖的所述半导体衬底1表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度为28nm以下。也即本发明对应的HKMG的制程工艺节点为28nm以下。

所述PMOS管的沟道区3为N型掺杂，通常采用N阱形成；所述PMOS的源漏区8为P+掺杂且所述PMOS的源漏区8位于对应的所述HKMG的两侧。所述PMOS的源漏区8中形成有嵌入式锗硅外延层，图3A中没有显示嵌入式锗硅外延层。嵌入式锗硅外延层通常是在伪栅结构的两侧形成凹槽，之后再在凹槽中填入锗硅外延层形成；通常，凹槽的两侧面都呈“∑”形。

所述NMOS管的沟道区4为P型掺杂，通常采用P阱形成；所述NMOS的源漏区9为N+掺杂且所述NMOS的源漏区9位于对应的所述HKMG的两侧。

在所述半导体衬底1上还形成由浅沟槽场氧2。

步骤二、如图3B所示，进行第一次光刻工艺形成第一光刻胶图形201将所述NMOS的区域保护，将所述PMOS的区域打开。

步骤三、如图3C所示，去除所述PMOS的区域中的所述伪多晶硅栅6，之后去除所述第一光刻胶图形201。

步骤四、如图3D所示，形成第一功函数层12，所述第一功函数层12为PMOS的功函数层。

所述第一功函数层12为的材料为TiN。

步骤五、如图3E所示，进行第二次光刻工艺形成第二光刻胶图形202将所述PMOS的区域保护，将所述NMOS的区域打开。

步骤六、如图3F所示，去除所述NMOS的区域中的所述第一功函数层12和所述伪多晶硅栅6，之后去除所述第二光刻胶图形202。

步骤七、如图3G所示，形成第二功函数层13，所述第二功函数层13为NMOS的功函数层，在所述PMOS的区域中，所述第二功函数层13叠加在所述第一功函数层12的表面。

所述第二功函数层13为的材料为TiAl。

步骤八、如图3G所示，形成金属栅14的金属材料层14。

步骤九、如图3H所示，采用化学机械研磨工艺对所述所述金属材料层14进行平坦化形成由填充于所述伪多晶硅栅6去除区域的所述金属材料层14组成的所述金属栅14；所述PMOS的HKMG包括由所述栅介质层、所述第一功函数层12、所述第二功函数层13和所述金属栅14叠加而成的结构；所述NMOS的HKMG包括由所述栅介质层、所述第二功函数层13和所述金属栅14叠加而成的结构。

所述金属栅14的金属材料层为Al。

本发明实施例中在对伪多晶硅栅6进行去除时不是进行全区域即NMOS区域和PMOS区域的伪多晶硅栅6同时去除，而是采用光刻定义的方法，先光刻打开PMOS区域并去除PMOS区域的伪多晶硅栅6，之后在形成PMOS对应的第一功函数层12；之后再采用光刻打开NMOS区域，之后去除NMOS区域的第一功函数层12和伪多晶硅栅6；之后再继续后续的形成NMOS对应的第二功函数以及金属栅14的金属材料层的形成以及化学机械研磨工艺工艺；可以看出，由于本发明实施例的NMOS区域和PMOS区域的伪多晶硅栅6是分别单独去除的，故能够消除NMOS区域和PMOS区域的伪多晶硅栅6的高度不同所带来的刻蚀负载面内不均匀的问题，从而能防止在去除伪多晶硅栅6的过程中由于刻蚀负载不同而造成的伪多晶硅栅6顶部的接触孔刻蚀停止层10和层间膜11的材料的残留如氮化硅或氧化硅的残留，也能够防止多晶硅残留，最后能防止在伪多晶硅栅6刻蚀后产生缺陷。

另外，相对于现有技术，打开NMOS区域的光刻工艺即步骤五对应的光刻工艺和现有中去除NMOS区域的第一功函数层12的光刻工艺相同，本发明实施例仅需增加一步打开PMOS区域的光刻工艺即可实现。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种具有HKMG的MOS晶体管的制造方法，其特征在于，包括如下步骤：

步骤一、MOS晶体管包括NMOS和PMOS，在半导体衬底表面形成伪栅结构，NMOS的源漏区，PMOS的源漏区，侧墙，接触孔刻蚀停止层和层间膜，所述伪栅结构由栅介质层和伪多晶硅栅叠加而成；采用化学机械研磨工艺对所述层间膜进行平坦化，所述化学机械研磨工艺将所述伪多晶硅栅的表面露出；

步骤二、进行第一次光刻工艺形成第一光刻胶图形将所述NMOS的区域保护，将所述PMOS的区域打开；

步骤三、去除所述PMOS的区域中的所述伪多晶硅栅，之后去除所述第一光刻胶图形；

步骤四、形成第一功函数层，所述第一功函数层为PMOS的功函数层；

步骤五、进行第二次光刻工艺形成第二光刻胶图形将所述PMOS的区域保护，将所述NMOS的区域打开；

步骤六、去除所述NMOS的区域中的所述第一功函数层和所述伪多晶硅栅，之后去除所述第二光刻胶图形；

步骤七、形成第二功函数层，所述第二功函数层为NMOS的功函数层，在所述PMOS的区域中，所述第二功函数层叠加在所述第一功函数层的表面；

步骤八、形成金属栅的金属材料层；

步骤九、采用化学机械研磨工艺对所述所述金属材料层进行平坦化形成由填充于所述伪多晶硅栅去除区域的所述金属材料层组成的所述金属栅；所述PMOS的HKMG包括由所述栅介质层、所述第一功函数层、所述第二功函数层和所述金属栅叠加而成的结构；所述NMOS的HKMG包括由所述栅介质层、所述第二功函数层和所述金属栅叠加而成的结构。

2.如权利要求1所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述半导体衬底为硅衬底。

3.如权利要求2所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述侧墙的材料包括氧化硅或氮化硅。

4.如权利要求2所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述接触孔刻蚀停止层的材料为氮化硅。

5.如权利要求2所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述层间膜的材料为氧化硅。

6.如权利要求1所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述第一功函数层为的材料为TiN，所述第二功函数层为的材料为TiAl。

7.如权利要求1所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述栅介质层包括高介电常数层。

8.如权利要求7所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述栅介质层还包括界面层，所述界面层位于所述高介电常数层和半导体衬底之间。

9.如权利要求8所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述界面层的材料包括氧化硅。

10.如权利要求7所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述高介电常数层的材料包括二氧化硅，氮化硅，三氧化二铝，五氧化二钽，氧化钇，硅酸铪氧化合物，二氧化铪，氧化镧，二氧化锆，钛酸锶，硅酸锆氧化合物。

11.如权利要求1所述的具有HKMG的MOS晶体管的制造方法，其特征在于：被所述HKMG所覆盖的所述半导体衬底表面形成有沟道区且所述沟道区的表面用于形成沟道，所述沟道的长度为28nm以下。

12.如权利要求11所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述PMOS管的沟道区为N型掺杂，所述PMOS的源漏区为P+掺杂且所述PMOS的源漏区位于对应的所述HKMG的两侧。

13.如权利要求12所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述PMOS的源漏区中形成有嵌入式锗硅外延层。

14.如权利要求11所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述NMOS管的沟道区为P型掺杂，所述NMOS的源漏区为N+掺杂且所述NMOS的源漏区位于对应的所述HKMG的两侧。

15.如权利要求1所述的具有HKMG的MOS晶体管的制造方法，其特征在于：所述金属栅的金属材料层为Al。