CN104319259B - 一种超低介电常数薄膜的制作方法 - Google Patents

一种超低介电常数薄膜的制作方法 Download PDF

Info

Publication number
CN104319259B
CN104319259B CN201410593456.3A CN201410593456A CN104319259B CN 104319259 B CN104319259 B CN 104319259B CN 201410593456 A CN201410593456 A CN 201410593456A CN 104319259 B CN104319259 B CN 104319259B
Authority
CN
China
Prior art keywords
dielectric constant
low dielectric
production method
constant film
super low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410593456.3A
Other languages
English (en)
Other versions
CN104319259A (zh
Inventor
曾绍海
李铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410593456.3A priority Critical patent/CN104319259B/zh
Publication of CN104319259A publication Critical patent/CN104319259A/zh
Application granted granted Critical
Publication of CN104319259B publication Critical patent/CN104319259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种超低介电常数薄膜的制作方法，通过先对沉积形成的低介电常数薄膜进行刻蚀，形成所需的图形结构(此时的介质薄膜孔隙率较低，有足够的机械强度支撑硬掩膜引入的高应力)，然后再进行碳注入和紫外照射，以恢复介质薄膜中的孔径和孔隙率，进一步形成超低介电常数薄膜，既能避免介质薄膜倒线的现象，又能使介质薄膜的有效介电常数(K值)保持最小，且可与现有业界工艺相兼容。

Description

一种超低介电常数薄膜的制作方法
技术领域
本发明涉及半导体集成电路领域，更具体地，涉及一种超低介电常数薄膜的制作方法。
背景技术
在半导体集成电路工业中，高性能的集成电路芯片需要尽可能低的连线电容电阻信号延迟和信号串扰，为此，需要低电阻率的铜金属线以及连线的层间，及线间填充低介电常数(Low-k)材料来达到降低寄生电容，从而达到提高器件的目的。低介电常数材料的介电常数k值一般为2.7～2.9。近十年来，半导体工业界对超低介电常数(ULK)材料的研究日益增多，超低介电常数材料的介电常数k值要求小于2.7。在集成电路工艺中，超低介电常数材料必须满足诸多条件，例如：足够的机械强度以支撑多层连线的架构，高杨氏系数，高击穿电压，低漏电，高热稳定性，良好的粘合强度，低吸水性，低薄膜应力，高平坦化能力，低热张系数以及化学机械抛光工艺的兼容性等。
掺杂碳和微孔均是降低k值的有效手段，目前32nm以下技术，普遍采用的超低介电常数介质材料是掺碳的多孔氧化硅薄膜，其通过形成Si-C键来增大原子间距或氧化硅的“自由空间”，从而降低氧化硅薄膜的密度。其中，掺杂碳的二氧化硅介电常数与密度呈线性关系，密度的降低有利于k值的降低；微孔材料的介电常数与材料密度和孔隙率都有关，孔隙率越高k值越小。
然而，伴着介质材料介电常数不断降低的要求，介质材料的孔隙率和含碳量不断增加，结构变得越来越疏松。在后续干法刻蚀工艺过程中，当刻蚀完成后，由于线宽太小，在介质材料之上的硬掩膜(Hard mask，HM)例如TiN硬掩膜高应力的作用下，极易出现介质薄膜倒线(坍塌)的现象。
因此，鉴于以上原因，急需开发一种新的超低介电常数薄膜的制作方法，以解决上述问题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种超低介电常数薄膜的制作方法，能够在避免介质薄膜倒线的同时，又使介质薄膜具有较低的介电常数。
为实现上述目的，本发明的技术方案如下：
一种超低介电常数薄膜的制作方法，包括：
步骤一：提供一半导体衬底，在所述半导体衬底上沉积一低介电常数薄膜，所述低介电常数薄膜的介电常数为2.7～2.9；
步骤二：在所述低介电常数薄膜上沉积硬掩膜，并刻蚀形成所需的图形结构，之后去除硬掩膜；
步骤三：对具有图形结构的所述低介电常数薄膜进行碳的注入，以降低其密度；
步骤四：对具有图形结构的所述低介电常数薄膜进行紫外照射处理，以形成介电常数小于2.7的超低介电常数薄膜。
优选地，步骤一中，所述低介电常数薄膜通过等离子增强化学气相沉积而成。
优选地，所述等离子增强化学气相沉积时的反应气体为八甲基环四硅氧烷和氧气。
优选地，所述等离子增强化学气相沉积时的腔体温度为360～470℃，反应直流功率为360～590瓦。
优选地，步骤三中，采用离子注入技术对所述低介电常数薄膜进行碳的注入。
优选地，所述碳的离子注入能量为5～20KeV，剂量为1E12～1E13/cm2。
优选地，步骤四中，所述紫外照射处理时的照射温度为390～490度，照射时间为12～22秒。
优选地，所述紫外照射处理在氢气气氛中进行。
优选地，所述氢气的流量为90～110sccm。
从上述技术方案可以看出，本发明通过先对沉积形成的低介电常数薄膜进行刻蚀，形成所需的图形结构(此时的介质薄膜孔隙率较低，有足够的机械强度支撑硬掩膜引入的高应力)，然后再进行碳注入和紫外照射，以恢复介质薄膜中的孔径和孔隙率，进一步形成超低介电常数薄膜，既能避免介质薄膜倒线的现象，又能使介质薄膜的有效介电常数(K值)保持最小，且可与现有业界工艺相兼容。
附图说明
图1是本发明一种超低介电常数薄膜的制作方法的流程图；
图2～图5是应用图1的制作方法制作一种超低介电常数薄膜的实施例的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在本实施例中，请参阅图1，图1是本发明一种超低介电常数薄膜的制作方法的流程图；同时，请对照参阅图2～图5，图2～图5是应用图1的制作方法制作一种超低介电常数薄膜的实施例的结构示意图。图2～图5中示意的器件结构，可与图1中的各制作步骤相对应，以便于对本发明方法的理解。
如图1所示，本发明提供了一种超低介电常数薄膜的制作方法，包括：
如框S01所示，步骤一：提供一半导体衬底，在所述半导体衬底上沉积一低介电常数薄膜，所述低介电常数薄膜的介电常数为2.7～2.9。
请参考图2，通过等离子增强化学气相沉积(PECVD)技术，在作为半导体衬底的硅片100上沉积一层低介电常数介质薄膜101。反应气体采用八甲基环四硅氧烷(OMCTS)和氧气(O2)；反应时的腔体温度优选为360～470℃，反应直流功率优选为360～590瓦。此时的介质薄膜101孔隙率较低，其介电常数为2.7～2.9，因此，还不能称为“超低介电常数薄膜”(介电常数k值要求小于2.7)，只能算作低介电常数介质薄膜。
八甲基环四硅氧烷为有机硅环结构源气体，在适当的PECVD条件下可形成立体鼠笼结构，有利于介质薄膜孔隙的形成，降低材料密度。采用氧气作为氧化剂，可形成更高密度的Si-O网络结构,以降低薄膜密度，是提高薄膜孔隙率的有效手段。当然，增大薄膜中的孔隙尺寸、提高孔隙率还要配合后续的热处理(紫外照射处理)来实现。
如框S02所示，步骤二：在所述低介电常数薄膜上沉积硬掩膜，并刻蚀形成所需的图形结构。
请参考图3，用业界通用的刻蚀方法，例如干法刻蚀方法在所述低介电常数薄膜101上刻出所需的图形结构102，这其中包括在所述低介电常数薄膜101上沉积硬掩膜，以及之后的硬掩膜去除步骤。所使用的方法为业界通用的工艺，为本领域技术人员所熟知，故本例不再针对刻蚀工艺展开说明。
按照现有技术，对图形结构的刻蚀是直接在已形成的超低介电常数薄膜上进行的。超低介电常数薄膜具有多孔的疏松结构，机械强度相对较低。因此，当刻蚀完成后，由于线宽太小，在介质薄膜之上的硬掩膜例如TiN硬掩膜高应力的作用下，极易出现介质薄膜倒线(坍塌)的现象。
而在本发明的实施例中，在进行碳的注入和紫外照射处理之前，先对介质薄膜101进行图形结构的刻蚀，此时的介质薄膜还没有经过碳的注入和紫外照射处理，其薄膜结构中的孔隙尺寸相对较小、孔隙率较低，因此具有相对较高的机械强度，可以有足够的机械强度支撑硬掩膜引入的高应力，因而不会发生介质薄膜图形倒线(坍塌)的现象。
如框S03所示，步骤三：对所述低介电常数薄膜进行碳的注入。
请参考图4，通过离子注入技术，对具有图形结构102的所述低介电常数薄膜101进行碳的注入(如图中指向下方的箭头所示)，所述碳的离子注入能量优选为5～20KeV，剂量优选为1E12～1E13/cm2。通过碳的注入，可形成Si-C键来增大原子间距或氧化硅的“自由空间”，从而进一步降低介质薄膜的密度。
如框S04所示，步骤四：对所述低介电常数薄膜进行紫外照射处理，以形成介电常数小于2.7的超低介电常数薄膜。
请参考图5，对具有图形结构102的所述低介电常数薄膜101进行紫外照射(UV-cure)处理(如图中指向下方的箭头所示)，照射温度优选为390～490度，照射时间优选为12～22秒。所述紫外照射处理可进一步在氢气气氛中进行，氢气的流量优选为90～110sccm。紫外照射可使薄膜中的有机易挥发物质在高温作用下得到释放排出而形成大量的孔隙。经过这样的处理，即可恢复低介电常数薄膜101中的孔径和孔隙率，使介质薄膜有效介电常数(K值)保持最小，成为介电常数k值小于2.7的超低介电常数薄膜。并且，介质薄膜的图形结构经过紫外照射后，其机械强度也得到进一步的提高，可有效避免介质薄膜在后续工艺中的倒线现象。
综上所述，相较于现有技术，本发明一种超低介电常数薄膜的制作方法的优点在于：用本发明的方法避免了线宽变小时导致的介质薄膜倒线的现象；同时，可恢复超低介电常数薄膜(ULK)中的孔径和孔隙率，使有效介电常数(K值)保持最小，所用的离子注入技术选择性强、实现成本低；所用UV-cure设备能和现有设备兼容。因此，本发明所提供的超低介电常数薄膜的制作方法，其制作简单，易于集成，且与CMOS工艺具有很好的兼容性，具有很大的应用价值。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种超低介电常数薄膜的制作方法，其特征在于，包括：
步骤一：提供一半导体衬底，在所述半导体衬底上沉积一低介电常数薄膜，所述低介电常数薄膜的介电常数为2.7～2.9；
步骤二：在所述低介电常数薄膜上沉积硬掩膜，并刻蚀形成所需的图形结构，之后去除硬掩膜；
步骤三：对具有图形结构的所述低介电常数薄膜进行碳的注入，以降低其密度；
步骤四：对具有图形结构的所述低介电常数薄膜进行紫外照射处理，以形成介电常数小于2.7的超低介电常数薄膜。
2.根据权利要求1所述的超低介电常数薄膜的制作方法，其特征在于，步骤一中，所述低介电常数薄膜通过等离子增强化学气相沉积而成。
3.根据权利要求2所述的超低介电常数薄膜的制作方法，其特征在于，所述等离子增强化学气相沉积时的反应气体为八甲基环四硅氧烷和氧气。
4.根据权利要求2或3所述的超低介电常数薄膜的制作方法，其特征在于，所述等离子增强化学气相沉积时的腔体温度为360～470℃，反应直流功率为360～590瓦。
5.根据权利要求1所述的超低介电常数薄膜的制作方法，其特征在于，步骤三中，采用离子注入技术对所述低介电常数薄膜进行碳的注入。
6.根据权利要求5所述的超低介电常数薄膜的制作方法，其特征在于，所述碳的离子注入能量为5～20KeV，剂量为1E12～1E13/cm2。
7.根据权利要求1所述的超低介电常数薄膜的制作方法，其特征在于，步骤四中，所述紫外照射处理时的照射温度为390～490度，照射时间为12～22秒。
8.根据权利要求1或7所述的超低介电常数薄膜的制作方法，其特征在于，所述紫外照射处理在氢气气氛中进行。
9.根据权利要求8所述的超低介电常数薄膜的制作方法，其特征在于，所述氢气的流量为90～110sccm。
CN201410593456.3A 2014-10-29 2014-10-29 一种超低介电常数薄膜的制作方法 Active CN104319259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410593456.3A CN104319259B (zh) 2014-10-29 2014-10-29 一种超低介电常数薄膜的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410593456.3A CN104319259B (zh) 2014-10-29 2014-10-29 一种超低介电常数薄膜的制作方法

Publications (2)

Publication Number Publication Date
CN104319259A CN104319259A (zh) 2015-01-28
CN104319259B true CN104319259B (zh) 2019-01-18

Family

ID=52374470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410593456.3A Active CN104319259B (zh) 2014-10-29 2014-10-29 一种超低介电常数薄膜的制作方法

Country Status (1)

Country Link
CN (1) CN104319259B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653745B (zh) * 2016-09-13 2019-03-11 日商東芝記憶體股份有限公司 Semiconductor device and method of manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623395A (zh) * 2012-03-22 2012-08-01 上海华力微电子有限公司 一种低介电常数薄膜表面处理方法
CN102655113A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
CN102881585A (zh) * 2011-07-12 2013-01-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655113A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
CN102623395A (zh) * 2012-03-22 2012-08-01 上海华力微电子有限公司 一种低介电常数薄膜表面处理方法

Also Published As

Publication number Publication date
CN104319259A (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
JP6678166B2 (ja) 注入を用いた流動性膜特性のチューニング
KR102311036B1 (ko) 비정질 탄소 막들 내로의 이온 주입에 의한 고 에칭 선택성 하드마스크 재료의 개발
JP6457937B2 (ja) 低ｋ誘電体膜をパターニングする方法
US7083991B2 (en) Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments
US8940642B2 (en) Method of multiple patterning of a low-K dielectric film
JP2020502790A (ja) 半導体処理装置
US20130023124A1 (en) Method of patterning a low-k dielectric film
TWI282141B (en) Semiconductor device and manufacturing method thereof
JP2009032708A (ja) 半導体デバイスの製造方法
CN105719956A (zh) 半导体结构的形成方法
US20160358811A1 (en) Interconnect structure
TWI605497B (zh) 降低用於先進鰭式場效電晶體形成之介電層的ｋ値之方法
KR20150128870A (ko) 저-k 유전체 막들에 대한 기계적 강도 및 처리량을 개선하기 위한 uv 경화 프로세스
US20180204719A1 (en) Multiple patterning approach using ion implantation
CN104319259B (zh) 一种超低介电常数薄膜的制作方法
US8314033B2 (en) Method of patterning a low-k dielectric film
US9324571B2 (en) Post treatment for dielectric constant reduction with pore generation on low K dielectric films
Chaudhari et al. Reaction mechanisms of thermal atomic oxygen interaction with organosilicate low k dielectric materials from ab initio molecular dynamics simulations
US8017025B2 (en) Method for producing air gaps using nanotubes
TWI287258B (en) Method for fabricating semiconductor device
CN104134630A (zh) 一种减少超低介质常数薄膜侧壁损伤的方法
CN111566781B (zh) 牺牲性掩模的去除方法
CN110073467B (zh) 用于提供低k间隔物的方法
US20150241785A1 (en) Method of manufacturing semiconductor device
CN104900580B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant