CN104302113A - 电路板和电路板的制造方法 - Google Patents
电路板和电路板的制造方法 Download PDFInfo
- Publication number
- CN104302113A CN104302113A CN201410345162.9A CN201410345162A CN104302113A CN 104302113 A CN104302113 A CN 104302113A CN 201410345162 A CN201410345162 A CN 201410345162A CN 104302113 A CN104302113 A CN 104302113A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- conductive
- broken string
- layer
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
Abstract
提供一种将导体图案中的断线修复部位的电阻抑制得低的电路板和电路板的制造方法。电路板(1)是将绝缘层(2)与导体图案(3)进行层叠而得到的。在导体图案中存在修复断线而得到的断线修复部位(3a)。在断线修复部位具备:导电性糊剂层(11)(第一导电层),其将断线修复部位的端部之间(断线端部(4a)与断线端部(5a)之间)连接,并且电阻率高于导体图案的电阻率;以及镀层(14)(第二导电层),其覆盖该导电性糊剂层,并且电阻率低于导电性糊剂层的电阻率。因而,与仅通过导电性糊剂层对导体图案的断线进行修复的情况相比,能够使断线修复部位的电阻小。
Description
技术领域
本发明涉及一种电路板及其制造方法,详细地说,涉及一种与电路板所包含的导体图案的断线部位的修复有关的技术。
背景技术
在电路板的制造过程中,电路板所包含的导体图案的一部分有时产生断线。将这样在导体图案中产生断线的电路板全部作为次品而丢弃从资源的有效利用的观点来看并不优选。因此,以往,尝试对电路板所包含的导体图案的断线部位进行修复。
作为对电路板所包含的导体图案的断线部位进行修复的技术,以往公知一种以下专利文献1示出的技术。以下,参照图12说明专利文献1所记载的技术。如图12所示,在专利文献1的电路板101中,利用导电性糊剂111对绝缘层102上的导体图案103的断线进行修复。即,用导电性糊剂111对导体图案103中的断线部位106的两个端部106a、106b之间进行连接。导体图案103由铜构成。导电性糊剂111含有作为具有导电性的物质的银的粉末以及由合成树脂构成的粘合剂。根据该技术,能够修复导体图案103的断线。
专利文献1:日本特开2000-151081号公报
发明内容
发明要解决的问题
然而,在专利文献1的技术中存在以下问题。即,导电性糊剂所含有的粘合剂为绝缘物。因此,修复断线部位得到的断线修复部位的电阻高于导体图案的电阻。因而,具有断线修复部位的电路板的电阻高于不具有断线修复部位的电路板的电阻。因此,期望一种将导体图案中的断线修复部位的电阻尽可能抑制得低的技术。
本发明是为了解决上述以往的技术所具有的问题点而完成的。即,其课题在于提供一种将导体图案中的断线修复部位的电阻抑制得低的电路板及其制造方法。
用于解决问题的方案
以解决该课题为目的而完成的本发明的电路板是层叠绝缘层和导体图案而得到的,该电路板的特征在于,在导体图案中存在修复断线而得到的断线修复部位,在断线修复部位设置有:第一导电层,其将该断线修复部位的端部间连接,并且具有高于导体图案的电阻率的第一电阻率;以及第二导电层,其覆盖第一导电层,并且具有低于第一电阻率的第二电阻率。
根据上述结构的电路板,在导体图案中的断线修复部位设置有电阻率低于第一导电层的电阻率的第二导电层,因此与仅通过第一导电层对导体图案的断线进行修复的情况相比,能够使导体图案中的断线修复部位的电阻更小。
在此,在上述结构的电路板中,期望第一导电层是含有金属颗粒的导电性糊剂被干燥固化而得到的导电性糊剂层,第二导电层是由金属镀层构成的镀层。
如果设为上述结构,则在导体图案中的断线修复部位设置有电阻率低于导电性糊剂层的电阻率的镀层,因此与仅通过导电性糊剂层对导体图案的断线进行修复的情况相比,能够使导体图案中的断线修复部位的电阻更小。另外,根据上述结构的电路板,在导电性糊剂层上形成有镀层,因此与仅通过镀层对导体图案的断线进行修复的情况相比,能够短缩镀处理时间。因此,能够缩短导体图案的断线修复时间,能够提高电路板的制造效率。
另外,在上述结构的电路板中,期望导电性糊剂层的表面是由金属颗粒的聚集而引起的凹凸面,镀层无缝地进入到凹凸面中的凹部。如果这样构成,则提高镀层与导电性糊剂层的紧密接合性。因此,能够降低镀层从导电性糊剂层剥离的可能性。
另外,在上述结构的电路板中,期望第二导电层以在第二导电层与通过第一导电层而连接的导体图案的断线修复部位的两个端部之间不夹持第一导电层的方式直接覆盖导体图案的断线修复部位的两个端部。如果这样构成,则导体图案中的断线修复部位的两个端部能够经由第二导电层导通。因此,与第二导电层没有直接覆盖导体图案中的断线修复部位的两个端部的结构相比,能够进一步降低断线修复部位的电阻。
另外,在上述结构的电路板中,期望导体图案和第二导电层由铜构成。这是由于,如果这样构成,则用由铜构成的第二导电层对由铜构成的导体图案的断线进行修复,能够以良好的电阻率修复断线部位。
另外,在上述结构的电路板中,期望第二导电层的厚度为0.1μm以上且20μm以下。这是由于,如果第二导电层的厚度为0.1μm以上,则第二导电层的电阻不会变得过高,电流在第二导电层中良好地流动。另外,如果第二导电层的厚度为20μm以下,则形成第二导电层不需要那么长时间。
另外,在本发明的电路板的制造方法是层叠绝缘层和导体图案而成的电路板的制造方法,该制造方法的特征在于,在层叠在绝缘层上的导体图案中产生断线部位的情况下,在层叠作为导体图案的上层的绝缘层之前进行以下步骤:糊剂层形成步骤,将含有金属颗粒的导电性糊剂涂敷到导体图案中的断线部位并使该导电性糊剂固化,由此形成导电性糊剂层,该导电性糊剂层将断线部位的端部间连接,并且具有高于导体图案的电阻率的第一电阻率;以及镀层形成步骤,将导电性糊剂层作为供电层来进行电镀,由此形成覆盖导电性糊剂层并且具有低于第一电阻率的第二电阻率的镀层。
根据该电路板的制造方法,通过将导电性糊剂层作为供电层的镀处理,在导电性糊剂层上形成有镀层。因此,与仅通过镀层对导体图案的断线进行修复的情况相比,能够缩短镀处理时间。因此,能够缩短导体图案的断线的修复时间,能够提高电路板的制造效率。
在此,在上述电路板的制造方法中,期望在糊剂层形成步骤中,作为导电性糊剂层,形成表面是由金属颗粒的聚集而引起的凹凸面的导电性糊剂层,在镀层形成步骤中,一边使镀层无缝地进入到凹凸面中的凹部一边形成镀层。
另外,在上述电路板的制造方法中,期望在镀层形成步骤中,以在镀层与导体图案的断线部位的两个端部之间不夹持导电性糊剂层而直接覆盖导体图案的断线部位的两个端部的方式形成镀层。
另外,在上述电路板的制造方法中,期望导体图案由铜构成,在镀层形成步骤中,通过进行电镀铜来形成镀层。
另外,在上述电路板的制造方法中,期望在镀层形成步骤中,作为镀层,形成厚度0.1μm以上且20μm以下的镀层。
发明的效果
根据本发明,提供一种将导体图案中的断线修复部位的电阻抑制得低的电路板及其制造方法。
附图说明
图1是实施方式所涉及的电路板的截面图。
图2是用于说明导体图案中的断线部位的修复工序的俯视图,是包含断线的导体图案的断线电路板的俯视图。
图3是图2示出的A部分的放大图,是表示断线部位的周边的图。
图4是表示接着图3之后的修复工序的图,是在断线电路板中形成了保护层的状态的俯视图。
图5是表示接着图4之后的修复工序的图,是表示在断线部位涂敷了导电性糊剂的状态的俯视图。
图6是图5示出的VI-VI截面图,是表示在断线部位涂敷有导电性糊剂的状态的图。
图7是表示接着图6之后的修复工序的图,是表示使导电性糊剂干燥的状态的截面图。
图8是表示接着图7之后的修复工序的图,是表示从干燥后的导电性糊剂中去除了其过剩部分的状态的俯视图。
图9是表示接着图8之后的修复工序的图,是从电路板中去除保护层的状态的俯视图。
图10是表示接着图9之后的修复工序的图,是表示在导电性糊剂层上形成有金属镀层的状态的图。
图11是图10示出的B部分的放大图,是表示导电性糊剂层与镀层的边界部分的图。
图12是以往技术所涉及的电路板的截面图。
附图标记说明
1:电路板;2:绝缘层;3:导体图案;3a:断线修复部位;3b:断线部位;4:第一图案部;4a:断线端部;5:第二图案部;5a:断线端部;10:断线修复部;11:导电性糊剂层(第一导电层);11a:凹凸面;11b:凹部;14:镀层(第二导电层);40:导电性糊剂。
具体实施方式
以下,参照附图详细说明使本发明具体化的实施方式。图1是表示本方式所涉及的电路板1的截面图。如图1所示,本方式所涉及的电路板1具备绝缘层2。
在绝缘层2的一个主面2a(图1中的上侧的面、表面(正面))上形成有导体图案(布线图案)3。导体图案3由铜箔构成。此外,导体图案3也可以由铜镀层构成或者由铜箔和铜镀层两方构成。
在导体图案3中存在作为修复了断线的部位的断线修复部位3a。在断线修复部位3a设置有导电性糊剂层(相当于第一导电层)11和镀层(相当于第二导电层)14。更详细地说,在导体图案3中,由于断线而图1中左侧的第一图案部4与第二图案部5之间的部分缺失。第一图案部4的断线端部4a(断线修复部位3a的一端部)与第二图案部5的断线端部5a(断线修复部位3a的另一端部)通过导电性糊剂层11相连接。导电性糊剂层11是涂敷含有金属(在本方式中为银)粉末以及由合成树脂构成的粘合剂的导电性糊剂并使其干燥而得到的。
在导电性糊剂层11上形成有由铜镀层构成的镀层14。镀铜处理可以是电镀铜处理,也可以是无电解镀铜处理。镀层14覆盖导电性糊剂层11。另外,镀层14还达到第一图案部4的断线端部4a的上表面和第二图案部5的断线端部5a的上表面。在该部位,镀层14以在镀层14与断线端部之间不夹持导电性糊剂层11的方式直接覆盖断线端部。该导电性糊剂层11与镀层14形成修复断线的断线修复部10。
此外,在导体图案3上还层叠作为上层的绝缘层(上层绝缘层)8。上层绝缘层8与镀层14接触。
接着,说明本方式的电路板1中的导体图案3的断线修复过程。断线修复过程由以下1.~5.各步骤构成。以下依次进行说明。
1.形成保护层30
2.涂敷导电性糊剂40
3.导电性糊剂40的干燥和局部去除
4.去除保护层30
5.形成镀层14
(1.形成保护层30)
图2是表示在绝缘层2上具有导体图案3的电路板的俯视图。图3是图2示出的A部分的放大图。如图3所示,在导体图案3中存在断线部位3b。即,导体图案3中的第一图案部4与第二图案部5之间的部分缺失而成为无法导通的状态。以下,将存在断线部位3b的电路板称为“断线电路板20”。此外,如图1所示,第一图案部4的断线的端面(断线端面)4b和第二图案部5的断线的端面(断线端面)5b形成向上侧敞开的斜面。上述说明的断线端部4a并非仅指该断线端面4b,而是指包含断线端面4b在内的具有某种程度长度的部分。另外,断线端部5a并非仅指断线端面5b,而是指包含断线端面5b在内的具有某种程度长度的部分。另外,断线部位3b在本方式的说明中处于图2中的A部分,但是其位置并非是固定的。
在断线部位3b的修复过程中,首先,如图4所示,在断线电路板20上形成保护层30。保护层30形成为不覆盖断线部位3b、第一图案部4、第二图案部5以及与它们相邻的绝缘层2的一部分而覆盖除此以外的部分。通过公知的方法形成保护层30即可。在本方式中,通过在断线电路板20上涂布保护膜来形成保护层30。避开断线部位3b、第一图案部4、第二图案部5以及与它们相邻的绝缘层2的一部分来涂布保护膜。该保护层30是用于防止在后续的修复过程中涂敷到断线电路板20的导电性糊剂40附着于期望部位以外的部位。
(2.涂敷导电性糊剂40)
接着,如图5和图6所示,在导体图案3的断线部位3b涂敷导电性糊剂40。即,在第一图案部4的断线端部4a、第二图案部5的断线端部5a以及两个端部之间的绝缘层2上涂敷导电性糊剂40,使得连接导体图案3中的第一图案部4与第二图案部5。该导电性糊剂40是将至少含有银粉末和由热固性树脂构成的粘合剂的粉末成分混合到溶剂中而得到的。
(3.导电性糊剂40的干燥和局部去除)
接着,将涂敷了导电性糊剂40的断线电路板20放入到烘箱中进行加热,由此如图7所示那样使导电性糊剂40干燥。由此,导电性糊剂40中的溶剂蒸发而脱离并且粘合剂固化。其结果,导电性糊剂40稍微收缩。
之后,通过去除干燥后的导电性糊剂40中的过剩部分,来调整导电性糊剂40的形状。即,去除导电性糊剂40的过剩部分,使得干燥后的导电性糊剂40的宽度与导体图案3的宽度一致且干燥后的导电性糊剂40的厚度尽可能与导体图案3的厚度一致。使干燥后的导电性糊剂40的厚度接近导体图案3的厚度是为了避免在后续工序中形成于导体图案3上的上层绝缘层8(参照图1)等上层的平坦度变差。例如用锉刀等削刮来去除该导电性糊剂40的过剩部分。由此,形成图8示出的形状的导电性糊剂层11。此外,以下,将图8示出的第一图案部4与第二图案部5以能够导通的方式连接的状态以后的基板称为电路板1。另外,在电路板1中将断线电路板20中的断线部位3b称为断线修复部位3a。
(4.去除保护层30)
接着,如图9所示,去除保护层30。即,去除保护膜。此外,通过剥离、燃烧或者溶解等公知的方法来去除保护膜即可。由此,露出被保护膜覆盖的导体图案3。
(5.形成镀层14)
接着,如图10所示,用市场上销售的笔镀装置50来局部地实施电镀铜,由此主要在导电性糊剂层11上形成镀层14。具体地说,使镀处理装置50的负电极51与导体图案3接触,并且使作为正电极的笔52例如保持含有硫酸铜的镀液,使笔52移动以将该镀液涂敷到镀处理对象部位。镀处理对象部位除了导电性糊剂层11上以外,还包含第一图案部4的断线端部4a上和第二图案部5的断线端部5a上。由此,形成覆盖导电性糊剂层11、第一图案部4的断线端部4a的上表面以及第二图案部5的断线端部5a的上表面的镀层14。在该电镀铜处理中,导电性糊剂层11作为供电层(打底层)而起作用。
期望所形成的镀层14的厚度为0.1μm以上且20μm以下。这是由于,在镀层14的厚度小于0.1μm时,镀层14的电阻变大而有可能在镀层14中电流无法良好地流动。另外,这是由于,要制作镀层14的厚度超过20μm的镀层时,镀层14的形成需要长时间。
另外,如图11所示,导电性糊剂层11的表面(在图10中上表面)为银颗粒41聚集而成的凹凸面(具有凹凸的面)11a。镀层14无缝地进入到该凹凸面11a的凹部11b。即,镀层14与导电性糊剂层11的表面无缝地紧密接合。
这样,形成由导电性糊剂层11和镀层14构成的断线修复部10。以上,完成对导体图案3的断线的修复。此外,之后,根据需要形成包含上层绝缘层8(参照图1)等的上层,如果通过电特性测试来检查各部的绝缘性等,则完成作为图1示出的产品的电路板1。
在此,镀层14与导电性糊剂层11不同,并不包含合成树脂。因此,镀层14的电阻率低于导电性糊剂层11的电阻率。因此,与仅通过导电性糊剂层11来修复断线部位3b的情况相比,通过在导电性糊剂层11上形成镀层14来修复断线部位3b时,断线修复部位3a的电阻小。
此外,以下表1示出确认本方式的效果得到的试验结果。如表1所示,仅通过导电性糊剂层11来修复断线部位3b的情况下的断线修复部位的电阻为1.50Ω。另一方面,通过在导电性糊剂层11上形成镀层14来修复断线部位3b的情况下的断线修复部位3a的电阻为1.28Ω。此外,本来没有断线的部位的电阻为1.19Ω。因此,仅导电性糊剂层11的情况下的电阻值的上升率为26%,还形成了镀层14的情况下的电阻值的上升率为7%。这样,根据本方式,即使对导体图案3的断线部位3b进行修复,也能够将断线修复部位3a的电阻抑制得小。
[表1]
不存在断线 | 仅导电性糊剂层 | 导电性糊剂层+镀层 | |
电阻(Ω) | 1.19 | 1.50 | 1.28 |
电阻上升率(%) | - | 26 | 7 |
如上述详细说明那样,在本方式所涉及的电路板1的断线修复部位3a,设置有作为第一导电层的导电性糊剂层11以及作为第二导电层的镀层14。导电性糊剂层11具有高于导体图案3的电阻率的第一电阻率。镀层14具有低于第一电阻率的第二电阻率。因而,与仅通过导电性糊剂层11来修复导体图案3的断线的情况相比,能够降低断线修复部位3a的电阻。
另外,在本方式的电路板1中,在导电性糊剂层11上形成有镀层14。因此,与仅通过镀层以与导体图案3大致相等厚度连接断线部位3b的情况相比,进行镀处理的量少即可完成,因此能够缩短镀处理时间。因而,能够缩短断线部位3b的修复时间,能够提高电路板1的制造效率。
另外,在本方式的电路板1中,镀层14无缝地进入到导电性糊剂层11的凹凸面11a的凹部11b。即,处于铜镀层浸透到构成导电性糊剂层11的表面的粉末成分的颗粒之间的状态。因而,镀层14与导电性糊剂层11的紧密接合性高,镀层14从导电性糊剂层11剥离的可能性小。
另外,在本方式的电路板1中,镀层14以在镀层14与断线修复部位3a的两个端部(断线端部4a和断线端部5a)之间不夹持导电性糊剂层11的方式直接覆盖断线修复部位3a的两个端部(断线端部4a和断线端部5a)。因而,导体图案3的断线修复部位3a的两个端部能够经由镀层14导通。因此,与镀层14没有直接覆盖导体图案3的断线修复部位3a的两个端部的结构相比,能够进一步降低断线修复部位3a的电阻。
另外,在本方式的电路板1中,导体图案3和镀层14由铜构成。因而,能够以良好的电阻率修复断线部位3b。
此外,本实施方式仅是一个例示,并不是用于限定本发明。因而,本发明当然能够在不脱离其宗旨的范围内进行各种改进、变形。例如,在实施方式中,作为第二导电层形成了由铜镀层构成的镀层14。然而,如果第二导电层的电阻率低于第一导电层的电阻率,则第二导电层也可以由除了铜以外的金属镀层形成。还可以不是镀层。另外,在实施方式中,作为第一导电层形成了涂敷含有银粉末的导电性糊剂并使其干燥而成的导电性糊剂层11。然而,第一导电层也可以是涂敷含有除了银以外的金属粉末的导电性糊剂并使其干燥而成的。还可以不是使糊剂干燥而成的导电层。另外,作为镀层14的形成方法,能够采用除了笔镀法以外的公知的镀法。
另外,在实施方式中,将导体图案3中的完全断线的部位作为断线部位3b而进行了说明,但是也可以将开始断线的部位(例如导体图案3的宽度变细的部位)视为断线部位。即,根据本发明,还能够对导体图案3中的开始断线的部位进行修复。
另外,在实施方式中,在去除保护层30之后形成镀层14。与此相对,也可以在形成保护层30的状态下形成镀层14,之后去除保护层30。如果设为这种结构,则能够防止镀液附着在期望的部位以外的部位。
此外,在绝缘层2上层叠的导体图案3没有产生断线部位3b的情况下,不形成导电性糊剂层11和镀层14而形成上层绝缘层8即可。
Claims (11)
1.一种电路板,是层叠绝缘层和导体图案而得到的,该电路板的特征在于,
在上述导体图案中存在修复断线而得到的断线修复部位,
在上述断线修复部位设置有:
第一导电层,其将该断线修复部位的端部间连接,并且具有高于上述导体图案的电阻率的第一电阻率;以及
第二导电层,其覆盖上述第一导电层,并且具有低于上述第一电阻率的第二电阻率。
2.根据权利要求1所述的电路板,其特征在于,
上述第一导电层是含有金属颗粒的导电性糊剂被干燥固化而得到的导电性糊剂层,
上述第二导电层是由金属镀层构成的镀层。
3.根据权利要求2所述的电路板,其特征在于,
上述导电性糊剂层的表面是由上述金属颗粒的聚集而引起的凹凸面,
上述镀层无缝地进入到上述凹凸面中的凹部。
4.根据权利要求1~3中的任一项所述的电路板,其特征在于,
上述第二导电层以在上述第二导电层与通过上述第一导电层而连接的上述导体图案的上述断线修复部位的两个端部之间不夹持上述第一导电层的方式直接覆盖上述导体图案的上述断线修复部位的两个端部。
5.根据权利要求4所述的电路板,其特征在于,
上述导体图案和上述第二导电层由铜构成。
6.根据权利要求1~5中的任一项所述的电路板,其特征在于,
上述第二导电层的厚度为0.1μm以上且20μm以下。
7.一种电路板的制造方法,是层叠绝缘层和导体图案而成的电路板的制造方法,该制造方法的特征在于,
在层叠在上述绝缘层上的上述导体图案中产生断线部位的情况下,在层叠作为上述导体图案的上层的绝缘层之前进行以下步骤:
糊剂层形成步骤,将含有金属颗粒的导电性糊剂涂敷到上述导体图案中的上述断线部位并使该导电性糊剂固化,由此形成导电性糊剂层,该导电性糊剂层将上述断线部位的端部间连接,并且具有高于上述导体图案的电阻率的第一电阻率;以及
镀层形成步骤,将上述导电性糊剂层作为供电层来进行电镀,由此形成覆盖上述导电性糊剂层并且具有低于上述第一电阻率的第二电阻率的镀层。
8.根据权利要求7所述的电路板的制造方法,其特征在于,
在上述糊剂层形成步骤中,作为上述导电性糊剂层,形成表面是由上述金属颗粒的聚集而引起的凹凸面的导电性糊剂层,
在上述镀层形成步骤中,一边使上述镀层无缝地进入到上述凹凸面中的凹部一边形成上述镀层。
9.根据权利要求7或者8所述的电路板的制造方法,其特征在于,
在上述镀层形成步骤中,以在上述镀层与上述导体图案的上述断线部位的两个端部之间不夹持上述导电性糊剂层而直接覆盖上述导体图案的上述断线部位的两个端部的方式形成上述镀层。
10.根据权利要求9所述的电路板的制造方法,其特征在于,
上述导体图案由铜构成,
在上述镀层形成步骤中,通过进行电镀铜来形成上述镀层。
11.根据权利要求7~10中的任一项所述的电路板的制造方法,其特征在于,
在上述镀层形成步骤中,作为上述镀层,形成厚度0.1μm以上且20μm以下的镀层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-150919 | 2013-07-19 | ||
JP2013150919A JP2015023187A (ja) | 2013-07-19 | 2013-07-19 | 配線板および配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104302113A true CN104302113A (zh) | 2015-01-21 |
Family
ID=52321608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410345162.9A Pending CN104302113A (zh) | 2013-07-19 | 2014-07-18 | 电路板和电路板的制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150021070A1 (zh) |
JP (1) | JP2015023187A (zh) |
CN (1) | CN104302113A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110798990A (zh) * | 2019-11-22 | 2020-02-14 | 广东工业大学 | 一种微细线路的修复方法 |
CN113176692A (zh) * | 2021-04-28 | 2021-07-27 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018138810A1 (ja) * | 2017-01-25 | 2018-08-02 | 堺ディスプレイプロダクト株式会社 | 導電パターン、導電パターンの形成方法、および断線修復方法 |
US20190355277A1 (en) * | 2018-05-18 | 2019-11-21 | Aidmics Biotechnology (Hk) Co., Limited | Hand-made circuit board |
US10462901B1 (en) | 2018-07-26 | 2019-10-29 | International Business Machines Corporation | Implementing embedded wire repair for PCB constructs |
CN113411982B (zh) * | 2021-06-15 | 2022-10-21 | 广东工业大学 | 一种双层叠电场引导的精细线路的定向修复方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3240865A (en) * | 1963-08-08 | 1966-03-15 | Honeywell Inc | Self-repair circuit apparatus |
JP2013026456A (ja) * | 2011-07-21 | 2013-02-04 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2124835B (en) * | 1982-08-03 | 1986-04-30 | Burroughs Corp | Current printed circuit boards |
US6565954B2 (en) * | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
US20130341077A1 (en) * | 2012-06-25 | 2013-12-26 | Ibiden Co., Ltd. | Method for repairing disconnection in wiring board, method for manufacturing wiring board, method for forming wiring in wiring board and wiring board |
-
2013
- 2013-07-19 JP JP2013150919A patent/JP2015023187A/ja active Pending
-
2014
- 2014-07-17 US US14/333,825 patent/US20150021070A1/en not_active Abandoned
- 2014-07-18 CN CN201410345162.9A patent/CN104302113A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3240865A (en) * | 1963-08-08 | 1966-03-15 | Honeywell Inc | Self-repair circuit apparatus |
JP2013026456A (ja) * | 2011-07-21 | 2013-02-04 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110798990A (zh) * | 2019-11-22 | 2020-02-14 | 广东工业大学 | 一种微细线路的修复方法 |
CN110798990B (zh) * | 2019-11-22 | 2020-06-09 | 广东工业大学 | 一种微细线路的修复方法 |
CN113176692A (zh) * | 2021-04-28 | 2021-07-27 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2015023187A (ja) | 2015-02-02 |
US20150021070A1 (en) | 2015-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104302113A (zh) | 电路板和电路板的制造方法 | |
CN105722302B (zh) | 嵌入凸台金属基的电路板及其加工方法 | |
CN103188882B (zh) | 一种电路板及其制作方法 | |
US9713252B2 (en) | Ceramic insulator for electronic packaging and method for fabricating the same | |
CN104602446A (zh) | 基板结构及其制作方法 | |
CN104768326A (zh) | 印刷电路板及印刷电路板制造方法 | |
CN106455291A (zh) | 一种高散热性金属铜基印制板结构及其制作方法 | |
CN103871996A (zh) | 封装结构及其制作方法 | |
CN105097757B (zh) | 芯片封装基板、芯片封装结构及制作方法 | |
CN105551675B (zh) | 扁平电缆 | |
CN108617084A (zh) | 一种抗电磁干扰软性电路板和制作方法 | |
CN106332437B (zh) | 电镀方法 | |
CN101945542B (zh) | 一种铜焊盘断路或残缺修补方法及其修补结构 | |
CN105228344B (zh) | 一种埋入式电容的制备方法 | |
CN104409446A (zh) | 采用引线键合的仿形屏蔽结构及其制作工艺 | |
US9468101B2 (en) | Microvia structure of flexible circuit board and manufacturing method thereof | |
CN104703399A (zh) | 电路板及其制作方法 | |
CN207975515U (zh) | 一种led灯带 | |
CN206893860U (zh) | 插座电连接器 | |
CN102076181A (zh) | 分级金手指的制作方法 | |
JP6508767B2 (ja) | 配線基板及びその製造方法 | |
US10910300B1 (en) | Method for manufacturing interposer | |
CN204518212U (zh) | 可增加电流承载能力的pcb板 | |
US11094616B2 (en) | Multi-pitch leads | |
CN101945543B (zh) | 一种厚铜导线断路修补方法及其修补结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150121 |
|
WD01 | Invention patent application deemed withdrawn after publication |