CN104282669A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104282669A
CN104282669A CN201410317484.2A CN201410317484A CN104282669A CN 104282669 A CN104282669 A CN 104282669A CN 201410317484 A CN201410317484 A CN 201410317484A CN 104282669 A CN104282669 A CN 104282669A
Authority
CN
China
Prior art keywords
substrate
terminal
semiconductor device
downside
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410317484.2A
Other languages
English (en)
Other versions
CN104282669B (zh
Inventor
山下贤哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN104282669A publication Critical patent/CN104282669A/zh
Application granted granted Critical
Publication of CN104282669B publication Critical patent/CN104282669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的课题在于使得能够实现一种能减轻噪声的影响并且减轻热的影响的半导体装置。本发明的半导体装置具备：半导体模块(18)，其包含高侧的第1晶体管(10b)以及低侧的第2晶体管(10a)；第1控制基板(8)；在第1控制基板上与第1晶体管的第1栅极端子(28b)以及第1源极端子(29b)相连接的驱动元件(6)以及与第2晶体管的第2栅极端子(28a)以及第2源极端子(29a)相连接的驱动元件(6)；第2控制基板(5)，其配置在第1控制基板上；和光耦合器(3)。第1栅极端子、第1源极端子设置于配置有正极端子(25)以及接地端子(26)的一侧，第2栅极端子、第2源极端子设置于配置有输出端子(27)的一侧。

Description

半导体装置
技术领域
本发明涉及例如能适用于电力用等的半导体装置。
背景技术
用于变换电力的电力用半导体模块从节能的观点出发正被谋求高效率化。
动作中的电力用半导体模块的发热，其大部分是来自半导体元件的发热。此外，为了将半桥结构中的接地与电源之间的电感降低至极限，正在寻求电力用半导体模块的构造的最佳化。为了达成这些目的，正将多个半导体芯片接近地配置，并从热以及电这两方的角度来研究电力用半导体模块的最佳结构。
在图5中示出这样的现有的电力用半导体模块的结构的一例。
如图5所示，在现有的电力用半导体模块中，在外壳116内的半导体模块118设置的栅极端子128以及源极端子129、与安装在控制基板208上的驱动元件106以最短路径电连接。在半导体模块118的内部，栅极端子128以及源极端子129与半导体元件110的栅极焊盘以及源极焊盘分别通过丝线109而连接。在现有的电力用半导体模块中，通过安装于控制基板201的光耦合器103进行信号变换后的控制信号被传递到驱动元件106。控制基板208与控制基板201通过导线204而电连接。在导线204长并且细的情况下，在控制基板208的接地电位与控制基板201的接地电位容易发生波动而产生噪声。因此，在现有的结构中，将控制基板208与控制基板201配置于尽可能近的位置，从而将导线204的长度设定得较短。
在此，为了减轻导线204所造成的影响，如图6(a)所示，正在研究将光耦合器103与驱动元件106紧挨着安装在同一控制基板218上的现有的半导体模块的结构。在图6(a)所示的结构中，配置在控制基板218的上方的控制基板211所生成的驱动信号经由导线214输入到控制基板218。在图6(b)中，示出控制基板218的具体部件的配置例。如图6(b)所示，在现有的半导体模块中，光耦合器103与驱动元件106被尽可能接近地配置。
但是，虽然图6(a)以及图6(b)所示的结构能减轻噪声的影响，但是由于光耦合器103与驱动元件106一起被安装在控制基板218上，因而有可能光耦合器103的温度变为高温。
因此，作为减轻热的影响的对策，也正在研究在2个控制基板之间设置遮蔽板的结构(例如，参照专利文献1)。
【在先技术文献】
【专利文献】
专利文献1：JP特开2001-237368号公报
发明内容
但是，如专利文献1所记载的发明那样，为了将遮蔽板配置在2个控制基板之间，需要扩大这些控制基板的间隔。若扩大2个控制基板的间隔，则连接2个控制基板的导线变长，有可能产生噪声。
本发明的目的在于，解决上述课题，并实现一种能够减轻噪声的影响、并且减轻热的影响的半导体装置。
为了达成上述目的，本发明所涉及的半导体装置的一个方式的特征在于，具备：半导体模块，其包含与第1栅极端子以及第1源极端子相连接的高侧的半导体元件、以及与第2栅极端子以及第2源极端子相连接的低侧的半导体元件；第1控制基板，其配置在半导体模块上；保持于第1控制基板，并与第1栅极端子以及第1源极端子相连接第1驱动元件、以及与第2栅极端子以及第2源极端子相连接的第2驱动元件；第2控制基板，其配置在第1控制基板上；和多个光耦合器，其保持于第2控制基板，并将其输出信号分别向第1驱动元件或第2驱动元件输入，半导体模块具有在该半导体模块的一边设置的正极端子以及接地端子、和在与该一边相对置的另一边设置的输出端子，第1栅极端子以及第1源极端子设置于配置有半导体模块的正极端子以及接地端子的一侧，第2栅极端子以及第2源极端子设置于配置有半导体模块的输出端子的一侧。
根据本发明，能够实现一种能够减轻噪声的影响、并且减轻热的影响的半导体装置。
附图说明
图1(a)是本发明的第1实施方式所涉及的半导体装置的示意性剖面图。图1(b)是表示构成本发明的第1实施方式所涉及的半导体装置的多个半导体模块的俯视图。
图2(a)是表示构成本发明的第1实施方式所涉及的半导体装置的第1控制基板的示意性俯视图。图2(b)是表示构成本发明的第1实施方式所涉及的半导体装置的第2控制基板的示意性俯视图。
图3是表示构成本发明的第2实施方式所涉及的半导体装置的多个半导体模块的示意性俯视图。
图4(a)是表示构成本发明的第2实施方式所涉及的半导体装置的第1控制基板的示意性俯视图。图4(b)是表示构成本发明的第2实施方式所涉及的半导体装置的第2控制基板的示意性俯视图。
图5是表示现有的电力用半导体模块的剖面图。
图6(a)是表示现有的半导体模块的剖面图。图6(b)是表示现有的半导体模块中的控制基板的部件配置的俯视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，对于相同的构成标注相同的符号，从而适当省略说明。
(第1实施方式)
参照图1(a)、(b)以及图2(a)、(b)对第1实施方式所涉及的电力用的半导体装置进行说明。图1(b)示出将构成本实施方式所涉及的半导体装置的3个半导体模块组装到外壳中的状态。
如图1(a)所示，图1(b)所示的3个半导体模块18以及收纳这3个半导体模块18的外壳16配置在第1控制基板8的下方。在此，以输出3相电力的半导体装置为例来进行说明。
如图1(a)所示，本实施方式所涉及的半导体装置具备：半导体模块18，其收纳于外壳16；第1控制基板8，其收纳于外壳16并且配置在半导体模块18的上方；第2控制基板5，其收纳于外壳16并且配置在第1控制基板8的上方；和第3控制基板1，其配置在该第2控制基板5的上方。
在第1控制基板8上，形成有包含多个驱动元件6的电路。在第2控制基板5上，形成有包含能在绝缘状态下传递电信号的多个光耦合器3的电路。第1控制基板8与第2控制基板5通过第1导线4电连接，第2控制基板5与第3控制基板1通过第2导线2电连接。此外，外壳16安装在散热片15上。如图1以及图2所示，在以俯视观察的情况下，第2控制基板5的面积比第1控制基板8的面积小。驱动元件6是对由宽带隙材料构成的SiC-MOSFET进行高速驱动的元件的一例。
首先，对半导体模块18的结构进行说明。如图1(b)所示，半导体模块18分别具有高侧(high side)的半导体元件即第1晶体管10b、和低侧(low side)的半导体元件即第2晶体管10a。
一般例如在将极性相同的晶体管与大功率的开关电路的输出端子串联连接而构成了半桥电路的情况下，将电源侧的晶体管称为高侧的晶体管，而将接地侧的晶体管称为低侧的晶体管。
在半导体模块18中，在附图的下侧边，设置有从保持高侧的第1晶体管10b的第1模垫(die pad)11b直接引出的正极端子(电源端子)25、和与低侧的第2晶体管10a电连接的接地端子(负极端子)26。此外，在附图的上侧边，设置有从保持低侧的第2晶体管10a的第2模垫11a直接引出的输出端子27。这样，作为半导体模块18的结构，优选的是，正极端子25以及接地端子26配置于同一边，输出端子27配置于与配置有正极端子25以及接地端子26的边相对置的边。
低侧的第2晶体管10a被金属接合在第2模垫11a上。第2晶体管10a的漏极电极与输出端子27相连接。第2晶体管10a的源极电极，例如通过多个铝带与接地端子26相连接。此外，高侧的第1晶体管10b被金属接合在第1模垫11b上。第1晶体管10b的漏极电极与正极端子25相连接。第1晶体管10b的源极电极，例如通过多个铝带与输出端子27相连接。
在此，与高侧的第1晶体管10b相连接的第1栅极端子28b以及第1源极端子29b设置于配置正极端子25以及接地端子26的一侧即高侧。相对于此，与低侧的第2晶体管10a相连接的第2栅极端子28a以及第2源极端子29a设置于配置输出端子27的一侧即低侧。另外，第2晶体管10a的栅极焊盘以及源极焊盘分别通过丝线9与第2栅极端子28a以及第2源极端子29a相连接。同样地，第1晶体管10b的栅极焊盘以及源极焊盘分别通过丝线9与第1栅极端子28b以及第1源极端子29b相连接。
在外壳16的底面形成有开口部，从该开口部露出了散热片15。另一方面，搭载有晶体管10a、10b的各模垫11a、11b隔着绝缘构件12配置在1个散热板13上。散热板13在外壳16的开口部粘合在散热片15上。通过设为这样的结构，能够将各模垫11a、11b与散热板13电绝缘，并且将从各晶体管10a、10b产生的热从散热板13向散热片15高效率地散热。绝缘构件12使用耐电压高并且高热传导率的材料。在各半导体模块18中，通过密封树脂14分别将散热板13、绝缘构件12、模垫11a、11b、晶体管10a、10b以及丝线9在散热片15上密封成一体。
各半导体模块18的正极端子25以及接地端子26分别与固定于作为支撑体的外壳16的正极侧汇流条20a和接地侧汇流条20b进行金属接合。各半导体模块18的输出端子27分别与组装于外壳16的UO端子21、VO端子22以及WO端子23进行金属接合。
在3个半导体模块18的正上方配置的第1控制基板8被外壳16支撑。在第1控制基板8上，构成有包含驱动元件6等的控制电路(栅极驱动电路)。
如图1(a)以及图2(b)所示，在半导体模块18中，例如高侧的第1晶体管10b的第1栅极端子28b以及第1源极端子29b与在第1控制基板8上安装的驱动元件(第1驱动元件)6的输出端子电连接。虽未图示，但低侧的第2晶体管10a的第2栅极端子28a以及第2源极端子29a与在第1控制基板8上安装的其他驱动元件(第2驱动元件)6的输出端子电连接。通过设为这样的结构，能实现从各驱动元件6对晶体管10a、10b的栅极焊盘以及源极焊盘分别以最短路径进行接线。结果，本实施方式的半导体模块能够抑制在栅极与源极之间产生的电感，所以能够提高栅极控制性。
此外，如图1(b)所示，在分别通过低侧的第2晶体管10a与高侧的第1晶体管10b使方向一致地配置了3个半导体模块18的情况下，第2晶体管10a的第2栅极端子28a以及第2源极端子29a全部配置于低侧。另一方面，第1晶体管10b的第1栅极端子28b以及第1源极端子29b全部配置于高侧。如上所述，在本实施方式中，高侧的第1晶体管10b的第1栅极端子28b以及第1源极端子29b配置于正极端子25以及接地端子26侧，低侧的第2晶体管10a的第2栅极端子28a以及第2源极端子29a配置于输出端子27侧。相对于这样的端子的配置，第1控制基板8构成为图2(a)所示的配置。
图2(a)示出第1控制基板8的平面结构。在图2(a)中，用虚线示出被第1控制基板8覆盖的1个半导体模块18。
如图2(a)所示，第1栅极端子28b以及第1源极端子29b分别与在高侧的第1电路区域51、52以及53设置的通孔50相连接。作为一例，第1电路区域51是高侧的W相的控制电路区域，第1电路区域52是高侧的V相的控制电路区域，第1电路区域53是高侧的U相的控制电路区域。在本实施方式中，分别与3个半导体模块18相对应地设置了高侧的第1电路区域51～53。
此外，如图2(a)所示，第2栅极端子28a以及第2源极端子29a分别与设置在低侧的第2电路区域54的多个通孔50相连接。第2电路区域54是低侧的控制电路区域的一例。
如上所述，本实施方式所涉及的半导体装置在U相、V相以及W相的各高侧的第1晶体管10b的上方的区域分别配置了高侧的第1电路区域51～53，并且在U相、V相以及W相的各低侧的第2晶体管10a的上方的区域配置了低侧的第2电路区域54。在本实施方式中，通过设为这样的结构，在使第1控制基板8上的各桥臂元件在电位上独立后，能实现从各驱动元件6对受到控制的晶体管10a、10b的各栅极焊盘以及各源极焊盘以最短路径进行接线。结果，能够抑制在栅极以及源极之间产生的电感，所以能够实现优异的栅极控制性。
在各电路区域51～54，由于按照每个区域来配置驱动元件6等的电路部件，因此较为理想的是使电路部件彼此绝缘分离。在本实施方式中，为了对各电路区域51～54的边界进行绝缘以及分离，设置了未配置电路部件以及导体图案的绝缘区域55。具体来说，绝缘区域55设置为，对低侧的第2电路区域54与高侧的第1电路区域51～53之间进行绝缘以及分离、并且对高侧的第1电路区域51～53各自之间的区域也进行绝缘以及分离。
另外，在第1控制基板8中，在高侧的各第1电路区域51～53中的分别与低侧的第2电路区域54相对置的区域、以及第2电路区域54中的与高侧的第1电路区域53相对置的区域中，多个连接部56a～56d设置为在俯视下排列成直线状。即，多个连接部56a～56d在高侧的第1电路区域51～53与低侧的第2电路区域54之间的附近，设置为在俯视下排列成直线状。连接部56a～56d是控制信号连接部的一例。
图2(b)示出了第2控制基板5的平面结构。在图2(b)中，用虚线示出了被第2控制基板5以及第1控制基板8覆盖的1个半导体模块18。
如图2(b)所示，第1控制基板8中的低侧的多个控制信号线通过连接部56d与在第2控制基板5上的布线区域75配置的控制信号线相连接。同样地，第1控制基板8中的高侧的多个控制信号线通过连接部56a、56b以及56c分别与在第2控制基板5上的布线区域72～74中配置的控制信号线相连接。布线区域72～75是控制信号布线区域的一例。
在此，较为理想的是，连接第2控制基板5的信号输入部80与光耦合器3的多个信号线81配置在第1控制基板8中的低侧的第2电路区域54的上方。在本实施方式中，由于将第1控制基板8与第2控制基板5接近地安装，因此能够将低电压的信号线(例如流过电压为5V以下的逻辑信号的信号线)配置在低侧的第2电路区域54上，而并非配置于伴有数百V的电压变动的高侧的第1电路区域51～53的附近，能够减轻噪声的影响。
此外，在本实施方式中，只要将第1控制基板8以及第2控制基板5之间的距离(间隔)即第1导线4的长度设定为20mm以下，就能够实现SiC-MOSFET等的电力半导体元件的高速动作。例如，若使第1导线4的长度比20mm长，则有可能在高速动作时第1控制基板8的接地电位与第2控制基板5的接地电位发生偏离，从光耦合器3向驱动元件6输入的信号的逻辑值不能被保持。更详细来说，在以各相输出的电压变化速度为50kV/μs进行位移的高速动作的情况下，只要将信号传递速度的最低值设为导线的长度与导线中的信号传递速度的比值即(20mm)/(光速的7成)的值，就能够防止相当于一般的驱动元件的逻辑判定的阈值的0.48V的接地电位差的产生。另外，由本发明者们已检证完成，只要第1导线4的长度为20mm以下，就能够实现50kV/μs以下的动作。
在配置于第2控制基板5的上方的第3控制基板1上，配置有包括微型计算机的驱动信号发生电路，从第3控制基板1经由第2导线2向第2控制基板5上的信号输入部80输出驱动信号。虽然较为理想的是第3控制基板1的第2控制基板5的距离连接得较短，但是只要无损信号的品质，对第3控制基板1与第2控制基板5的距离并无限制。
如上所述，本实施方式所涉及的半导体装置，将光耦合器3搭载在第2控制基板5上，并将驱动元件6搭载于在该第2控制基板5的下方配置的第1控制基板8，由此能够实现使光耦合器3等的不耐热的元件远离在动作时变为高温的半导体模块18。因此，能够实现能确保更高可靠性的半导体装置。
而且，如上所述，本实施方式所涉及的半导体装置能实现降低低侧的电位变动给逻辑信号带来的噪声的影响。由此，本实施方式所涉及的半导体装置能够减轻噪声的影响，并且无需使用抗热的遮蔽板就能够减轻热的影响。
(第2实施方式)
以下，参照图3以及图4(a)、(b)对构成第2实施方式所涉及的电力用的半导体装置的半导体模块进行说明。图3示出本实施方式所涉及的半导体装置所具备的3个半导体模块的安装形态。
如图3所示，各半导体模块18具有正极端子25、接地端子26、输出端子27、多个栅极端子28a、28b以及多个源极端子29a、29b。对于低侧的第2晶体管10a，例如3个元件并联连接，并被金属接合在引出有输出端子27的第2模垫11a上。低侧的各第2晶体管10a的源极电极与接地端子26通过多个铝带而连接。对于高侧的第1晶体管10b，例如3个元件并联连接，并被金属接合在引出有正极端子25的第1模垫11b上。高侧的各第1晶体管10b的源极电极与输出端子27通过多个铝带而连接。
作为各半导体模块18的结构，优选的是，正极端子25与接地端子26配置于1边，输出端子27配置于与该1边相对置的另一边。在此，1个半导体模块18所包含的低侧的第2晶体管10a以及高侧的第1晶体管10b分别由3元件构成，但并不限于3元件。各半导体模块18通过将汇流条用于布线、或还采用其他的结构，能够实现其电感的降低。在本实施方式中，成为如下的配置：在低侧的第2晶体管10a与高侧的第1晶体管10b，分别将多个芯片配置成一列，并能够通过丝线9将各芯片与栅极端子28a、28b以及源极端子29a、29b最短地连接。
这样，在低侧以及高侧分别排列并构成多个晶体管10a、10b的情况下，并不优选如下的结构：各栅极端子28a、28b以及各源极端子29a、29b连接在与设置有正极端子25以及接地端子26的一边相同的一侧，并且，连接在与设置有输出端子27的一边相同的一侧。若这样，则由于各栅极端子28a、28b以及各源极端子29a、29b彼此的丝线长度成为不了均等，因而难以使各晶体管10a、10b分别同时开关。因此，如图3所示，较为理想的是，各栅极端子28a、28b以及各源极端子29a、29b，使布线长度一致地配置于并未设置正极端子25、接地端子26以及输出端子27的区域。若这样，则能实现更加稳定的并联驱动。另外，各栅极端子28a、28b以及各源极端子29a、29b可以按照每个芯片来配置，此外，也可以是如下结构：在各半导体模块18的内部进行接线，从而在外部各自仅配置1对。
在本实施方式中，如图3所示，例如，在使配置方向相互一致地配置了3个半导体模块18的情况下，栅极端子28a、28b以及源极端子29a、29b的配置与第1实施方式的结构不同。相对于这样的端子配置，作为第1控制基板8上的各驱动元件6以及通孔67、68的配置例，成为图4(a)所示的结构。通孔67是栅极端子用通孔的一例，通孔68是源极端子用通孔的一例。
与半导体模块18中的U相、V相以及W相所对应的低侧的第2晶体管10a相连接的栅极端子28a、28b以及源极端子29a、29b分别与在第2电路区域64设置的通孔67、68相连接。同样地，与U相、V相以及W相所对应的高侧的第1晶体管10b相连接的栅极端子28a、28b以及源极端子29a、29b分别与在第1电路区域61、62以及63设置的通孔67、68相连接。在各电路区域61～64，配置驱动元件6以及电路的构成部件。在各电路区域61～64的边界，设置有并未配置部件或导体图案的绝缘区域65。在本实施方式中，绝缘区域65设置为在基板的纵方向(图4(a)的横方向)上将高侧的各电路区域61～63与低侧的电路区域64分开、并且将高侧的各电路区域61～63的边界也分开。
在本实施方式的情况下，在U相、V相以及W相的各低侧的第2晶体管10a的上方的区域，配置低侧的第2电路区域64，同样地，在U相、V相以及W相的各高侧的第1晶体管10b的上方的区域配置高侧的第1电路区域61～63。通过设为这样的结构，在使低侧以及高侧在电位上独立后，能实现从各驱动元件6对与其连接的晶体管10a、10b的各栅极焊盘以及各源极焊盘以最短路径进行接线。结果，能够抑制在栅极以及源极之间产生的电感，所以能够提高栅极控制性。此外，用于供给控制信号以及电源的端子用的多个通孔66设置于各电路区域61、62、63以及64。
在第1控制基板8的正上方，配置第2控制基板5。在第2控制基板5上形成的控制电路，使包含光耦合器3的驱动信号发生电路与半导体模块18绝缘。图4(b)示出了在具有图4(a)所示的结构的第1控制基板8的正上方配置了第2控制基板5时的重叠状态的一例。
第1控制基板8的低侧的信号线通过第2控制基板5上的连接部66d与配置在布线区域75上的控制信号线相连接。由此，低侧的驱动元件6的输入端子与光耦合器3的输出端子得到连接。同样地，第1控制基板8的高侧的信号线通过第2控制基板5上的连接部66a、66b以及66c分别与配置在布线区域72、73以及74上的控制信号线相连接。由此，高侧的驱动元件6的输入端子与光耦合器3的输出端子得到连接。较为理想的是，连接第2控制基板5的信号输入部80与光耦合器3的信号线81，配置在第1控制基板8的低侧的第2电路区域64上。
例如，第1控制基板8与第2控制基板5被接近地安装。控制信号是电压为5V以下的逻辑信号，所以若这样的低电压的信号线构成为以近距离跨过伴有数百V的电压变动的高侧的第1电路区域61～63，则将受到噪声的影响。因此，为了避开噪声的影响，较为理想的是，在低侧的第2电路区域64上，配置这些低电压的信号线。如第1实施方式所说明的那样，只要将第1控制基板8与第2控制基板5的间隔、即第1导线4的长度设定为20mm以下，就能够以高速驱动SiC-MOSFET等的电力半导体元件。
在第3控制基板1，搭载有包括微型计算机的驱动信号的发生电路，并从第3控制基板1经由第2导线2对第2控制基板5上的信号输入部输出驱动信号。
如上所述，通过将光耦合器3与驱动元件6各自分开而搭载于第2控制基板5与第1控制基板8，能够实现使光耦合器3等的不耐热的元件远离成为高温的半导体模块18。由此，本发明所涉及的半导体装置能够确保更高可靠性。此外，通过将光耦合器3不配置于第3控制基板1而是配置于第2控制基板5，能够实现以与第1控制基板8的距离为20mm以下的状态进行安装，并能够接近地安装驱动元件6与光耦合器3。结果，能够在高温下通过并联驱动稳定地驱动SiC-MOSFET等的高速驱动元件。
【工业实用性】
本发明所涉及的半导体装置能实现高可靠性，对于电力用半导体装置等非常有用。
【符号说明】
1 第3控制基板
2 第2导线
3 光耦合器
4 第1导线
5 第2控制基板
6 驱动元件
8 第1控制基板
9 丝线
10a 第2晶体管
10b 第1晶体管
11a 第2模垫
11b 第1模垫
12 绝缘构件
13 散热板
14 密封树脂
15 散热片
16 外壳
18 半导体模块
20a 正极侧汇流条
20b 接地侧汇流条
21 UO端子
22 VO端子
23 WO端子
25 正极端子
26 接地端子
27 输出端子
28a 第2栅极端子
28b 第1栅极端子
29a 第2源极端子
29b 第1源极端子
50、66、67、68 通孔
51、52、53、61、62、63 第1电路区域
54、64 第2电路区域
55、65 绝缘区域
56a、56b、56c、56d、66a、66b、66c、66d 连接部
72、73、74、75 布线区域
80 信号输入部
81 信号线

Claims (9)

1.一种半导体装置，具备：
半导体模块，其包含与第1栅极端子以及第1源极端子相连接的高侧的半导体元件、以及与第2栅极端子以及第2源极端子相连接的低侧的半导体元件；
第1控制基板，其配置在所述半导体模块上；
保持于所述第1控制基板，并与所述第1栅极端子以及所述第1源极端子相连接第1驱动元件、以及与所述第2栅极端子以及所述第2源极端子相连接的第2驱动元件；
第2控制基板，其配置在所述第1控制基板上；和
多个光耦合器，其保持于所述第2控制基板，并将其输出信号分别向所述第1驱动元件或所述第2驱动元件输入，
所述半导体模块具有在该半导体模块的一边设置的正极端子以及接地端子、和在与该一边相对置的另一边设置的输出端子，
所述第1栅极端子以及所述第1源极端子设置于配置有所述半导体模块的所述正极端子以及所述接地端子的一侧，
所述第2栅极端子以及所述第2源极端子设置于配置有所述半导体模块的所述输出端子的一侧。
2.根据权利要求1所述的半导体装置，其中，
从保持所述高侧的半导体元件的第1模垫引出正极端子，
从保持所述低侧的半导体元件的第2模垫引出输出端子，
所述低侧的半导体元件与接地端子电连接。
3.根据权利要求1或2所述的半导体装置，其中，
所述第1控制基板划分成包含高侧的第1电路区域以及低侧的第2电路区域的多个电路区域，
在所述电路区域彼此之间形成了绝缘区域。
4.根据权利要求3所述的半导体装置，其中，
连接所述第2控制基板的信号输入部与所述光耦合器的多个信号线，配置在所述第1控制基板的低侧的所述第2电路区域上。
5.根据权利要求3所述的半导体装置，其中，
连接所述第1控制基板的低侧的控制信号线与所述第2控制基板的控制信号线的连接部，设置在所述第1控制基板的所述第1电路区域与所述第2电路区域之间的附近。
6.根据权利要求5所述的半导体装置，其中，
所述连接部在所述第1控制基板的所述第1电路区域与所述第2电路区域之间的附近，按照在俯视下排列成直线状的方式设置有多个。
7.根据权利要求1、2、4～6中任意一项所述的半导体装置，其中，
所述第2控制基板在以俯视观察的情况下，面积比所述第1控制基板小。
8.根据权利要求1、2、4～6中任意一项所述的半导体装置，其中，
连接所述第1控制基板与所述第2控制基板的导线的长度为20mm以下。
9.根据权利要求1、2、4～6中任意一项所述的半导体装置，其中，
所述高侧的半导体元件以及所述低侧的半导体元件是由宽带隙材料构成的器件。
CN201410317484.2A 2013-07-05 2014-07-04 半导体装置 Active CN104282669B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013141476 2013-07-05
JP2013-141476 2013-07-05
JP2014097433A JP6337394B2 (ja) 2013-07-05 2014-05-09 半導体装置
JP2014-097433 2014-05-09

Publications (2)

Publication Number Publication Date
CN104282669A true CN104282669A (zh) 2015-01-14
CN104282669B CN104282669B (zh) 2018-11-20

Family

ID=51059325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410317484.2A Active CN104282669B (zh) 2013-07-05 2014-07-04 半导体装置

Country Status (4)

Country Link
US (1) US8916967B1 (zh)
EP (1) EP2822366B1 (zh)
JP (1) JP6337394B2 (zh)
CN (1) CN104282669B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110115115A (zh) * 2017-01-17 2019-08-09 株式会社藤仓 布线体和布线体组件
CN113692492A (zh) * 2019-04-18 2021-11-23 三菱重工制冷空调系统株式会社 车载用电动压缩机

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014037989A1 (ja) * 2012-09-04 2014-03-13 富士電機株式会社 インテリジェント・モジュール
JP6129326B2 (ja) * 2013-09-18 2017-05-17 日立オートモティブシステムズ株式会社 電力変換装置
US10701841B2 (en) * 2014-10-31 2020-06-30 Algozen Corporation Mounting apparatus, for mounting at least one heat dissipating electrical device, optionally including a heat sink body for solid, gas and fluid heat exchange, and circuit board assembly providing interface between circuits
CN105118818B (zh) * 2015-07-20 2018-08-21 东南大学 一种方形扁平无引脚封装结构的功率模块
US10348216B2 (en) * 2016-03-02 2019-07-09 Mitsubishi Electric Corporation Electric power converting apparatus with inner plane of control board fixed to housing
JP7413273B2 (ja) * 2018-10-15 2024-01-15 ローム株式会社 制御モジュールおよび半導体装置
JP2020178479A (ja) * 2019-04-19 2020-10-29 日本電産エレシス株式会社 インバータユニット
CN113973443A (zh) * 2020-07-23 2022-01-25 庆鼎精密电子（淮安）有限公司 软硬结合电路板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774353A (en) * 1995-04-12 1998-06-30 Allen Bradley Company, Inc. Fixture for motor controller power substrate and motor controller incorporating
JP2001237368A (ja) * 2000-02-21 2001-08-31 Mitsubishi Electric Corp パワーモジュール
CN1448669A (zh) * 2002-03-29 2003-10-15 日立空调系统株式会社 冷冻装置和在该装置中使用的逆变器装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645516A (ja) * 1992-07-27 1994-02-18 Sanyo Electric Co Ltd 混成集積回路装置
DE10101086B4 (de) * 2000-01-12 2007-11-08 International Rectifier Corp., El Segundo Leistungs-Moduleinheit
JP3682550B2 (ja) * 2002-03-29 2005-08-10 株式会社日立製作所 冷凍装置及びそれに用いられるインバータ装置
JP4909712B2 (ja) * 2006-11-13 2012-04-04 日立オートモティブシステムズ株式会社 電力変換装置
CN100582844C (zh) * 2006-12-15 2010-01-20 富准精密工业(深圳)有限公司 嵌入式光学对焦镜头结构
JP5029900B2 (ja) * 2007-11-20 2012-09-19 アイシン・エィ・ダブリュ株式会社 モータの制御装置
JP5171520B2 (ja) 2008-09-30 2013-03-27 日立オートモティブシステムズ株式会社 電力変換装置
CN103081330A (zh) * 2010-08-24 2013-05-01 三菱电机株式会社 功率转换装置
DE102011080912A1 (de) * 2011-08-12 2013-02-14 Bayerische Motoren Werke Aktiengesellschaft Fahrzeug mit Leistungselektronik
JP5591211B2 (ja) * 2011-11-17 2014-09-17 三菱電機株式会社 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774353A (en) * 1995-04-12 1998-06-30 Allen Bradley Company, Inc. Fixture for motor controller power substrate and motor controller incorporating
JP2001237368A (ja) * 2000-02-21 2001-08-31 Mitsubishi Electric Corp パワーモジュール
CN1448669A (zh) * 2002-03-29 2003-10-15 日立空调系统株式会社 冷冻装置和在该装置中使用的逆变器装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110115115A (zh) * 2017-01-17 2019-08-09 株式会社藤仓 布线体和布线体组件
CN113692492A (zh) * 2019-04-18 2021-11-23 三菱重工制冷空调系统株式会社 车载用电动压缩机
US12015330B2 (en) 2019-04-18 2024-06-18 Mitsubishi Heavy Industries Thermal Systems, Ltd. Vehicle-mounted electric compressor

Also Published As

Publication number Publication date
US20150008443A1 (en) 2015-01-08
CN104282669B (zh) 2018-11-20
JP2015029403A (ja) 2015-02-12
EP2822366B1 (en) 2016-05-11
US8916967B1 (en) 2014-12-23
EP2822366A3 (en) 2015-05-06
EP2822366A2 (en) 2015-01-07
JP6337394B2 (ja) 2018-06-06

Similar Documents

Publication Publication Date Title
CN104282669A (zh) 半导体装置
CN106341051A (zh) 电力变换装置及驱动装置
US20150171764A1 (en) Power conversion apparatus
EP3660899A1 (en) Semiconductor module
CN105280625A (zh) 半导体装置和电子设备
CN202652080U (zh) 半导体装置
CN104303297A (zh) 电力用半导体模块
US9607931B2 (en) Semiconductor device for suppressing a temperature increase in beam leads
CN108011508A (zh) 具有共源极电感布局以避免直通的逆变器切换器件
CN109427720A (zh) 具有多层基底的功率模块
JPWO2020004153A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
US20160006370A1 (en) Power conversion apparatus
CN109360820B (zh) 多路分支布局布线的功率模块及功率模组
CN105374811B (zh) 一种功率模块
CN105374808B (zh) 一种功率模块
CN110335864A (zh) 一种功率模组
CN107710580A (zh) 用于转换器的快速开关的电路布置
JP6896831B2 (ja) 半導体モジュールおよび電力変換装置
CN203932060U (zh) 智能功率模块
CN102484110A (zh) 电力半导体模块
CN105470249A (zh) 一种功率模块
CN205211749U (zh) 一种功率模块
CN115911012A (zh) 一种igbt模块
CN105374803B (zh) 一种功率模块
CN209515663U (zh) 多路分支布局布线的功率模块及功率模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151231

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant