CN104282572B - Vdmos器件制造方法 - Google Patents
Vdmos器件制造方法 Download PDFInfo
- Publication number
- CN104282572B CN104282572B CN201310291347.1A CN201310291347A CN104282572B CN 104282572 B CN104282572 B CN 104282572B CN 201310291347 A CN201310291347 A CN 201310291347A CN 104282572 B CN104282572 B CN 104282572B
- Authority
- CN
- China
- Prior art keywords
- layer
- protective layer
- semiconductor device
- grid
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 111
- 239000011241 protective layer Substances 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 49
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000001259 photo etching Methods 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000002253 acid Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000006396 nitration reaction Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 230000010354 integration Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 241000854350 Enicospilus group Species 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000975 co-precipitation Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种VDMOS器件制造方法，包括：提供半导体器件；在半导体器件上形成具有开口的第一保护层；沉淀第二保护层，第二保护层覆盖第一保护层和半导体器件的顶面；刻蚀第二保护层，以去除覆盖在第一保护层顶面和半导体器件顶面上部分的第二保护层、仅余覆盖在开口的侧壁表面的第二保护层形成侧墙；刻蚀半导体器件形成沟槽；生长第一栅极氧化层和多晶硅层；刻蚀多晶硅层形成栅极；去除侧墙，并在栅极旁形成源区；热氧化栅极和源区的顶面，形成第二栅极氧化层；去除所述第一保护层，形成位于第二栅极氧化层之间的接触孔；形成源极金属层、漏极金属层和栅极金属层。本方法可有效提高了元胞集成度，节约芯片的制造成本。
Description
技术领域
本发明涉及半导体制造技术，尤其涉及一种VDMOS器件制造方法。
背景技术
垂直双扩散金属氧化物半导体场效应管(vertical double-diffused MOSFET，VDMOS)为功率器件的一种，由于其具有高输入阻抗和低导通压降等优势，因而，在现有技术中得到广泛应用。
图1A为现有技术中VDMOS制造方法中第一层光刻后形成的器件结构示意图；图1B为现有技术中VDMOS制造方法中第二层光刻后形成的器件结构示意图；图1C为现有技术中VDMOS制造方法中第三层光刻后形成的器件结构示意图。现有技术中，VDMOS器件的制造过程中，需要利用四层光刻才能形成其主体结构，如图1A-1C所示，具体包括：
第一层光刻，在半导体器件上形成沟槽11；
第二层光刻，在上述半导体器件上、对应沟槽11形成源区12；
第三层光刻，在源区12之间形成接触孔13；
第四层光刻，利用金属层光刻形成填充于金属孔的金属连线(图未示)。
由于实施光刻工艺时，存在套准偏差，使得各沟槽11之间的最小间距受到限制，因为，一旦将各沟槽11之间间距设计得过小，就会扩大套准误差的影响，从而出现如图1D所示的、栅极14和源极12短路的情况。可见，需要保证使各沟槽11之间的间距大于特定值，即，组成VDMOS器件的元胞所占面积需大于特定值，导致VDMOS器件的元胞集成度低，导致芯片制造成本居高不下。另外，光刻工艺本身成本也较高，现有技术中的四次光刻也增加了VDMOS的制造成本。
发明内容
针对现有技术中的上述缺陷，本发明提供一种VDMOS器件制造方法，以提高制造出的VDMOS器件的元胞集成度、降低制造成本。
本发明提供一种VDMOS器件制造方法，包括：
提供半导体器件；
在所述半导体器件上形成具有开口的第一保护层，所述开口露出所述半导体器件的顶面；
沉淀第二保护层，所述第二保护层覆盖所述第一保护层和所述半导体器件的顶面；
刻蚀所述第二保护层，以去除覆盖在所述第一保护层顶面和所述半导体器件顶面上部分的所述第二保护层、仅余覆盖在所述开口的侧壁表面的所述第二保护层形成侧墙；
刻蚀所述半导体器件形成沟槽，所述沟槽位于所述开口内；
生长第一栅极氧化层和多晶硅层，所述第一栅极氧化层覆盖于所述沟槽的表面，所述多晶硅层覆盖所述第一栅极氧化层、所述侧墙及所述第一保护层；
刻蚀所述多晶硅层形成栅极；
去除所述侧墙，并在所述栅极旁形成源区；
热氧化所述栅极和所述源区的顶面，形成第二栅极氧化层；
去除所述第一保护层，形成位于所述第二栅极氧化层之间的接触孔；
形成源极金属层、漏极金属层和栅极金属层。
本发明提供的VDMOS器件制造方法，通过在第一保护层和侧墙的掩护下，利用刻蚀直接形成沟槽，之后再以沟槽为基准形成源区、栅极及接触孔，无需使用光刻形成沟槽和接触孔，保证了接触孔与沟槽位置的对应性，即便沟槽之间间距较小时，也可保证接触孔形成于沟槽之间，而不会发生源区和栅极短路的情况；因而，也可以允许各沟槽之间的形成更小的间距，有效提高了元胞集成度，有效降低了芯片的制造成本；另外，本方法所使用的光刻工序总数量也有效减少，从而进一步节约了成本。
附图说明
图1A为现有技术中VDMOS制造方法中第一层光刻后形成的器件结构示意图；
图1B为现有技术中VDMOS制造方法中第二层光刻后形成的器件结构示意图；
图1C为现有技术中VDMOS制造方法中第三层光刻后形成的器件结构示意图；
图1D为现有技术中光刻过程中套准偏差较大而导致栅极和源极短路的情况示意图；
图2为本发明VDMOS器件制造方法一实施例的流程图；
图3A为本发明另一实施例的VDMOS器件制造方法中垫氧层形成后的结构示意图；
图3B为本发明另一实施例的VDMOS器件制造方法中注入P型体区后的结构示意图；
图4为本发明另一实施例的VDMOS器件制造方法中氮化硅层形成后的结构示意图；
图5为本发明另一实施例的VDMOS器件制造方法中形成的第一保护层后结构示意图；
图6为本发明另一实施例的VDMOS器件制造方法中第二保护层形成后的结构示意图；
图7为本发明另一实施例的VDMOS器件制造方法中侧墙形成后的结构示意图；
图8为本发明另一实施例的VDMOS器件制造方法中沟槽形成后的结构示意图；
图9为本发明另一实施例的VDMOS器件制造方法中多晶硅层形成后的结构示意图；
图10为本发明另一实施例的VDMOS器件制造方法中栅极形成后的结构示意图；
图11为本发明另一实施例的VDMOS器件制造方法中侧墙去除、且源区形成后的结构示意图；
图12为本发明另一实施例的VDMOS器件制造方法中第二栅极氧化层形成后的结构示意图；
图13为本发明另一实施例的VDMOS器件制造方法中第一保护层去除后的结构示意图；
图14为本发明另一实施例的VDMOS器件制造方法中接触孔形成后的结构示意图；
图15为本发明另一实施例的VDMOS器件制造方法中金属层形成后的结构示意图。
具体实施方式
图2为本发明一种VDMOS器件制造方法一实施例的流程图；如图2所示，本实施例提供一种VDMOS器件制造方法，包括：
S201、提供半导体器件。该半导体器件可以为N型半导体，具体地可以包括底层的衬底N1、顶层的P型体区，以及形成于衬底N1和P型体区之间的外延层N2(请参照图3B)；其中外延层的材质可为单晶硅。
当然，该半导体器件也可以为P型半导体。
S202、在该半导体器件上形成具有开口30的第一保护层31，开口30露出半导体器件的顶面(请参照图5)；即，经本步骤处理后的半导体器件结构如图5所示，第一保护层31形成的开口30可以露出P型体区的顶面。
S203、沉淀第二保护层32，第二保护层32覆盖第一保护层31和半导体器件的顶面(请参照图6)。
S204、刻蚀第二保护层32(如图6所示)，以去除覆盖在所述第一保护层顶面和所述半导体器件顶面上部分的所述第二保护层、仅余覆盖在所述开口的侧壁表面的所述第二保护层形成侧墙。
需要说明的是，上述第一保护层与第二保护层应为不同物质，以在刻蚀第二保护层时，可以选择一种仅与第二保护层反应、而不与第一保护层反应的刻蚀气体或液体，以保留第一保护层；同时通过控制刻蚀的时间，还可以留下位于开口侧壁处的第二保护层，即形成侧墙33(请参照图7)。
S205、刻蚀该半导体器件形成沟槽303，沟槽303位于开口30内(如图8所示)。即，利用上述第一保护层和侧墙的阻挡进行自对准刻蚀，以形成沟槽，且侧墙围绕在刻蚀形成的沟槽的槽口周围，而在厚度方向上沟槽则一直延伸至上述外延层、以露出外延层。
S206、生长第一栅极氧化层304和多晶硅层34，该第一栅极氧化层304覆盖于沟槽的表面，多晶硅层34覆盖第一栅极氧化层304、侧墙33及第一保护层31(如图9所示)。
S207、刻蚀多晶硅层34形成栅极35(请参照图10)；即利用可以与多晶硅反应、但不与前述第一保护层和侧墙反应的刻蚀气体或液体刻蚀掉上述沟槽上方的多晶硅，使得余下的多晶硅层的表面刚好与侧墙33的底面平齐。
S208、去除侧墙33，并在栅极35旁形成源区36(请参照图11)。
类似地，可以利用能与构成第二保护层反应、但不与第一保护层反应的溶液腐蚀掉侧墙；然后可通过注入方式在栅极旁形成源区36。
S209、热氧化栅极35和源区36的顶面，形成第二栅极氧化层37；其中，第二栅极氧化层37的顶面可高于第一保护层31的顶面、或者与第一保护层31的顶面平齐(如图12所示)。
S210、去除第一保护层31，形成位于第二栅极氧化层37之间的接触孔38(请参照图14)。具体可以利用湿法腐蚀的方式去除该第一保护层，即利用与第一保护层反应、但不会与第二栅极氧化层反应的溶液与腐蚀掉前述步骤中形成的第一保护层。
S211、形成源极金属层、漏极金属层和栅极金属层，即在接触孔38内和第二栅极氧化层37上生长金属层39(如图15所示)，然后再经光刻、刻蚀形成源极金属层、漏极金属层和栅极金属层，从而完成一个VDMOS器件。
本实施例提供的VDMOS器件制造方法，通过在第一保护层和侧墙的掩护下，利用刻蚀直接形成沟槽，之后再以沟槽为基准形成源区、栅极及接触孔，无需使用光刻形成沟槽和接触孔，保证了接触孔与沟槽位置的对应性，即便沟槽之间间距较小时，也可保证接触孔形成于沟槽之间，而不会发生源区和栅极短路的情况；因而，也可以允许各沟槽之间的形成更小的间距，有效提高了元胞集成度，有效降低了芯片的制造成本；另外，本方法所使用的光刻工序总数量也有效减少，从而进一步节约了成本。
下面将以一具体实施例详细本发明的技术方案。如图3A～15所示，本实施例中提供的VDMOS器件制造方法，包括：
S401、在半导体衬底N1上形成外延层N2，该外延层为单晶硅。
S402、生长垫氧层301，垫氧层301覆盖上述外延层；具体地，可以采用热氧化的方式在外延层上生长出一层厚度在0.05～1.30μm的二氧化硅作为垫氧层301，其中，热氧化温度可以在1000℃左右。
经S401和S402处理后的半导体器件结构如图3A所示。
S403、注入P型体区300，即在垫氧层301与外延层之间注入剂量约为1.0E13个/cm2的硼离子，驱入后形成位于外延层N2与垫氧层301之间P型体区300。其中，驱入的温度约为1150℃，时间约为100min。
S404、在垫氧层301上生长出厚度0.1～0.5μm的氮化硅层302，生长温度可以为780℃。
经S404处理后的半导体器件结构如图4所示。
S405、光刻、刻蚀氮化硅层302和垫氧层301形成开口30，则形成的、带有开口30的氮化硅层302即可作为第一保护层；同时，开口30也贯穿垫氧层301，以露出P型体区的顶面。
经S405处理后的半导体器件结构如图5所示。
S406、利用低压化学沉淀方式生长二氧化硅层，该二氧化硅层覆盖于整个半导体器件(包括氮化硅层302、开口的侧壁和底面)的表面，即可作为第二保护层32。
经S406处理后形成的半导体器件结构如图6所示。
S407、刻蚀上述二氧化硅层，形成侧墙33；即利用可腐蚀掉二氧化硅、但不与氮化硅发生反应的刻蚀气体去除掉氮化硅层302顶部及开口底面上的二氧化硅，使得留下的、开口侧壁处的二氧化硅形成侧墙33。
经S407处理后形成如图7所示的结构。
S408、利用氮化硅层302和侧墙33的屏蔽作用，进行自对准刻蚀，在开口内形成沟槽303。
经该步骤处理后形成如图8所示的结构。
S409、在沟槽303的表面生长第一栅极氧化层304，在第一栅极氧化层304、侧墙33及氮化硅层表面生长多晶硅层34；即形成如图9所示的结构。
S410、通过反应离子刻蚀方式进行多晶硅层34的回刻，以形成栅极，回刻后留下多晶硅层34的顶面与垫氧层301的底面平齐。
经S410处理后形成如图10所示的结构。
S411、利用氢氟酸腐蚀掉材质为二氧化硅的侧墙33；其中，氢氟酸与水之间的比例可以为1:50，而腐蚀处理持续的时间可以根据氢氟酸的浓度及侧墙的高度计算确定。
S412、注入磷或砷离子、并在炉管中进行驱入以形成源区36；其中，磷或砷离子的剂量可以为1E15个/cm2，驱入温度可以为1150℃。
经S411和S412处理后形成的半导体器件结构如图11所示。
S413、进行热氧化，使沟槽303内的多晶硅、源区36的顶面被氧化生成二氧化硅，以形成第二栅极氧化层37。由于在热氧化过程中，氮化硅层不会被氧化，因而保证了第二栅极氧化层37的位置与沟槽303相对应，即形成如图12所示的结构。
S414、利用温度为180℃的磷酸去除掉氮化硅层302(即第一保护层31)；即形成如图13所示的结构。
S415、利用氢氟酸去除垫氧层301，其中反应时间可以根据垫氧层301的厚度和氢氟酸的浓度来确定，且应保证该反应时间，避免超过该反应时间而导致第二栅极氧化层37被腐蚀掉。
经上S415的处理后形成如图14的结构，即，第二栅极氧化层37之间形成了接触孔38，保证了各层之间的相对位置精度，且由于未使用光刻，避免了套装偏差的影响。
S416、进行金属生长，光刻、刻蚀，以形成完整的VDMOS结构。
本实施例提供的VDMOS器件制造方法，除能实现前述实施例的功能和效果外，采用了氮化硅层作为第一保护层、二氧化硅层作为垫氧层，使得各步骤的处理更为简便，且由于在氮化硅层与半导体器件之间还形成了垫氧层，因而对氮化硅层和垫氧层之间存在膨胀率差异起到了补偿作用，有效防止了氮化层与半导体器件因膨胀或收缩差异引发的互相脱离，进而第一保护层与半导体器件的位置对应性，保证了制造出的VDMOS器件的质量。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (3)
1.一种VDMOS器件制造方法，其特征在于，包括：
提供半导体器件；
在所述半导体器件上形成具有开口的第一保护层，所述开口露出所述半导体器件的顶面；
沉淀第二保护层，所述第二保护层覆盖所述第一保护层和所述半导体器件的顶面；
刻蚀所述第二保护层，以去除覆盖在所述第一保护层顶面和所述半导体器件顶面上部分的所述第二保护层、仅余覆盖在所述开口的侧壁表面的所述第二保护层形成侧墙；
刻蚀所述半导体器件形成沟槽，所述沟槽位于所述开口内；
生长第一栅极氧化层和多晶硅层，所述第一栅极氧化层覆盖于所述沟槽的表面，所述多晶硅层覆盖所述第一栅极氧化层、所述侧墙及所述第一保护层；
刻蚀所述多晶硅层形成栅极；
去除所述侧墙，并在所述栅极旁形成源区；
热氧化所述栅极和所述源区的顶面，形成第二栅极氧化层；
去除所述第一保护层，形成位于所述第二栅极氧化层之间的接触孔；
形成源极金属层、漏极金属层和栅极金属层；
所述提供半导体器件包括：
在半导体衬底上形成外延层；
生长垫氧层，所述垫氧层覆盖所述外延层；
注入P型体区，所述P型体区位于所述外延层与所述垫氧层之间；
所述去除所述第一保护层之后，还包括：
去除所述垫氧层；
所述在半导体器件上形成具有开口的第一保护层，具体包括：
在所述垫氧层上生长出厚度为0.1～0.5μm的氮化层；
光刻、刻蚀所述氮化层和垫氧层形成所述开口；
所述带有开口的氮化层为所述第一保护层；
所述第二保护层为二氧化硅层；
所述去除所述侧墙，并在所述栅极旁形成源区，具体包括：
用氢氟酸腐蚀去除所述侧墙；
注入磷或砷离子、并在炉管中驱入以形成所述源区；
所述第二栅极氧化层顶面高于所述第一保护层的顶面、或者与所述第一保护层的顶面平齐。
2.根据权利要求1所述的VDMOS器件制造方法，其特征在于，
所述第一保护层与第二保护层为不同物质，以在刻蚀所述第二保护层时，保留所述第一保护层。
3.根据权利要求1所述的VDMOS器件制造方法，其特征在于，
所述沟槽露出所述外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310291347.1A CN104282572B (zh) | 2013-07-11 | 2013-07-11 | Vdmos器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310291347.1A CN104282572B (zh) | 2013-07-11 | 2013-07-11 | Vdmos器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282572A CN104282572A (zh) | 2015-01-14 |
| CN104282572B true CN104282572B (zh) | 2017-05-03 |
Family
ID=52257350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310291347.1A Active CN104282572B (zh) | 2013-07-11 | 2013-07-11 | Vdmos器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282572B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666361B (zh) * | 2017-03-31 | 2022-04-12 | 深圳尚阳通科技有限公司 | 一种通孔免对位的功率器件及其制造方法 |
| CN108054210B (zh) * | 2017-12-21 | 2021-10-26 | 深圳市晶特智造科技有限公司 | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| CN101471261A (zh) * | 2007-12-27 | 2009-07-01 | 东部高科股份有限公司 | 制造凹槽栅晶体管的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004522305A (ja) * | 2001-04-28 | 2004-07-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチゲート半導体デバイスおよびそれらの製造方法 |
-
2013
- 2013-07-11 CN CN201310291347.1A patent/CN104282572B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| CN101471261A (zh) * | 2007-12-27 | 2009-07-01 | 东部高科股份有限公司 | 制造凹槽栅晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282572A (zh) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI401748B (zh) | 用以於溝槽閘場效電晶體（ｆｅｔ）中形成側向延伸介電層的結構與方法 | |
| CN100452439C (zh) | 半导体器件的晶体管及其制造方法 | |
| CN104733531B (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| JP5466816B2 (ja) | 縦型ｍｏｓトランジスタの製造方法 | |
| CN102024848A (zh) | 用于功率器件的沟槽结构及其制造方法 | |
| CN101960572A (zh) | 具有空腔界定栅极的装置及其制造方法 | |
| KR20090017045A (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
| JP2008053498A (ja) | 半導体装置およびその製造方法 | |
| CN103855018B (zh) | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 | |
| CN101399287B (zh) | 横向扩散金属氧化物半导体结构 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| TW200423402A (en) | DMOS device having a trenched bus structure | |
| CN104282572B (zh) | Vdmos器件制造方法 | |
| CN102013411A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN106206596A (zh) | 分栅式闪存器件制造方法 | |
| US8853027B2 (en) | Split gate flash cell | |
| CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN104952803A (zh) | 半导体结构的形成方法 | |
| CN106298526B (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
| CN102637647A (zh) | 闪存的存储单元的形成方法 | |
| CN116013773A (zh) | 一种dpt功率器件制造方法 | |
| CN102456561A (zh) | 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法 | |
| JP2007067297A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN103377929B (zh) | 垂直双扩散金属氧化物半导体晶体管及其制造方法 | |
| CN103187269A (zh) | 晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100000 9th floor, fangzheng building, Zhongguancun, No. 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |