CN104253155B - 功率器件及其制造方法 - Google Patents

功率器件及其制造方法 Download PDF

Info

Publication number
CN104253155B
CN104253155B CN201410302836.7A CN201410302836A CN104253155B CN 104253155 B CN104253155 B CN 104253155B CN 201410302836 A CN201410302836 A CN 201410302836A CN 104253155 B CN104253155 B CN 104253155B
Authority
CN
China
Prior art keywords
area
power device
field stop
stop layer
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410302836.7A
Other languages
English (en)
Other versions
CN104253155A (zh
Inventor
李奎炫
金永哲
朴庆锡
李峰龙
崔嵘澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QUICK KOREA SEMICONDUCTOR CO Ltd
Original Assignee
QUICK KOREA SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130161778A external-priority patent/KR102155721B1/ko
Application filed by QUICK KOREA SEMICONDUCTOR CO Ltd filed Critical QUICK KOREA SEMICONDUCTOR CO Ltd
Publication of CN104253155A publication Critical patent/CN104253155A/zh
Application granted granted Critical
Publication of CN104253155B publication Critical patent/CN104253155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了具有改善的场阑层的功率器件及其制造方法。所述功率器件包括：由半导体衬底形成的并且为第一导电型的第一场阑层；形成在所述第一场阑层上的并且为所述第一导电型的第二场阑层，所述第二场阑层具有杂质浓度高于所述第一场阑层的区域；形成在所述第二场阑层上的并且为所述第一导电型的漂移区，所述漂移区具有的杂质浓度低于所述第一场阑层；形成在所述漂移区上的多个功率器件单元；以及形成在所述第一场阑层下面的集电极区，其中所述第二场阑层包括具有第一杂质浓度的第一区域和具有第二杂质浓度的第二区域，所述第二杂质浓度高于所述第一杂质浓度。

Description

功率器件及其制造方法
相关申请
本申请要求于2013年4月23日提交的美国部分继续专利申请No.13/868,629的权益，所述专利的公开内容以引用方式全文并入本文。
本申请要求于2013年6月27日在美国专利商标局提交的美国临时申请No.61/840,444的权益和优先权，并且要求于2013年12月23日在韩国知识产权局提交的韩国专利申请No.10-2013-0161778的优先权和权益，所述专利的公开内容以引用方式全文并入本文。
技术领域
一个或多个实施例涉及功率器件及其制造方法，并且更具体地讲，涉及功率器件及其制造方法，其中半导体衬底用作场阑层，并且通过在半导体衬底上生长外延层而形成漂移区。
背景技术
绝缘栅双极晶体管(IGBT)作为功率半导体器件近来已受到关注，该功率半导体器件具有高功率金属氧化物半导体场效应晶体管(MOSFET)的高速开关特性和双极结型晶体管(BJT)的高功率特性。在各种类型的IGBT结构中，场阑(FS)类型的IGBT可被理解为软穿通型的IGBT或浅穿通型的IGBT。这种FS-IGBT可被理解为非穿通(NPT)IGBT技术和PT IGBT技术的组合，因此，理解为具有低饱和集电极-发射极电压、有利的并行操作和耐用性。
然而，比起制造NPT IGBT，制造FS-IGBT需要更薄和更平的晶片，并且集电极区与N-漂移区之间需要n型FS层以防止耗尽区相对于集电极区扩展。
发明内容
一个或多个实施例包括功率器件及其制造方法，其中功率器件(例如场阑-绝缘栅双极晶体管(FS-IGBT))包括基于集电极区与漂移区之间的半导体衬底的FS层，FS层的厚度和集电极区的杂质浓度可以容易地调整，并且FS层的功能有所改善。
另外的方面将部分地在以下描述中阐述，将部分地通过该描述而变得显而易见，或者可通过实施本发明的实施例而了解。
根据本发明的一个或多个实施例，提供了功率器件，其包括：第一导电型的第一场阑层；形成在第一场阑层上的并且为第一导电型的第二场阑层，其具有杂质浓度高于第一场阑层的区域；形成在第二场阑层上的并且为第一导电型的漂移区，其杂质浓度低于第一场阑层；形成在漂移区上的多个功率器件单元；以及形成在第一场阑层下面的集电极区，其中第二场阑层包括具有第一杂质浓度的第一区域和具有第二杂质浓度的第二区域，该第二杂质浓度高于第一杂质浓度。
第一区域和第二区域可彼此接触。
在相同电平下，第二杂质浓度可高于第一杂质浓度。
第二区域的平均杂质浓度可高于第一区域的平均杂质浓度。
第一区域和第二区域可沿着水平方向交替设置。
在相同电平下，第二区域可围绕第一区域。
多个功率器件单元可形成在第一区域上。
功率器件还可包括在漂移区和在第二区域上的边缘终端结构以围绕多个功率器件单元。
集电极区可为不同于第一导电型的第二导电型。
集电极区可包括第一导电型的第一集电极区和第二导电型的第二集电极区，该第二导电型不同于第一导电型。
多个功率器件单元中的一些可形成在第一区域上，而多个功率器件单元中的其余部分可形成在第二区域上。
在第二场阑层中，杂质浓度可从第一场阑层增加至达到最大杂质浓度，然后可朝着漂移区降低。
第一场阑层和漂移区在深度方向上各自可具有均匀的杂质浓度分布。
第一场阑层可通过磨削直拉(CZ)单晶衬底的后表面而形成。
漂移区可通过外延生长在第二场阑层上形成。
第二场阑层可通过离子注入工艺形成，其具有的杂质浓度高于第一场阑层。
第二场阑层可通过第一离子注入工艺形成，其具有第一杂质浓度，而第二区域可通过第二离子注入工艺形成，其具有第二杂质浓度。
多个功率器件单元中的每一个可包括：设置在漂移区上的并且为第二导电型的基部区域，该第二导电型不同于第一导电型；设置在基部区域中的表面部分上的并且为第一导电型的发射极区；以及形成在漂移区、基部区域和穿过栅极绝缘层的发射极区上的栅电极。
多个功率器件单元中的每一个可包括：设置在漂移区上的并且为第二导电型的基部区域，该第二导电型不同于第一导电型；设置在基部区域中的表面部分上的并且为第一导电型的发射极区；栅电极，所述栅电极设置在基部区域和发射极区的多个侧表面之一上，并且嵌入漂移区中；以及设置在栅电极与基部区域、发射极区和漂移区之间的栅极绝缘层。
根据本发明的一个或多个实施例，提供了制造功率器件的方法，该方法包括：制备第一导电型的半导体衬底；通过将第一导电型的杂质离子注入到半导体衬底的前表面中来执行第一离子注入工艺，从而形成注入的场阑层；通过将第一导电型的杂质离子注入到注入的场阑层的一部分来执行第二离子注入工艺，使得注入的场阑层的该部分的杂质浓度高于注入的场阑层的其余部分的杂质浓度；通过在注入的场阑层上生长外延层来形成漂移区，所述外延层具有的杂质浓度低于半导体衬底；在漂移区上形成多个功率器件单元；通过磨削与半导体衬底的前表面相对的后表面来形成场阑层；以及在场阑层下面形成集电极区。
执行第二离子注入工艺可包括：形成覆盖注入的场阑层的第一区域的第一光致抗蚀剂层；通过将第一光致抗蚀剂层用作掩膜来将第一导电型的杂质离子注入到由第一光致抗蚀剂层曝光的注入的场阑层的第二区域中；以及移除第一光致抗蚀剂层。
形成多个功率器件单元可包括在注入的场阑层的第一区域上形成多个功率器件单元。
在相同电平下，第二区域可围绕第一区域，并且该方法还可包括在漂移区和第二区域上形成边缘终端结构以围绕多个功率器件单元。
形成多个功率器件单元可包括：在漂移区的某个表面区域上形成第二导电型的基部区域，该第二导电型不同于第一导电型；在基部区域的某个表面区域上形成第一导电型的发射极区；在漂移区、基部区域和穿过栅极绝缘层的发射极区上形成栅电极；以及在基部区域和发射极区上形成发射极电极。
形成多个功率器件单元可包括：在漂移区的某个表面区域上形成第二导电型的基部区域，该第二导电型不同于第一导电型；在基部区域的某个表面区域上形成第一导电型的发射极区；形成与基部区域和发射极区的多个侧表面之一相邻的沟槽，并且通过将漂移区的表面的一部分移除至一定深度而在其中具有容纳空间；形成覆盖沟槽的内表面的栅极绝缘层；在形成栅极绝缘层的沟槽中形成栅电极；以及在基部区域和发射极区上形成发射极电极。
形成集电极区可包括通过注入第二导电型的杂质离子来形成集电极区，该第二导电型不同于第一导电型。
形成集电极区可包括：通过将第一导电型的杂质离子注入在半导体衬底的后表面上来执行第三离子注入工艺；以及通过将第二导电型的杂质离子注入到半导体衬底的后表面的一部分中来执行第四离子注入工艺(该第二导电型不同于第一导电型)，使得集电极区的一部分为不同于集电极区的其余部分的导电型。
执行第四离子注入工艺可包括：形成第二光致抗蚀剂层以覆盖半导体衬底的后表面的一部分；通过将第二光致抗蚀剂层用作掩膜来将第二导电型的杂质离子注入到由第二光致抗蚀剂层曝光的半导体衬底的后表面的其余部分中；以及移除第二光致抗蚀剂层。
附图说明
通过以下结合附图对本实施例进行的描述，使这些方面和/或其他方面将变得显而易见和更易于理解，其中：
图1为根据实施例的功率器件的场阑(FS)层的剖视图；
图2为根据另一个实施例的功率器件的FS层的剖视图；
图3A和3B为根据实施例的功率器件的第二FS层的平面图；
图4A至4C为示出根据实施例的功率器件的FS层的掺杂浓度的曲线图；
图5A和5B为根据实施例的功率器件的功率器件单元的剖视图；
图6为根据另一个实施例的功率器件的功率器件单元的剖视图；
图7A至7C分别为根据其他实施例的功率器件的功率器件单元的平面图和剖视图；
图8为根据另一个实施例的功率器件的功率器件单元的剖视图；
图9至17为根据实施例的用于描述制造功率器件的方法的剖视图；
图18至20为根据另一个实施例的用于描述制造功率器件的方法的剖视图；并且
图21至23为根据另一个实施例的用于描述制造功率器件的方法的剖视图。
具体实施方式
由于本发明允许各种变化和许多实施例，所以将在附图中示出并且在书面说明中详细描述示例性实施例。然而，这并非意图将本发明限制于具体的实施方式，并且将要理解，所有不脱离本发明的精神和技术范围的变化、等同物和替代物都涵盖在本发明中。在附图中，相同的附图标号表示相同的元件，并且为了清楚起见，层和区域的尺寸和厚度可被放大。
还应理解，当元件被称为在另一个元件“上”时，其可直接位于其他元件上，或者也可存在介于中间的元件。另一方面，当元件被称为“直接位于”另一个元件上时，可以理解，介于中间的元件不存在。其他描述元件之间关系的表达(例如“在......之间”和“直接在......之间”)可以相同的方式来解释。
虽然诸如“第一”、“第二”等这样的术语可用于描述各种元件，但是这样的元件不能局限于上述术语。上述术语仅用于区别一个元件与另一个元件。例如，在不脱离本发明的范围的情况下，第一元件可被称为第二元件，并且同样地，第二元件可被称为第一元件。
用于单数的表达涵盖复数的表达，除非其在上下文中有明确的不同意思。在本说明书中，应当理解，诸如“包括”或“具有”等的术语旨在指示本说明书所公开的特征、数字、步骤、动作、部件、零件或其组合的存在，而不意图排除可能存在或可能添加一个或多个其他特征、数字、步骤、动作、部件、零件或其组合的可能性。
如本文所用，术语“和/或”包括相关列出项目中的一者或多者的任何和所有组合。
除非另有定义，否则本文所用的技术和科学术语均与本发明所属领域的技术人员普遍理解的意义相同。
在下文中，将参考附图详细地描述本发明的一个或多个实施例。
图1为根据实施例的功率器件1a的场阑(FS)层的剖视图。
参见图1，功率器件1a包括第一FS层110、第二FS层120和漂移区130。功率器件单元可形成在功率器件1a的漂移区130上(或其内)，而集电极区可形成在第一FS层110下面。功率器件单元和集电极区将参照图5A详细描述。
第一FS层110可基于半导体衬底而形成。例如，第一FS层110可通过使用第一导电型的半导体衬底而形成。此处，半导体衬底可为具有足够杂质浓度的杂质掺杂衬底以在场阑-绝缘栅双极晶体管(FS-IGBT)中形成FS层，即具有足够杂质浓度以防止耗尽区扩展至第二导电型的集电极区，该集电极区形成在与面向漂移区130的半导体衬底的表面相对的表面上。用于形成第一FS层110的半导体衬底的杂质浓度可为约1E14/cm3至约1E16/cm3。例如，第一导电型可为N型，第二导电型可为P型，并且用于形成第一FS层110的半导体衬底可为N型杂质掺杂的N0半导体衬底。
因此，基于半导体衬底的第一FS层110在高度(或深度)方向(z方向)上可具有几乎均匀的杂质浓度分布。换句话讲，第一FS层110可具有总体恒定的杂质浓度。
另外，形成第一FS层110的半导体衬底可为根据直拉(CZ)技术生成的单晶衬底，该直拉技术广泛和普遍用于制造大直径晶片。由于与通过浮区(FZ)技术制造的衬底相比，通过CZ技术制造的半导体衬底较经济，所以半导体衬底可用于实现经济的功率器件。
第二FS层120可通过在第一FS层110上注入第一导电型的杂质离子而形成。详细地讲，第二FS层120可通过以下步骤形成：将第一导电型的杂质离子注入在第一导电型的半导体衬底的上部区域上，然后通过热处理激活该杂质离子。在第二FS层120中，杂质浓度可从第一FS层110的杂质浓度(沿着z方向)逐渐增加至最大杂质浓度，然后从最大杂质浓度(沿着z方向)逐渐降低至在第二FS层120上的漂移区130的杂质浓度。例如，第二FS层120的最大杂质浓度可为约1E15/cm3至约2E17/cm3。然而，第二FS层120的最大杂质浓度并不限于此。此处，杂质浓度为由激活的杂质离子产生的杂质的浓度，并且可基本上与在离子注入工艺过程中注射的杂质浓度相同。
由于第一FS层110基于半导体衬底形成，而第二FS层120通过离子注入工艺形成，所以第一FS层110和第二FS层120可分别被称为FS层和注入的FS层。第二FS层120与第一FS层110一起可防止耗尽区扩展。
由于第二FS层120的存在，第一FS层110的厚度可减小。换句话讲，当FS层仅通过使用半导体衬底而未使用离子注入工艺而实现时，集电极区在半导体衬底的相对侧形成，并且因此，增加FS层的杂质浓度被限制，并且FS层可相对较厚。然而，在当前实施例的功率器件1a中，由于第二FS层120通过离子注入工艺单独形成，所以增加FS层的杂质浓度可不受限制。因此，第一FS层110的厚度可充分降低，其结果是第一FS层110和第二FS层120的厚度总和低于在未使用离子注入工艺的情况下基于半导体衬底形成的FS层的厚度。例如，在未使用离子注入工艺的情况下基于半导体衬底形成的FS层的厚度等于或高于10μm，但是在当前实施例的功率器件1a中，第一FS层110的厚度为约若干μm，并且第二FS层120的厚度也为约若干μm。因此，第一FS层110和第二FS层120的厚度总和可低于10μm。
第二FS层120可作为阻挡件而工作以防止孔从集电极区传送至漂移区130。
第二FS层120可包括第一区域122和第二区域124。第二FS层120的一部分可为第一区域122，而第二FS层120的其余部分(排除第一区域122)可为第二区域124。第二FS层120的第一区域122和第二区域124可彼此接触。换句话讲，第二FS层120的第一区域122和第二区域124可形成高-低接合。
第二区域124可具有高于第一区域122的杂质浓度。在相同电平下，即在高度方向或深度方向(z方向)上的相同电平(或基本上相同的电平)下，第二区域124可具有高于第一区域122的杂质浓度。第一区域122可具有第一杂质浓度，并且第二区域124可具有第二杂质浓度，该第二杂质浓度高于第一杂质浓度。
第二FS层120可通过经第一离子注入工艺来注入第一导电型的杂质离子而形成为具有第一杂质浓度，而第二FS层120的第二区域124可通过经第二离子注入工艺来额外地注入第一导电型的杂质离子而形成为具有第二杂质浓度。因此，第二区域124的平均杂质浓度可高于第一区域122的平均杂质浓度。
由于当功率器件1a进行关闭开关时，孔的电流拖尾可降低，所以第二区域124能够高速开关。
其中第一区域122形成的第二FS层120的区域可被称为低浓度区域L，而其中第二区域124形成的第二FS层的区域可被称为高浓度区域H。因此，其中孔的注射需要减少的功率器件1a的区域可为高浓度区域H，而其余区域可为低浓度区域L，从而根据区域调整注射的孔的量。
第一区域122和第二区域124可各自包括高于第一FS层110的杂质浓度。第一区域122和第二区域124的杂质浓度可在深度方向(z方向)上改变。
漂移区130可通过在第二FS层120上生长第一导电型的外延层而形成。漂移区130可形成为具有低于第一FS层110的杂质浓度。详细地讲，漂移区130可通过在第二FS层120上生长第一导电型的外延层而形成为具有适于第一导电型的功率器件1a的击穿电压的合适的杂质浓度。例如，漂移区130可具有低于或等于1E14/cm3的相对较低的杂质浓度。漂移区130的厚度可根据FS-IGBT所需的击穿电压而改变。例如，当FS-IGBT的击穿电压需要为约600V时，漂移区130的厚度可为约60μm。漂移区130可具有低于第一FS层110的杂质浓度。
如上所述，第二FS层120的杂质浓度可从第一层110的杂质浓度(沿着z方向)逐渐增加至最大杂质浓度，然后从最大杂质浓度(沿着z方向)逐渐降低至漂移区130的杂质浓度。当漂移区130具有低于第一FS层110的杂质浓度时，第二FS层120的一部分的杂质浓度可低于第一FS层110的杂质浓度。换句话讲，第二FS层120可包括与第一FS层110相邻的区域，该区域具有高于第一FS层110的杂质浓度；以及与漂移区130相邻的区域，该区域具有低于第一FS层110的杂质浓度。
当漂移区130外延生长时，掺杂杂质的浓度可改变。因此，漂移区130在深度方向(z方向)上的杂质浓度分布可为恒定的，或者可改变。换句话讲，当漂移区130外延生长时，漂移区130的杂质浓度分布可通过调整掺杂杂质的类型、杂质离子的量和/或杂质离子的扩散时间而改变。在当前实施例的功率器件1a中，漂移区130的杂质浓度分布沿着其深度方向可为均匀的。第一FS层110、第二FS层120的第一区域122和第二区域124，以及漂移区130的杂质浓度分布可如图4A至4C所示。
图2为根据另一个实施例的功率器件1b的FS层的剖视图。在描述图2时，参照图1的重复说明被省去。
参见图2，功率器件1b包括第一FS层110、第二FS层120和漂移区130。功率器件单元可形成在漂移区130上，而集电极区可形成在第一FS层110下面。
第二FS层120可包括第一区域122和第二区域124。第一区域122和第二区域124可沿着水平方向(例如x方向)垂直于高度方向(z方向)交替设置。在深度方向(z方向)上的相同电平下，第二区域124可围绕第一区域122(例如可具有设置在第一区域122每侧上的不同部分，可具有设置成完全围绕第一区域122的部分)。
在图1的功率器件1a中，第二FS层120的第二区域124设置在其中孔的注射可减少的区域中，而第一区域122为第二FS层120的其余区域。在图2的功率器件1b中，第二区域124可形成为围绕第一区域122(例如可具有设置在第一区域122每侧上的不同部分，可具有设置成完全围绕第一区域122的部分)，使得孔主要通过第一区域122被注射。
功率器件1b的第二FS层120的第一区域122和第二区域124的布置方式的例子示于图3A和3B中。
图3A和3B为根据本发明的实施例的功率器件1b的第二FS层120的平面图。详细地讲，图3A和3B为沿图2的线III-III截取的剖视图。
参见图3A，第一区域122可具有沿着一个方向(y方向)延伸的线形形状。另外，第一区域122之间的第二区域124可具有沿着一个方向(y方向)延伸的线形形状。第一区域122和第二区域124可沿着水平方向(例如x方向)交替设置。第一区域122和第二区域124可沿着水平方向(例如x方向)垂直于延伸方向(y方向)交替设置。
参见图3B，第二区域124可形成为完全围绕第一区域122。第一区域122可为由第二区域124限制的第二FS层120的其余部分。多个第一区域122可沿着垂直方向(x方向和y方向)设置成具有矩阵形式的阵列。
传送至漂移区130的孔的量可在图2的功率器件1b中通过调整第一区域122与第二区域124的面积之比来调整。
另外，第一区域122的形状可基于要形成的功率器件单元的形状来选择。例如，如图3A所示，当要形成的功率器件单元具有沿着一个方向(y方向)延伸的线形形状时，第一区域122可具有沿着一个方向(y方向)延伸的线形形状。例如，如图3B所示，当多个功率器件单元形成为具有矩阵形式的阵列时，第一区域122可形成为具有矩阵形式的阵列。
然而，第一区域122的形状不限于与要形成的功率器件单元的形状相似的形状，并且可通过考虑要注射的孔的量而具有任何形状。
图4A至4C为示出根据本发明的实施例的功率器件1b的掺杂浓度的曲线图。详细地讲，图4A为示出沿着图3A的线IVa-IVa的掺杂浓度的曲线图，而图4B和4C为分别示出沿着图2的线IVb-IVb和IVc-IVc的掺杂浓度的曲线图。
参见图4A，图3A的第二FS层120的杂质浓度分布在整个低浓度区域L和高浓度区域H(即第一区域122和第二区域124)上示出。第一区域122的第一杂质浓度D1可低于第二区域124的第二杂质浓度D2。在相同电平下，第一杂质浓度D1和第二杂质浓度D2各自具有恒定值，但是可存在这样的部分：其中由于在第一区域122和第二区域124的边界上的扩散，杂质浓度从第二杂质浓度D1变为第一杂质浓度D1。
参见图4B，图2的功率器件1b的低浓度区域L的杂质浓度分布在深度方向(z方向)上示出。漂移区130可具有第四杂质浓度D4，其沿着深度方向(z方向)为恒定的。作为另外一种选择，如上所述，漂移区130的第四杂质浓度D4可根据深度而改变。
第一区域122的杂质浓度从接触漂移区130的区域到最大杂质浓度区域A逐渐增加至达到第一杂质浓度D1，然后逐渐降低至达到第一FS层110的第三杂质浓度D3。
基于半导体衬底的第一FS层110可具有第三杂质浓度D3，其根据深度为恒定的。
参见图4C，图2的功率器件1b的高浓度区域H的杂质浓度分布在深度方向(z方向)上示出。高浓度区域H在深度方向(z方向)上的杂质浓度分布的趋势几乎类似于图4B的低浓度区域L在深度方向(z方向)上的杂质浓度分布。
第二区域124的杂质浓度从接触漂移区130的区域到最大杂质浓度区域B逐渐增加至达到高于第一杂质浓度D1的第二杂质浓度D2，然后逐渐降低至达到第一FS层110的第三杂质浓度D3。
图5A为根据本发明的实施例的功率器件1000a的功率器件单元C1的剖视图。
参见图5A，功率器件1000a包括第一FS层110、第二FS层120、漂移区130、基部区域140、发射极区150、和集电极区160。上述参照图1至4C的关于第一FS层110、第二FS层120、和漂移区130的描述在此处省去。
基部区域140和发射极区150可形成在漂移区130的上表面上。基部区域140可通过以下步骤形成：在漂移区130的上表面上选择性地注入第二导电型的杂质离子，并且通过热处理扩散和/或激活杂质离子。基部区域140可为例如高浓度P型(P+)杂质区域。基部区域140可与漂移区130形成P-N接合区域。基部区域140可根据浓度包括在基部区域140上部处的第一基部区域P++(未示出)和形成在第一基部区域P++下面的第二基部区域P-(未示出)。例如，第一基部区域P++的杂质浓度可为1E19/cm3，而第二基部区域P-的杂质浓度可为约1E17cm3。
发射极区150可通过以下步骤形成：在基部区域140中的某个上表面区域上选择性地注入第一导电型的杂质离子，并且通过热处理扩散和/或激活杂质离子。发射极区150可为例如高浓度N型(N+)杂质区域。例如，发射极区150的杂质浓度可为约1E18/cm3至约1E20/cm3。
发射极电极200可在整个基部区域140和发射极区150形成。另外，栅电极300可形成在漂移区130、基部区域140和穿过栅极绝缘层310的发射极区150上。因此，栅极绝缘层310设置在栅电极300与漂移区130、基部区域140和发射极区150的每个之间。通过向栅电极300施加电压，栅电极300可在漂移区130与发射极区150之间的基部区域140中设置通道。
虽然未示出，但可形成覆盖发射极区200和栅电极300的绝缘层和/或钝化层。
集电极区160可形成在第一FS层110下面。换句话讲，集电极区160可通过以下步骤形成：磨削半导体衬底的后表面，将第二导电型的杂质离子注入到半导体衬底的后表面中，并且通过热处理激活杂质离子。集电极区160可具有相对较小的厚度。例如，集电极区160的厚度可小于或等于1μm。例如，集电极区160可为高浓度P型(P+)杂质区域。集电极区160的杂质浓度可高于第一FS层110和第二FS层120的杂质浓度。集电极电极400可形成在集电极区160的底表面上。
当多个功率器件单元C1形成时，集电极区160可用作公共区域。因此，本文中的功率器件单元同样可指定形成一个IGBT的基部区域和发射极区。
另外，虽然N型功率器件已在上文中有所描述，但是P型功率器件也可通过在相应区域中切换导电型来制造。
在当前实施例的功率器件1000a中，第二FS层120的杂质浓度可通过注入杂质离子形成第二FS层120来精密和容易地控制。另外，通过精密地调整第二FS层120的杂质浓度，第二FS层120的厚度或杂质浓度可被多样地调整。另外，可通过形成第二FS层120来减少孔的注射，从而包括具有第一杂质浓度的第一区域122和具有第二杂质浓度的第二区域124，该第二杂质浓度高于第一杂质浓度。因此，功率器件1000a可通过显著改善电特性(例如开-关开关波形)而具有高速开关特性。
由于第二FS层120与基于半导体衬底的第一FS层110分开形成，所以形成在第一FS层110的底表面上的集电极区160的杂质浓度可以容易地调整。另外，在一些实施中，由于第一FS层110通过磨削半导体衬底的后表面而形成，所以不需要第一FS层110的高能量离子注射工艺和附随的退火扩散处理。
图5B为根据本发明的实施例的功率器件1000b的功率器件单元C2的剖视图。详细地讲，除了基部区域140、发射极区150、栅电极300a和栅极绝缘层310a之外，图5B的功率器件1000b与图5A的功率器件1000a相同，并且因此，已参照图5A在上文中提供的描述为了便于描述而省去。
参见图5B，功率器件1000b可具有沟槽栅极结构。其中具有容纳空间的沟槽T可通过将漂移区130的一部分移除至一定深度而在漂移区130中形成。栅极绝缘层310a形成为覆盖沟槽T的内表面。
此处，沟槽T可与基部区域140和发射极区150的侧表面之一相邻。栅极绝缘层310a形成为覆盖发射极区150的顶部表面的一部分，但是作为另外一种选择，栅极绝缘层310a可能不形成在发射极区150的顶部表面上。
栅电极300a形成于其中形成栅极绝缘层310a的沟槽T的容纳空间中。此处，栅电极300a的顶部表面可形成与漂移区130的顶部表面相同的平面，但是实施例不限于此。例如，栅电极300a的顶部表面可比漂移区130的顶部表面突出更远。
如图5B所示，基部区域140和发射极区150可与包括栅电极300a和栅极绝缘层310a的沟槽T的一个侧壁相邻设置。
当多个功率器件单元C2形成时，集电极区160可形成为一个公共区域。
与图5A的栅电极300不同，图5B的栅电极300a形成于沟槽T中，并且因此，栅电极300a的面积在功率器件1000b中可减小。
参见图5A和5B，第二FS层120的第二区域124可起到阻挡件的作用以防止孔从集电极区160传送至漂移区130。换句话讲，孔注射H.I可主要通过第二FS层120的第一区域122来进行。因此，由于在关闭功率器件1000a或1000b的过程中，第二区域124减小孔的电流拖尾，所以功率器件1000a和1000b可进行高速开关。
图6为根据本发明的另一个实施例的功率器件1000c的功率器件单元C的剖视图。
参见图6，功率器件1000c可包括多个功率器件单元C。功率器件单元C可为图5A的功率器件单元C1或图5B的或功率器件单元C2，但是不限于此。功率器件单元C可包括漂移区130和形成在其上的所有元件以形成一个IGBT。
在图5A的功率器件1000a或图5B的功率器件1000b中，第二区域124可形成为对应于一个功率器件单元C1或C2。功率器件1000a还可包括发射极电极(未示出)、栅电极(未示出)和集电极电极(未示出)。然而，不管功率器件单元C的布置方式如何，图6的功率器件1000c都可包括第二区域124。换句话讲，当功率器件1000c包括功率器件单元C时，第二区域124可自由布置成从集电极区160至漂移区130调整要注射的孔的量。孔注射H.I可主要通过第二FS层120的第一区域122来进行。因此，可选择布置第一区域122和第二区域124的面积之比以根据需要增加或减少孔注射。
图7A为根据本发明的另一个实施例的功率器件1000d的功率器件单元C的平面图。
参见图7A，功率器件1000d可包括多个功率器件单元C。功率器件1000d可为例如分开以形成一个功率器件封装的一个功率器件模具。
功率器件1000d可包括其中形成功率器件单元C的有源区AR，和围绕有源区AR的边缘终端区ER。边缘终端区ER可具有围绕有源区AR的环形形状，并且下文所述的边缘终端结构可在整个边缘终端区ER形成或者在一些边缘终端区ER上形成。
在图7A中，多个功率器件单元C沿着竖直方向布置成具有矩阵形式的阵列，但是功率器件单元C的布置方式不限于此。
图7B为根据本发明的另一个实施例的功率器件1000d-1的功率器件单元C的剖视图。详细地讲，图7B为示出图7A的有源区AR和边缘终端区ER的功率器件单元C的剖视图。
参见图7B，功率器件1000d-1可包括多个功率器件单元C。功率器件1000d-1还可包括发射极电极(未示出)、栅电极(未示出)和集电极电极(未示出)。功率器件单元C可形成于有源区AR中。边缘终端结构ET可形成在边缘终端区ER中的漂移区130的上部上。如图7A所示，边缘终端结构ET可沿着围绕有源区AR的边缘终端区ER设置在漂移区130的上部上，以围绕功率器件单元C。
如参照图5A所述，由漂移区130和基部区域140形成的在漂移区130与功率器件单元C之间的P-N接合区不连续贯穿其中形成功率器件的整个晶片。换句话讲，当一个功率器件模具被锯开以形成功率器件封装时，电场聚集在P-N接合区的末端处生成，并且因此，功率器件的击穿电压可降低。因此，边缘终端结构ET可沿着功率器件模具的边缘形成，即，围绕多个功率器件单元C。边缘终端结构ET可具有任何形状，并且关于其详细结构的描述在此处省去。例如，边缘终端结构ET可具有如US 7872300、US 7074715、US 825873和US 2012-161274中所公开的结构，但是不限于此。
重新参考图7B，边缘终端结构ET可形成在功率器件1000d-1中的第二FS层120的第二区域124上。另外，多个功率器件单元C可形成在功率器件1000d-1中的第二FS层120的第一区域122上。在这种情况下，孔接合H.I可主要通过第一区域122朝着功率器件单元C进行。因此，上述电场聚集可减少，并且因此防止功率器件1000d-1的击穿电压降低。另外，由于边缘终端结构ET可形成为占据相对较小的面积，所以更多的功率器件单元C可形成于具有相同面积的功率器件1000d-1中，并且因此，功率器件1000d-1可具有更高的驱动电流。
另外，选择性地，边缘终端结构ET可覆盖第二区域124的整个顶部表面，并且可形成在第一区域122的一部分上，并且多个功率器件单元C可相对设置在第一区域122中，以便减少从与第二区域124相邻的第一区域122的区域注射到边缘终端结构ET的孔的数量。
换句话讲，第一区域122形成于有源区AR中，而第二区域124形成于图7B中的边缘终端区ER中，但是作为另外一种选择，有源区AR和边缘终端区ER的边界可形成为从第一区域122和第二区域124的边界设置在第一区域122内。
图7C为根据本发明的另一个实施例的功率器件1000d-2的功率器件单元C的剖视图。详细地讲，图7C为示出图7A的有源区AR和边缘终端结构ET的功率器件单元C的剖视图。上述已参照图7B提供的描述在此处省去。
参见图7C，功率器件1000d-2可包括多个功率器件单元C。功率器件单元C可形成于有源区AR中。边缘终端结构ET可形成在边缘终端区ER中的漂移区130的上部上。
在功率器件1000d-2中，第二FS层120的第一区域122可仅在有源区AR的一部分上形成。换句话讲，第二FS层120的第一区域122和第二区域124可设置为使得图7C的功率器件1000d-2具有图6的功率器件1000c和图7B的功率器件1000d-1的特性。因此，上述电场聚集可减少，从而防止功率器件1000d-2的击穿电压降低，并且同时，孔注射H.I可根据需要增加或减少。
图8为根据本发明的另一个实施例的功率器件1000e的功率器件单元C的剖视图。
参见图8，功率器件1000e包括形成于第一有源区AR1和第二有源区AR2中的多个功率器件单元C。功率器件1000e的集电极区160a可包括第一导电型的第一集电极区162和第二导电型的第二集电极区164。第一集电极区162可具有高于第一FS层110的杂质浓度。第二集电极区164可具有高于第一集电极区162的杂质浓度。
由于集电极区160a包括第一导电型的第一集电极区162和第二导电型的第二集电极区164，所以功率器件单元C可作为短路阳极IGBT或反向传导IGBT而工作。
此处，当第二FS层120的第一区域122形成于第一有源区AR1中，并且第二FS层120的第二区域124形成于第二有源区AR2中时，第一有源区AR1和第二有源区AR2中的孔注射H.I可被控制。因此，第一有源区AR1中的功率器件单元C作为一般IGBT而工作，而第二有源区AR2中的功率器件单元C作为短路阳极IGBT或反向传导IGBT而工作，并且因此，功率器件1000e可实现双模式IGBT。
集电极区160a可通过在半导体衬底的后表面上执行离子注入工艺而形成。因此，为了根据第二集电极区164的存在而对作为一般IGBT而工作的功率器件单元C和作为短路阳极IGBT和反向传导IGBT的功率器件单元C进行分类，穿过半导体衬底的后表面的离子注入工艺过程中的对准精度是重要的。然而，由于功率器件单元C朝着半导体衬底的顶部表面而形成，所以难以在穿过半导体衬底的后表面的离子注入工艺过程中精确地分类和对准。
然而，在当前的实施例中，由于第二FS层120通过穿过半导体衬底的顶部表面的离子注入工艺而形成，所以第二FS层120可容易地与功率器件单元C对准。因此，双模式IGBT可在无需进行穿过半导体衬底的后表面的对准的情况下容易地实现。
虽然示于图5A或5B中的集电极电极400未示于图7B、7C和8中，但是图5A或5B的集电极电极400可形成在集电极区160和160a的底部表面上。相似地，图5A或5B的发射极电极200和栅电极300或栅极绝缘层300a可形成在图7B、7C和8的功率器件单元C上。
现在将描述根据本发明的一个或多个实施例的制造功率器件的方法。制造图5A、5B和8的功率器件1000a、1000b和1000e的方法参照图9至23描述。
图9至17为根据本发明实施例的用于描述制造功率器件的方法的剖视图。详细地讲，示于图9至17的方法用于制造图5A的功率器件1000a。
参见图9，制备第一导电型的半导体衬底100。例如，第一导电型可为N型，并且在这种情况下，可制备N型杂质离子掺杂的N0半导体衬底。此处，半导体衬底100可为N型杂质离子掺杂的衬底，其具有FS-IGBT中的FS层所需的杂质浓度，即具有在足够的P型集电极区的侧面处的杂质浓度以防止耗尽区扩展至要形成在半导体衬底100的表面上的P型集电极区。例如，半导体衬底100的杂质浓度可为约1E14/cm3至约1E16/cm3。如图4B和4C的第一FS层110的杂质浓度分布所示，半导体衬底100的杂质浓度分布在半导体衬底100的深度方向上可为均匀的。
半导体衬底100可为根据通常用于制造大直径晶片的CZ技术而制造的衬底。另外，半导体衬底100可通过浮区(FZ)技术来制造。
参见图10，注入层122a通过执行用于注入第一导电型的杂质离子的第一离子注入工艺Imp.1来形成在半导体衬底100的上部区域上。注入层122a的杂质浓度可根据深度方向而改变，并且可为约1E15/cm3至约1E17/cm3。注入层122a的厚度可为约若干μm。在一些情况下，注入层122a的厚度可为约几十μm。
参见图11，第一光致抗蚀剂层510形成在注入层122a的一部分上以覆盖注入层122a的一部分。第一光致抗蚀剂层510可通过光刻工艺而形成。被第一光致抗蚀剂层510覆盖的注入层122a的一部分可为图5A的第一区域122。
参见图12，第二区域124通过执行用于注入第一导电型的杂质离子的第二离子注入工艺Imp.2而在示于图11的注入层122a的一部分上形成，其通过将第一光致抗蚀剂层510用作掩膜而被第一光致抗蚀剂层510曝光。此处，被第一光致抗蚀剂层510覆盖的图11的注入层122a的一部分为第一区域122。在第二离子注入工艺Imp.2之后，第一光致抗蚀剂层510可通过剥离工艺来移除。
参见图11和12，第二FS层120的第一区域122和第二区域124通过第一离子注入工艺Imp.1和第二离子注入工艺Imp.2而形成。第一导电型的杂质离子可通过第一离子注入工艺Imp.1注射到第一区域122中，而第一导电型的杂质离子可通过第一离子注入工艺Imp.1和第二离子注入工艺Imp.2注射到第二区域124中。因此，第二区域124的杂质浓度可高于第一区域122的杂质浓度。
扩散和/或激活过程可在形成第二FS层120时通过热处理来进行。扩散过程可根据情况省去。通过热处理的扩散和/或激活过程可在第一离子注入工艺Imp.1之后和第二离子注入工艺Imp.2之后进行，或者仅在第二离子注入工艺Imp.2之后进行。
参见图13，漂移区130通过在第二FS层120上生长第一导电型的外延层而形成。漂移区130可具有低于半导体衬底100的杂质浓度。漂移区130可通过生长N型外延层而形成，该N型外延层具有适于N型功率器件(例如FS-IGBT)的击穿电压的合适的杂质浓度。漂移区130的厚度可根据FS-IGBT所需的击穿电压而不同。例如，当FS-IGBT的击穿电压需要为约600V时，漂移区130的厚度可为约60μm。
杂质浓度可在外延生长漂移区130时调整。因此，漂移区130的杂质浓度分布可为恒定的或者可在其深度(或厚度)方向上改变。换句话讲，漂移区130的杂质浓度分布可根据设计者的意图而改变。例如，根据深度，漂移区130的杂质浓度可为均匀的。
参见图14，基部区域140通过以下步骤形成：选择性地将第二导电型的杂质离子(例如P型杂质离子)注入到漂移区130的某个上表面区域中，该第二导电型不同于第一导电型；并且扩散和/或激活杂质离子。基部区域140可为例如P型高浓度(P+)杂质区域，并且可与漂移区130形成P-N接合区。
发射极区150可通过以下步骤形成：选择性地将第一导电型的杂质离子(例如N型杂质离子)注入到基部区域140中的某个上表面部分中，并且扩散和/或激活杂质离子。发射极区150可为例如N型高浓度(N+)杂质区域。此处，扩散可在注射杂质离子之后，在进行热处理的过程中进行。
参见图15，发射极电极200形成以在形成发射极区150之后接触基部区域140和发射极区150。另外，栅极绝缘层310形成在漂移区130的表面区域上，并且基部区域140和发射极区150的顶部表面的一部分，以及栅电极300形成在栅极绝缘层310上。通过向栅电极300施加电压，栅电极300可在漂移区130与发射极区150之间的基部区域140的一部分中设置通道。
在形成发射极电极200和栅电极300之后，绝缘层(未示出)和/或钝化层(未示出)可进一步形成以覆盖发射极电极200和栅电极300。
参见图16，第一FS层110通过移除图15的所述半导体衬底100的一部分而形成。换句话讲，在功率器件(例如FS-IGBT)中，第一FS层110基本上具有小于漂移区130的厚度，但是当前的半导体衬底100非常厚。因此，半导体衬底100的厚度通过磨削其后表面来减小。由于集电极区形成在第一FS层110下面，所以磨削之后的半导体衬底100的剩余厚度通过考虑集电极区的厚度来设置。例如，当漂移区130的厚度为约110μm时，半导体衬底100的剩余厚度可为约5至15μm。此处，集电极区的厚度可非常薄，例如约0.3至约1μm。然而，磨削之后的剩余厚度和集电极区的厚度不限于此。
第一FS层110通过磨削半导体衬底100的后表面，同时考虑这样的剩余厚度而形成。由于第一FS层110同样通过磨削半导体衬底100的后表面而形成，所以可能不需要进行用于FS层的高能量离子注射工艺和附随的退火扩散处理。另外，由于第二FS层120已通过注入杂质离子形成在半导体衬底100的上部区域上，所以基于半导体衬底100的第一FS层110可具有足够小的厚度。
另外，由于半导体衬底100保持足够的厚度直至磨削过程，所以半导体衬底100足以作为支承衬底而工作，同时形成基部区域140和发射极区150、发射极电极200、栅电极300、和下述绝缘层。因此，可在使用薄衬底时产生的处理限制(例如衬底滚动现象或用于防止衬底滚动现象的热处理限制)可被解决。
参见图17，集电极区160通过以下步骤在第一FS层110的后表面上形成：执行用于在第一FS层110的磨削表面上注入第二导电型的杂质离子(例如P型杂质离子)的第三离子注入工艺Imp.3，该第二导电型与第一导电型相反；并且退火和扩散杂质离子。此处，集电极区160的杂质浓度可根据器件的断开特性来测定。集电极区160可为例如P型高浓度(P+)杂质区域，并且可具有低于或等于1μm的薄的厚度。
在当前的实施例中，第二FS层120与基于半导体衬底100的第一FS层110分开形成。因此，形成在第一FS层110的底部表面上的集电极区160的杂质浓度一定程度上可自由调整。换句话讲，在当前的实施例中，由于第二FS层120通过离子注入工艺而分开形成在第一FS层110上，所以FS层需要具有高浓度以改善功能的要求与FS层需要具有低浓度以在其下形成集电极区的要求之间的矛盾被解决。
然后，如图5A所示，功率器件1000a(例如FS-IGBT)通过在集电极区160的底部表面上形成集电极电极400来制造。
图18至20为根据另一个实施例的用于描述制造功率器件的方法的剖视图。详细地讲，图5B的功率器件1000b通过使用图18至20的方法来制造。已提供的图9至17的方法的描述被省去。
参见图18，第二FS层120、漂移区130、基部区域140、和发射极区150形成在半导体衬底100上。暴露在彼此相邻的基部区域140与发射极区150之间的漂移区130的面积可小于示于图14的漂移区130的面积，并且第二FS层120、漂移区130、基部区域140、和发射极区150以参照图9至14的上述相同方式形成。
参见图19，沟槽T通过以下步骤形成于漂移区130的上部：将漂移区130的表面的一部分移除至预定深度以形成容纳空间。沟槽T可通过光刻工艺或蚀刻工艺而形成。
此处，沟槽T具有与基部区域140和发射极区150的侧壁之一相邻的侧壁。
参见图20，栅极绝缘层310a形成在沟槽T的内表面上以覆盖沟槽T的内表面。然后，栅电极300a形成于其中栅极绝缘层310a形成的沟槽T的容纳空间中。另外，发射极电极200形成以接触基部区域140和发射极区150。
在图20中，栅极绝缘层310a形成以覆盖发射极区150的顶部表面的一部分，但是根据情况栅极绝缘层310a可能不形成在发射极区150的顶部表面上。如图20所示，栅电极300a的顶部可形成与漂移区130的顶部表面或栅极绝缘层310a的顶部表面相同的平面，或者作为另外一种选择，可比漂移区130的顶部表面或栅极绝缘层310a的顶部表面突出更远。
然后，第一FS层110和集电极区160以参照图16和17所述的相同方式形成，并且如图5B所示，集电极电极400形成在集电极区160的底部表面上，以制造功率器件1000b(例如FS-IGBT)。
除了第一区域122和第二区域124的布置方式之外，图6的功率器件1000c可通过使用图9至20的方法形成，并且因此，其细节在此处省去。
除了第一区域122和第二区域124以及边缘终端结构ET的布置方式之外，图7A-7C的功率器件1000d、1000d-1和1000d-2可通过使用图9至20的方法形成，并且因此，其细节在此处省去。
图21至23为根据另一个实施例的用于描述制造功率器件的方法的剖视图。详细地讲，图8的功率器件1000e通过使用图21至23的方法来制造。
参见图21，第一FS层110、第二FS层120、漂移区130、和功率器件单元C通过使用参照图9至16或图18至20的上述方法而形成。
第一区域122形成于第一有源区AR1中，而第二区域124形成于第二有源区AR2中。另外，多个功率器件单元C可全部形成在第一有源区AR1和第二有源区AR2上。
参见图22，预备集电极区162a通过执行用于注入第一导电型的杂质离子(例如N型杂质离子)的第三离子注入工艺Imp.3a而在第一FS层110的磨削表面上形成。
参见图22和23，第二光致抗蚀剂层520162a形成在预备集电极区162a上以覆盖预备集电极区162a的一部分。第二光致抗蚀剂层520可通过光刻工艺而形成。被第二光致抗蚀剂层520覆盖的预备集电极区162a的一部分可为图8的第一集电极区162。
然后，第二集电极区164通过执行用于注入第二导电型的杂质离子的第四离子注入工艺Imp.3b而在预备集电极区162a的一部分上形成，该预备集电极区162a通过将第二光致抗蚀剂层520用作掩膜而被第二光致抗蚀剂层520曝光。此处，被第二光致抗蚀剂层520覆盖的预备集电极区162a的一部分为第一集电极区162。在第四离子注入工艺Imp.3b之后，第二光致抗蚀剂层520可通过剥离工艺来移除。
通过第四离子注入工艺Imp.3b注射的第二导电型的杂质离子的量补偿了第一导电型的预备集电极区162a杂质浓度，使得第二集电极区164为第二导电型。
由于第一导电型的杂质离子被额外地注入到第一集电极区162中的第一导电型的第一FS层110中，所以第一集电极区162可具有高于第一FS层110的杂质浓度。
另外，第二集电极区164可具有高于第一集电极区162的杂质浓度。例如，当第一集电极区162为N+型杂质区域时，第二集电极区164可为P++型杂质区域。
用于扩散和/或激活的退火处理可在第四离子注入工艺Imp.3b之后，或在第三离子注入工艺Imp.3a和第四离子注入工艺Imp.3b之后进行。
如上所述，在功率器件及其制造方法中，根据本发明的上述实施例中的一者或多者，由于在关闭开关的过程中，孔的电流拖尾可减小，所以高速开关是可能的。另外，由于FS层的一部分通过注入杂质离子而形成，所以FS层的杂质浓度可精密和容易地进行控制。此外，通过精密地调整杂质浓度，FS层的厚度和杂质浓度分布可被多样地调整。此外，孔注射可通过经离子注入工艺形成FS层的一部分而减少，以使第一区域和第二区域具有不同杂质浓度。因此，功率器件可通过显著改善电特性(例如开-关开关波形)而具有高速开关特性。
由于FS层的一部分通过离子注入工艺与基于半导体衬底的FS层的一部分分开形成，所以集电极区的杂质浓度可容易地调整。另外。由于FS层的一部分通过磨削半导体衬底的后表面而形成，所以不需要高能量离子注射工艺和附随的退火扩散处理。
另外，由于通过离子注入工艺形成的FS层的一部分可包括具有不同杂质浓度的第一区域和第二区域，并且第一区域和第二区域的面积之比和布置方式可被调整，所以从集电极区注射到漂移区的孔的量以及孔的路径可自由调整。因此，电场聚集减少，从而防止功率器件的击穿电压降低。另外，由于边缘终端结构可占据相对较小的面积，所以更多的功率器件单元可形成于具有相同面积的功率器件中，并且因此，功率器件可具有更高的驱动电流。
另外，通过离子注入工艺形成的FS层的一部分可在无需对准半导体衬底的后表面的情况下，通过使用具有不同杂质浓度的第一区域和第二区域来使双模式IGBT易于实现。
虽然已参照附图描述了本发明的一个或多个实施例，但是本领域的普通技术人员将要理解，在不脱离由以下权利要求限定的本发明的精神和范围的情况下，可在本文中进行形式和细节上的各种更改。

Claims (26)

1.一种功率器件，包括：
第一导电型的第一场阑层；
形成在所述第一场阑层上的并且为所述第一导电型的第二场阑层，所述第二场阑层具有杂质浓度高于所述第一场阑层的区域；
形成在所述第二场阑层上的并且为所述第一导电型的漂移区，所述漂移区具有的杂质浓度低于所述第一场阑层；
形成在所述漂移区上的多个功率器件单元；以及形成在所述第一场阑层下面的集电极区，
其中所述第二场阑层包括具有第一杂质浓度的第一区域和具有第二杂质浓度的第二区域，所述第二杂质浓度高于所述第一杂质浓度；
其中，所述第一区域具有杂质浓度分布，所述杂质浓度分布沿着所述第二场阑层的垂直方向从所述第一区域与所述漂移区的界面增加至第一最大杂质浓度、并且沿着所述垂直方向从所述第一最大杂质浓度减小至所述第一区域与所述第一场阑层的界面；以及
所述第二区域具有杂质浓度分布，所述杂质浓度分布沿所述第二场阑层的垂直方向从所述第二区域与所述漂移区的界面增加至第二最大杂质浓度、并且沿着所述垂直方向从所述第二最大杂质浓度减小至所述第二区域与所述第一场阑层的界面，所述第一最大杂质浓度不同于所述第二最大杂质浓度；
其中，所述第一场阑层在深度方向上具有均匀的杂质浓度分布。
2.根据权利要求1所述的功率器件，其中所述第一区域和所述第二区域彼此接触。
3.根据权利要求1所述的功率器件，其中在一深度下的所述第二杂质浓度高于在所述深度下的所述第一杂质浓度。
4.根据权利要求1所述的功率器件，其中所述第二区域的平均杂质浓度高于所述第一区域的平均杂质浓度。
5.根据权利要求1所述的功率器件，其中所述第一区域和所述第二区域沿着水平方向交替设置。
6.根据权利要求2所述的功率器件，其中在恒定深度下，所述第二区域围绕所述第一区域。
7.根据权利要求1所述的功率器件，其中所述集电极区为第二导电型的，所述第二导电型不同于所述第一导电型。
8.根据权利要求1所述的功率器件，其中所述集电极区包括所述第一导电型的第一集电极区和第二导电型的第二集电极区，所述第二导电型不同于所述第一导电型。
9.根据权利要求8所述的功率器件，其中所述多个功率器件单元中的一些形成在所述第一区域上，并且所述多个功率器件单元的其余部分形成在所述第二区域上。
10.根据权利要求1所述的功率器件，其中所述漂移区在所述深度方向上具有均匀的杂质浓度分布。
11.根据权利要求1所述的功率器件，其中所述第一场阑层通过磨削直拉CZ单晶衬底的后表面而形成。
12.根据权利要求1所述的功率器件，其中所述漂移区通过外延生长在所述第二场阑层上形成。
13.根据权利要求1所述的功率器件，其中所述第二场阑层通过离子注入工艺而形成，其具有高于所述第一场阑层的杂质浓度。
14.根据权利要求13所述的功率器件，其中所述第二场阑层通过第一离子注入工艺而形成，其具有所述第一杂质浓度，并且所述第二区域通过第二离子注入工艺而形成，其具有所述第二杂质浓度。
15.根据权利要求1所述的功率器件，其中所述多个功率器件单元中的每一个包括：
设置在所述漂移区上的并且为第二导电型的基部区域，所述第二导电型不同于所述第一导电型；
设置在所述基部区域中的表面部分上的并且为所述第一导电型的发射极区；以及
栅电极，所述栅电极邻近所述漂移区、所述基部区域和所述发射极区形成，使得栅极绝缘层设置在所述栅电极与所述漂移区、所述基部区域和发射极区的每一个之间。
16.根据权利要求1所述的功率器件，其中所述多个功率器件单元中的每一个包括：
设置在所述漂移区上的并且为第二导电型的基部区域，所述第二导电型不同于所述第一导电型；
设置在所述基部区域中的表面部分上的并且为所述第一导电型的发射极区；
栅电极，所述栅电极设置在所述基部区域和所述发射极区的多个侧表面之一上，并且嵌入所述漂移区中；以及
栅极绝缘层，所述栅极绝缘层设置在所述栅电极与所述基部区域、所述发射极区和所述漂移区的每一个之间。
17.一种功率器件，包括：
第一导电型的第一场阑层；
形成在所述第一场阑层上的并且为所述第一导电型的第二场阑层，所述第二场阑层具有杂质浓度高于所述第一场阑层的区域；
形成在所述第二场阑层上的并且为所述第一导电型的漂移区，所述漂移区具有的杂质浓度低于所述第一场阑层；
形成在所述漂移区上的多个功率器件单元；以及形成在所述第一场阑层下面的集电极区，
其中所述第二场阑层包括具有第一杂质浓度的第一区域和具有第二杂质浓度的第二区域，所述第二杂质浓度高于所述第一杂质浓度，所述多个功率器件单元形成在所述第一区域上；以及
在所述漂移区上和在所述第二区域上的边缘终端结构，所述边缘终端结构围绕所述多个功率器件单元。
18.一种制造功率器件的方法，所述方法包括：
制备第一导电型的半导体衬底；
通过将所述第一导电型的杂质离子注入到所述半导体衬底的前表面中来执行第一离子注入工艺，从而形成注入的场阑层；
通过将所述第一导电型的杂质离子注入到所述注入的场阑层的一部分中来执行第二离子注入工艺，使得所述注入的场阑层的所述部分的杂质浓度高于所述注入的场阑层的其余部分的杂质浓度；
通过在所述注入的场阑层上生长外延层来形成漂移区，所述外延层具有的杂质浓度低于所述半导体衬底；
在所述漂移区上形成多个功率器件单元；
通过磨削与所述半导体衬底的所述前表面相对的后表面来形成场阑层；以及
在所述场阑层下面形成集电极区；
其中，所述注入的场阑层的所述部分为第二区域且所述注入的场阑层的其余部分为第一区域；
所述第一区域的杂质浓度分布沿着所述注入的场阑层的垂直方向从所述第一区域与所述漂移区的界面增加至第一最大杂质浓度、并且沿着所述垂直方向从所述第一最大杂质浓度减小至所述第一区域与所述场阑层的界面；以及
所述第二区域的杂质浓度分布沿所述注入的场阑层的垂直方向从所述第二区域与所述漂移区的界面增加至第二最大杂质浓度、并且沿着所述垂直方向从所述第二最大杂质浓度减小至所述第二区域与所述场阑层的界面，所述第一最大杂质浓度不同于所述第二最大杂质浓度；
其中，所述场阑层在深度方向上具有均匀的杂质浓度分布。
19.根据权利要求18所述的方法，其中所述执行所述第二离子注入工艺包括：
形成覆盖所述注入的场阑层的所述第一区域的第一光致抗蚀剂层；
通过将所述第一光致抗蚀剂层用作掩膜来将所述第一导电型的杂质离子注入到由所述第一光致抗蚀剂层曝光的所述注入的场阑层的所述第二区域中；以及
移除所述第一光致抗蚀剂层。
20.根据权利要求19所述的方法，其中所述形成所述多个功率器件单元包括在所述注入的场阑层的所述第一区域上形成所述多个功率器件单。
21.根据权利要求20所述的方法，其中在恒定深度下，所述第二区域围绕所述第一区域，并且
所述方法还包括在所述漂移区和在所述第二区域上形成边缘终端结构以围绕所述多个功率器件单元。
22.根据权利要求18所述的方法，其中所述形成所述多个功率器件单元包括：
在所述漂移区的某个表面区域上形成第二导电型的基部区域，所述第二导电型不同于所述第一导电型；
在所述基部区域的某个表面区域上形成所述第一导电型的发射极区；
形成邻近所述漂移区、所述基部区域和所述发射极区的栅电极，使得栅极绝缘层设置在所述栅电极与所述漂移区、所述基部区域和发射极区的每一个之间；以及
在所述基部区域和所述发射极区上形成发射极电极。
23.根据权利要求18所述的方法，其中所述形成所述多个功率器件单元包括：
在所述漂移区的某个表面区域上形成第二导电型的基部区域，所述第二导电型不同于所述第一导电型；
在所述基部区域的某个表面区域上形成所述第一导电型的发射极区；
形成与所述基部区域和所述发射极区的多个侧表面之一相邻的沟槽，并且通过将所述漂移区的表面的一部分移除至一定深度而在其中具有容纳空间；
形成覆盖所述沟槽的内表面的栅极绝缘层；
在其中形成所述栅极绝缘层的所述沟槽中形成栅电极；以及
在所述基部区域和所述发射极区上形成发射极电极。
24.根据权利要求18所述的方法，其中所述形成所述集电极区包括通过注入第二导电型的杂质离子来形成所述集电极区，所述第二导电型不同于所述第一导电型。
25.根据权利要求18所述的方法，其中所述形成所述集电极区包括：
通过将所述第一导电型的杂质离子注入到所述半导体衬底的所述后表面上来执行第三离子注入工艺；以及
通过将第二导电型的杂质离子注入到所述半导体衬底的所述后表面的一部分中来执行第四离子注入工艺，使得所述集电极区的一部分为不同于所述集电极区的其余部分的导电型，所述第二导电型不同于所述第一导电型。
26.根据权利要求25所述的方法，其中所述执行所述第四离子注入工艺包括：
形成第二光致抗蚀剂层以覆盖所述半导体衬底的所述后表面的一部分；
通过将所述第二光致抗蚀剂层用作掩膜来将所述第二导电型的杂质离子注入到由所述第二光致抗蚀剂层曝光的所述半导体衬底的所述后表面的其余部分中；以及
移除所述第二光致抗蚀剂层。
CN201410302836.7A 2013-06-27 2014-06-27 功率器件及其制造方法 Active CN104253155B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361840444P 2013-06-27 2013-06-27
US61/840,444 2013-06-27
KR10-2013-0161778 2013-12-23
KR1020130161778A KR102155721B1 (ko) 2013-06-27 2013-12-23 파워 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN104253155A CN104253155A (zh) 2014-12-31
CN104253155B true CN104253155B (zh) 2019-06-04

Family

ID=52017447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410302836.7A Active CN104253155B (zh) 2013-06-27 2014-06-27 功率器件及其制造方法

Country Status (2)

Country Link
CN (1) CN104253155B (zh)
DE (1) DE102014009384A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400834B (zh) * 2019-08-15 2020-12-29 电子科技大学 一种无Snapback效应逆导IGBT及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569941A (en) * 1992-10-20 1996-10-29 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with a buried gapped semiconductor region
CN102446966A (zh) * 2010-09-30 2012-05-09 比亚迪股份有限公司 一种集成反并联二极管的igbt结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US825873A (en) 1905-11-14 1906-07-10 William L Van Horn Toy.
US6888223B2 (en) 2003-04-01 2005-05-03 International Business Machines Corporation Use of photoresist in substrate vias during backside grind
DE102005023026B4 (de) 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
US8084815B2 (en) 2005-06-29 2011-12-27 Fairchild Korea Semiconductor Ltd. Superjunction semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5569941A (en) * 1992-10-20 1996-10-29 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with a buried gapped semiconductor region
CN102446966A (zh) * 2010-09-30 2012-05-09 比亚迪股份有限公司 一种集成反并联二极管的igbt结构及其制造方法

Also Published As

Publication number Publication date
CN104253155A (zh) 2014-12-31
DE102014009384A1 (de) 2014-12-31

Similar Documents

Publication Publication Date Title
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
TWI509814B (zh) 高壓快速恢復溝槽二極體及其製備方法
CN105874607A (zh) 半导体装置以及半导体装置的制造方法
US9960250B2 (en) Power device and method of manufacturing the same
JP2008211178A (ja) 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ
US20240055484A1 (en) Field stop igbt with grown injection region
JPS58108775A (ja) 埋設格子構造の製法
US20190123144A1 (en) Power device and method for fabricating the same
KR101906733B1 (ko) 스위칭 장치와 그 제조 방법
US20240105783A1 (en) Method for manufacturing a grid
KR101315699B1 (ko) 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
KR20040071722A (ko) 반도체 디바이스 및 그 제조 방법
CN110943124A (zh) Igbt芯片及其制造方法
CN111106043B (zh) 功率半导体器件元胞结构、其制备方法及功率半导体器件
CN104253155B (zh) 功率器件及其制造方法
KR20130119873A (ko) 파워 소자 및 그 제조방법
CN105428404B (zh) 功率器件及其制造方法
KR102155721B1 (ko) 파워 소자 및 그의 제조 방법
KR102196856B1 (ko) 파워 소자 및 그의 제조 방법
CN104347405B (zh) 一种绝缘栅双极晶体管的制造方法
CN216871974U (zh) 一种多通道超结igbt器件
CN102412147B (zh) 场阻断型半导体器件的制作方法
CN116705856A (zh) 纵向bcd器件及制备方法
CN114284359A (zh) 低阻碳化硅mosfet器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant