CN104241304A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN104241304A
CN104241304A CN201410258184.1A CN201410258184A CN104241304A CN 104241304 A CN104241304 A CN 104241304A CN 201410258184 A CN201410258184 A CN 201410258184A CN 104241304 A CN104241304 A CN 104241304A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor
semiconductor device
forms
described step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410258184.1A
Other languages
English (en)
Other versions
CN104241304B (zh
Inventor
山口直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104241304A publication Critical patent/CN104241304A/zh
Application granted granted Critical
Publication of CN104241304B publication Critical patent/CN104241304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供了一种制造半导体器件的方法。实现半导体器件的性能的提高。在一种制造半导体器件的方法中，在n型半导体衬底中形成作为p型半导体区域的p型井，p型半导体区域形成光电二极管的部分，并且形成转移晶体管的栅极电极。然后在形成作为n型半导体区域的n型井之后向半导体衬底施加微波以加热半导体衬底，n型半导体区域形成光电二极管的另一部分。随后形成转移晶体管的漏极区域。

Description

制造半导体器件的方法
有关申请的交叉引用
包括说明书、说明书附图和说明书摘要、于2013年6月12日提交的日本专利申请第2013-123698号的公开通过完全引用而结合于此。
技术领域
本发明涉及一种制造半导体器件的方法，该方法可以适当地用作一种例如制造包括固态图像感测元件的半导体器件的方法。
背景技术
已经提出使用CMOS(互补金属氧化物半导体)作为固态图像感测元件来开发CMOS图像传感器。CMOS图像传感器被配置用于包括多个像素，每个像素具有光电二极管和转移晶体管。光电二极管和转移晶体管形成于半导体衬底的像素区域中。在另一方面，形成逻辑电路的晶体管、即逻辑晶体管形成于半导体衬底的外围电路区域中。
包括CMOS图像传感器作为固态图像感测元件的半导体器件的制造过程包括的通过离子注入引入杂质的步骤和执行退火、即用于激活通过离子注入引入的杂质或者固化通过离子注入引起的晶体缺陷的热处理的步骤。作为一种用于执行激活杂质或者固化晶体缺陷的退火的方法，使用熔炉退火、RTA(迅速热退火)、激光退火等，该熔炉退火使用分批型或者单晶片型退火熔炉。在通过这样的方法执行退火时，需要在不少于800℃的高温处执行退火。
在另一方面，作为一种用于在更低温度执行这样的退火的方法，使用微波退火。
日本待审专利公开文本第2011-77408号(专利文献1)公开一种通过微波退火固化晶体缺陷并且通过闪光灯退火或者激光退火激活通过离子注入引入的杂质离子的技术。
日本待审专利公开文本第2002-43329号(专利文献2)公开一种通过使用熔炉退火的熔炉热退火方法激活杂质元素的技术。
日本待审专利公开文本第Hei1(1989)-120817号(专利文献3)公开一种向p型硅衬底中注入离子、然后向硅衬底施加微波以激活杂质离子的技术。
日本待审专利公开文本第2012-109503号(专利文献4)公开一种在形成硅化物层时使用单晶片型热传导退火设备来执行第一热处理、然后使用微波退火设备来执行第二热退火的技术。
日本待审专利公开文本第2013-51317号(专利文献5)公开一种在半导体衬底中形成各自形成固态图像感测元件的光电二极管和转移晶体管、在半导体衬底之上进一步形成层间绝缘膜、然后向半导体衬底施加微波以加热半导体硅衬底的技术。
[相关技术文献]
[专利文献]
[专利文献1]
日本待审专利公开文本第2011-77408号
[专利文献2]
日本待审专利公开文本第2002-43329号
[专利文献3]
日本待审专利公开文本第Hei1(1989)-120817号
[专利文献4]
日本待审专利公开文本第2012-109503号
[专利文献5]
日本待审专利公开文本第2013-51317号
发明内容
在典型半导体器件制造过程中，每若干步骤在约1000℃的高温执行激活退火以激活通过离子注入引入的杂质。通过执行激活退火，也预计固化离子注入所产生的晶体缺陷。
然而在典型半导体器件制造过程中，在执行离子注入之后的激活退火之前，例如在形成防反射膜时，可以将半导体衬底加热至例如约600℃的温度。在约600℃的温度，略微地固化、但是未完全地固化晶体缺陷、比如点缺陷从而产生其中扩散的点缺陷所形成的给定数量的错位在半导体衬底中保留的状态。错位使用晶体中的应力作为推进力而移动/增加。在其中给定数目的错位缺陷因此在半导体衬底中保留的状态中，即使在随后在例如约1000℃的温度执行激活退火时，仍然难以完全地固化保留的错位缺陷。
因而，为了增强减少点缺陷和错位的效果，在更高温度执行退火是有效的。然而在包括像素区域和外围电路区域的半导体器件的制造过程中，在不少于800℃的温度执行退火时，可以在外围电路区域中扩散杂质以可能变化半导体元件的特性，这些半导体元件包括晶体管、比如MISFET(金属绝缘体半导体场效应晶体管)和其它元件，从而造成半导体器件的性能退化。因此，就固化在像素区域中形成的光电二极管等中的晶体缺陷而言，希望在高温度执行退火。然而就抑制在外围电路区域中形成的半导体元件的特性的变化而言，不希望在高温执行退火，从而限制其中可以在高温执行退火的步骤和在高温执行退火的次数。
也可以考虑使用即使在低温执行退火时仍然可以固化晶体缺陷的微波退火，而不是除非在高温执行退火才可以固化晶体缺陷的熔炉退火等。然而在执行微波退火以固化离子注入所产生的晶体缺陷的情况下，根据在序列中何处执行微波退火，固化晶体缺陷的效果减少以降低半导体器件的性能。
本发明的其它问题和新颖特征将从在本说明书和附图中的陈述中变得清楚。
根据一个实施例，在一种制造半导体器件的方法中，在n型半导体衬底中形成p型半导体区域、p型半导体区域形成光电二极管的部分，并且形成转移晶体管的栅极电极。然后在形成n型半导体区域之后向半导体衬底施加微波以加热半导体衬底，n型半导体区域形成光电二极管的另一部分。随后形成转移晶体管的漏极区域。
根据另一实施例，在一种制造半导体器件的方法中，在n型半导体衬底中，形成p型半导体区域、p型半导体区域形成光电二极管的部分，然后向半导体衬底施加微波以加热半导体衬底。随后形成转移晶体管的栅极电极，形成n型半导体区域、n型半导体区域形成光电二极管的另一部分，并且形成转移晶体管的漏极区域。
根据又一实施例，在一种制造半导体器件的方法中，在n型半导体衬底中，形成p型半导体区域、p型半导体区域形成光电二极管的部分，形成转移晶体管的栅极电极，并且形成n型半导体区域、n型半导体区域形成光电二极管的另一部分。然后在形成转移晶体管的漏极区域之后，向半导体衬底施加微波以加热半导体衬底。
根据实施例，有可能提高半导体器件的性能。
附图说明
图1是示出实施例1的半导体器件的配置的示例的电路框图；
图2是示出像素的配置的示例的电路图；
图3是示出实施例1的半导体器件中的像素的平面图；
图4是示出在单独的插塞之间的接线耦合的示例的视图；
图5是示出半导体衬底和其中形成实施例1的半导体器件的元件区域中的每个元件区域的平面图；
图6是示出在外围电路区域中的每个外围电路区域中形成的实施例1的半导体器件的晶体管的平面图；
图7是示出实施例1的半导体器件的配置的横截面图；
图8是示出实施例1的半导体器件的配置的横截面图；
图9是示出实施例1的半导体器件的另一配置的横截面图；
图10是示出实施例1的半导体器件的制造过程的部分的过程流程图；
图11示出实施例1的半导体器件的制造过程的横截面图；
图12示出实施例1的半导体器件的制造过程的横截面图；
图13示出实施例1的半导体器件的制造过程的横截面图；
图14示出实施例1的半导体器件的制造过程的横截面图；
图15示出实施例1的半导体器件的制造过程的横截面图；
图16示出实施例1的半导体器件的制造过程的横截面图；
图17示出实施例1的半导体器件的制造过程的横截面图；
图18示出实施例1的半导体器件的制造过程的横截面图；
图19示出实施例1的半导体器件的制造过程的横截面图；
图20示出实施例1的半导体器件的制造过程的横截面图；
图21示出实施例1的半导体器件的制造过程的横截面图；
图22示出实施例1的半导体器件的制造过程的横截面图；
图23示出实施例1的半导体器件的制造过程的横截面图；
图24示出实施例1的半导体器件的制造过程的横截面图；
图25示出实施例1的半导体器件的制造过程的横截面图；
图26示出实施例1的半导体器件的制造过程的横截面图；
图27示出实施例1的半导体器件的制造过程的横截面图；
图28示出实施例1的半导体器件的制造过程的横截面图；
图29示出实施例1的半导体器件的制造过程的横截面图；
图30示出实施例1的半导体器件的制造过程的横截面图；
图31示出实施例1的半导体器件的制造过程的横截面图；
图32示出实施例1的半导体器件的制造过程的横截面图；
图33示出实施例1的半导体器件的制造过程的横截面图；
图34示出实施例1的半导体器件的制造过程的横截面图；
图35示出实施例1的半导体器件的制造过程的横截面图；
图36示出实施例1的半导体器件的制造过程的横截面图；
图37示出实施例1的半导体器件的制造过程的横截面图；
图38示出实施例1的半导体器件的制造过程的横截面图；
图39示出实施例1的第一修改的半导体器件的制造过程的部分的过程流程图；
图40示出实施例1的第一修改的半导体器件的制造过程的横截面图；
图41示出实施例1的第二修改的半导体器件的制造过程的部分的过程流程图；
图42示出实施例1的第二修改的半导体器件的制造过程的横截面图；
图43是示出pn结所产生的光电二极管的带结构的视图；
图44是示出在执行砷向半导体衬底中的离子注入时在剂量与TW值之间的关系的图形；
图45是示出在执行向半导体衬底中的离子注入、然后在各种条件之下通过各种方法进一步执行退火时在TW值与退火温度之间的关系的图形；
图46是示出在执行向半导体衬底中的离子注入、然后进一步执行微波退火作为实施例1的示例1时在TW值与退火温度之间的关系的图形；
图47是示出在其中执行向半导体衬底中的离子注入、然后进一步执行对比示例1的熔炉退火的状态中在阴极发光方法中的分析结果的图形；
图48是示出在其中执行向半导体衬底中的离子注入、然后进一步执行示例1的微波退火的状态中在阴极发光方法中的分析结果的图形；
图49是示出在半导体衬底中引入的硼的杂质浓度分布图的图形；
图50是示意地示出在执行离子注入之后的硅晶格的视图；
图51是示意地示出在执行离子注入之后的硅晶格的视图；
图52是示意地示出在执行离子注入之后的硅晶格的视图；
图53是示意地示出在执行离子注入之后的硅晶格的视图；
图54是为了比较而示出测量在给定数目的像素之中观测到白点的像素数目、即对比示例4和示例1中的白点数目的结果的图形；
图55是为了比较而示出测量在对比示例4和示例1中的外围电路区域中形成的MISFET的阈值电压的结果的图形；
图56是示出实施例2的半导体器件的配置的横截面图；
图57是示出实施例2的半导体器件的制造过程的部分的过程流程图；
图58是示出实施例2的半导体器件的制造过程的横截面图；
图59是示出实施例2的半导体器件的制造过程的横截面图；
图60是示出实施例2的半导体器件的制造过程的横截面图；
图61是示出实施例2的半导体器件的制造过程的横截面图；
图62是示出实施例2的半导体器件的制造过程的横截面图；
图63是示出实施例2的半导体器件的制造过程的横截面图；以及
图64是示出实施例2的修改的半导体器件的制造过程的横截面图。
具体实施方式
在以下实施例中，如果为了方便而有必要，实施例将各自通过被划分成多个节段或者实施例来描述。然而它们除非另外具体地明确描述则决非互不相关，而是有这样的关系使得节段或者实施例之一是其它节段或者实施例的修改、细节、补充说明等。
也在以下实施例中，在引用要素的数字等(包括数目、数值、数量、范围等)时，它们除非另外具体明确描述或者除非它们在原理上明显地限于具体数字，否则不限于具体数字。要素的数字等可以不小于或者不大于具体数字。
也在以下实施例中，其组成(也包括元件、步骤等)除非另外具体地明确描述或者除非组成在原理上视为显然不可或缺，则未必不可或缺。类似地，如果在以下实施例中引用部件等的形状、位置关系等，那么形状等除非另外具体地明确描述或者除非可以认为它们在原理上显然不是这样，则被假设包括与之基本上邻近或者相似的形状等。关于以上数字值和范围的相同情况应当适用。
下文将基于附图具体描述有代表性的实施例。注意贯穿用于图示实施例的所有附图，具有相同功能的构件由相同附图标记表示，并且省略其重复描述。也在以下实施例中，除非具体地有必要则在原则上不会重复相同或者相似部分的描述。
在实施例中使用的附图中，为了让图示更清楚，即使在横截面图中也可以省略影线，而为了让图示更清楚，即使平面图也可以有影线。
在横截面图和平面图中，个别部分的尺寸未必对应于实际器件中的尺寸。为了让图示更清楚，可以用相对大的尺寸示出具体部分。即使在平面图和横截面图相互对应时，仍然可以用不同尺寸示出部分中的每个部分。
注意“A至B”在以下实施例中示出范围时，除非另外具体地明确描述，则假设由此示出不小于A并且不大于B的范围。
(实施例1)
现在参照附图，以下将给出实施例1的半导体器件的结构及其制造过程的具体描述。在实施例1中，将给出如下示例的描述，在该示例中，半导体器件是作为前侧照射式图像传感器的CMOS图像传感器，光从半导体衬底的前侧上在该前侧照射式图像传感器上入射。
<半导体器件的配置>
图1是示出实施例1的半导体器件的配置的示例的电路框图。图2是示出像素的配置的示例的电路图。注意在图1中，示出在4行和4列的阵列的形式中布置的十六个像素，但是在电子设备、比如相机中实际使用的像素数目可以是数百万。
在图1A中所示像素区域1A中，在阵列的形式中布置多个像素，并且在像素周围布置驱动电路、比如竖直扫描电路102和水平扫描电路105。也就是说，实施例1的半导体器件具有像素阵列，在该像素阵列中，在阵列的形式中布置多个像素。
像素PU中的每个像素放置于对应选择线SL和对应输出线OL的交点。选择线SL各自耦合到竖直扫描电路102，并且输出线OL耦合到列电路103。列电路103各自经由开关Sw耦合到输出放大器104。开关Sw各自耦合到水平扫描电路105并且由水平扫描电路105控制。
例如经由对应输出线OL和输出放大器104输出从竖直扫描电路102和水平扫描电路105选择的像素PU读取的电信号。
如例如图2中所示，像素PU被配置用于包括光电二极管PD和四个MOSFET。这些MOSFET中的每个MOSFET为n型。RST是重置晶体管，TX是转移晶体管，SEL是选择晶体管，并且AMI是放大晶体管。转移晶体管TX转移光电二极管PD生成的电荷。注意除了这些晶体管之外，另外的晶体管或者比如电容器元件的元件也可以集成于像素PU中。这些晶体管相互耦合的形式包括各种修改/应用的形式。“MOSFET”是也可以表示为MISFET的金属氧化物半导体场效应晶体管的缩写词。“FET”也是场效应晶体管的缩写词。
在图2中所示电路示例中，在接地电势GND与节点n1之间，光电二极管PD和转移晶体管TX串联耦合。在节点n1与功率源电势VDD之间耦合重置晶体管RST。功率源电势VDD是功率源电势线LVDD中的电势(见稍后描述的图4)。在功率源电势VDD与输出线OL之间，选择晶体管SEL和放大晶体管AMI串联耦合。放大晶体管AMI的栅极电极耦合到节点n1。重置晶体管RST的栅极电极耦合到重置线LRST。在另一方面，选择晶体管SEL的栅极电极耦合到选择线SL，并且转移晶体管TX的栅极电极耦合到转移线LTX。
例如，使转移线LTX和重置线LRST各自上升至H电平以将转移晶体管TX和重置晶体管RTX带入接通状态。作为结果，从它们提取光电二极管PD中的电荷以耗尽光电二极管PD。然后将转移晶体管TX带入关断状态。
随后，在例如打开比如相机的电子设备的机械快门时，电荷在快门打开之时由光电二极管PD中的入射光生成并且被存储。也就是说，光电二极管PD接收入射光并且生成电荷。
然后在关闭快门时，使重置线LRST降至L电平以将重置晶体管RST带入关断状态。此外，使选择线SL和转移线LTX各自上升至H电平以将选择晶体管SEL和转移晶体管TX带入接通状态。作为结果，向耦合到节点n1的转移晶体管TX的端子部分(图3中示出和稍后描述的浮置扩散FD)转移光电二极管PD生成的电荷。这时，浮置扩散FD中的电势改变成根据从光电二极管PD转移的电荷的值，并且该值由由放大晶体管AMI放大以在输出线OL上出现。输出线OL中的电势变成电信号(接收的光信号)，并且经由列电路103和开关Sw从输出放大器104被读取作为输出信号。
图3是示出实施例1的半导体器件中的像素的平面图。图4是示出在单独的插塞之间的接线耦合的示例的视图。
如图3和4中所示，实施例1的半导体器件中的像素PU(见图1)中的每个像素PU具有其中放置光电二极管PD和转移晶体管TX的有源区域AcTP以及其中放置重置晶体管RST的有源区域AcR。像素PU也具有其中放置选择晶体管SEL和放大晶体管AMI的有源区域AcAS以及其中放置耦合到接地电势线LGND的插塞Pg的有源区域AcG。
在有源区域AcR中放置栅极电极Gr，并且在其两侧上的源极/漏极区域中放置插塞Pr1和Pr2。栅极电极Gr和源极/漏极区域形成重置晶体管RST。
在有源区域AcTP中放置栅极电极Gt，并且在平面图中的栅极电极Gt的两侧之一上放置光导二极管PD。在平面图中的栅极电极Gt的两侧中的另一侧上放置具有电荷存储部分或者浮置扩散层的功能的浮置扩散FD。光电二极管PD是pn结二极管并且例如由多个n型或者p型杂质区域、即半导体区域形成。备选地，浮置扩散FD例如由n型杂质区域、即半导体区域形成。在浮置扩散FD之上放置插塞Pfd。
也就是说，浮置扩散(半导体区域)FD形成于有源区域AcTP中。
在有源区域AcAS中放置栅极电极Ga和栅极电极Gs。在有源区域AcAS的与栅极电极Ga更近的端部放置插塞Pa，并且在有源区域AcAS的与栅极电极Gs更近的端部放置插塞Ps。源极/漏极区域位于栅极电极Ga和Gs的两侧上。栅极电极Ga和Gs以及源极/漏极区域形成串联耦合的选择晶体管SEL和放大晶体管AMI。
在有源区域AcG之上放置插塞Pg。插塞Pg耦合到接地电势线LGND。因而，有源区域AcG用作为用于向半导体衬底的井区域施加接地电势GND的功率供应区域。
前述插塞Pr1、Pr2、Pg、Pfd、Pa和Ps用多个互连层(例如图7中所示和稍后描述的互连M1至M3)相互耦合。分别位于栅极电极Gr、Gt、Ga和Gs之上的插塞Prg、Ptg、Pag和Psg用多个互连层(例如图7中所示和稍后描述的互连M1至M3)相互耦合。以这一方式，可以配置图1和2中的每幅图中所示电路。
图5是示出半导体衬底和其中形成实施例1的半导体器件的元件区域中的每个元件区域的平面图。如图5中所示，半导体衬底1S具有在其顶表面侧上的多个元件区域CHP。图1中所示像素区域1A与不同于像素区域1A的外围电路区域2A一起形成于元件区域CHP中的每个元件区域CHP中。以上描述的有源区域AcTP形成于半导体衬底1S的顶表面侧上的像素区域1A中的每个像素区域1A中。在外围电路区域2A中放置逻辑的电路、即逻辑电路。逻辑电路中的每个逻辑电路对从像素区域1A输出的输出信号执行算术运算并且基于算术运算的结果输出图像数据。
注意半导体衬底1S假设地具有作为第一主表面的顶表面和与顶表面相反的作为第二主表面的背表面，并且元件区域CHP假设地形成于顶表面侧上。
图6是示出在外围电路区域中的每个外围电路区域中形成的实施例1的半导体器件1的晶体管的平面图。
如图6中所示，在外围电路区域2A中放置作为逻辑晶体管的晶体管LT。晶体管LT包括使用电子作为载流子的N型MOSFET(NMOSFET)和使用空穴作为载流子的P型MOSFET。图6中所示晶体管LT是形成逻辑电路的晶体管之一、例如NMOSFET之一。在半导体衬底1S的顶表面侧上的外围电路区域2A中的每个外围电路区域中形成有源区域AcL。在有源区域AcL中放置栅极电极Glt，并且在栅极电极Glt的两侧上的有源区域AcL中形成包括稍后使用图8描述的更高浓度半导体区域NR的源极/漏极区域。在源极/漏极区域之上、即在有源区域AcL之上放置插塞pt1和pt2。
在图6中示出仅一个晶体管LT。然而在外围电路区域2A中放置多个晶体管。通过用多个互连层(例如图7中所示和稍后描述的互连M1至M3)耦合在多个晶体管的源极/漏极区域之上的插塞或者在其栅极电极之上的插塞，可以配置逻辑电路。也可以有其中除了晶体管之外的例如电容器元件的元件、或者具有另一配置的晶体管集成于逻辑电路中的情况。
在下文中，将描述其中晶体管LT为n沟道MISFET的示例。然而晶体管LT也可以是p沟道MISFET。
<在像素区域和外围电路区域中的元件的结构>
接着将描述在像素区域和外围电路区域中的每个区域中的元件的结构。图7和8是各自示出实施例1的半导体器件的配置的横截面图。图7对应于沿着图3中的线A-A的横截面。图8对应于沿着图6中的线B-B的横截面。
如图7中所示，在半导体衬底1S的像素区域1A中的每个像素区域1A的有源区域AcTP中，形成包括p型井PWL和n型井NWL的光电二极管PD(见图3)以及转移晶体管TX。如图8中所示，在半导体衬底1S的外围电路区域2A中的每个外围电路区域2A的有源区域AcL中形成晶体管LT。
半导体衬底1S由包含n型杂质(施主)、如比如磷(P)或者砷(As)的单晶硅形成。在有源区域AcTP的外部外围周围放置隔离区域LCS。因此，半导体衬底1S的由隔离区域LCS包围的暴露的区域用作有源区域、比如有源区域AcTP、有源区域AcL等。
在有源区域AcTP和AcL中的每个有源区域中，形成p型井PWL作为其中已经引入p型杂质、比如硼(B)的半导体其余。
如图7中所示，在有源区域AcTP中，形成n型井NWL作为其中已经引入n型杂质、比如磷(P)或者砷(As)的半导体区域以便包含于p型井PWL中。P型井PWL和n型井NWL形成光电二极管。
在n型井NWL的顶表面的部分中形成p+型半导体区域PR。形成p+型半导体区域PR以便抑制基于在半导体衬底1S的顶表面中形成的大量界面态生成电子。也就是说，在半导体衬底1S的顶表面区域中，在界面态的影响之下，即使在未用光照射的状态中仍然生成电子，这可能引起暗电流增加。为了防止这一点，在以电子作为多数载流子的n型井NWL的顶表面中，形成以空穴作为多数载流子的p+型半导体区域PR以便能够抑制在未用光照射的状态中生成电子并且抑制暗电流增加。
此外，形成栅极电极Gt以便与n型井NWL的部分二维地重叠。栅极电极Gt经由栅极绝缘膜GOX放置于半导体衬底1S之上，并且在其两侧之上形成作为侧壁绝缘膜的侧壁SW。
在栅极电极Gt的一侧(与光电二极管相反)上，形成其中已经引入n型杂质、如比如磷(P)或者砷(As)的n型更高浓度半导体区域NR。N型更高浓度半导体区域NR是作为浮置扩散FD的半导体区域并且也用作转移晶体管TX的漏极区域。
在光电二极管(PD)(见图3)的顶表面之上、即在n型井NWL和p+型半导体区域PR的顶表面之上，形成盖绝缘膜CAP。形成盖绝缘膜CAP以便保持半导体衬底1S的表面性质、即其界面性质优良。在盖绝缘膜CAP之上形成防反射膜ARF。也就是说，在n型井NWL之上形成防反射膜ARF。
在另一方面，如图8中所示，在有源区域AcL中的p型井PWL之上，经由栅极绝缘膜GOX形成栅极电极Glt，并且在其两个侧壁之上形成侧壁SW。也在栅极电极Glt的两侧上的p型井PWL中形成源极/漏极区域，该栅极电极Glt具有在其两个侧壁之上形成的侧壁SW。源极/漏极区域中的每个源极/漏极区域具有LDD(轻度掺杂漏极)结构并且包括n型更低浓度半导体区域NM、即n-型半导体区域NM和n-型更高浓度半导体区域NR、即n+型半导体区域NR。在n型更高浓度半导体区域NR的顶表面中形成由金属硅化物、如比如硅化镍形成的硅化物层SIL。也就是说，在n型更高浓度半导体区域NR的上部分中形成硅化物层SIL。
注意在作为浮置扩散FD的n型更高浓度半导体区域NR的顶表面中未形成硅化物层。也就是说，在浮置扩散FD的上部分中未形成硅化物层。
在像素区域1A中，形成层间绝缘膜IL1以便覆盖包括栅极电极Gt和防反射膜ARF的上表面的半导体衬底1S。形成插塞Pfd以便经过层间绝缘膜IL1延伸并且到达作为浮置扩散FD的n型更高浓度半导体区域NR。在另一方面，在外围电路区域2A中，形成层间绝缘膜IL1以覆盖包括栅极电极Glt的半导体衬底1S。形成插塞Pt1和Pt2以便经过层间绝缘膜IL1延伸，并且到达n型更高浓度半导体区域NR的顶表面、即在其上部分中形成的硅化物层SIL。
层间绝缘膜IL1由例如由作为原材料的TEOS(正硅酸乙酯)制成的氧化硅膜形成。通过向在层间绝缘膜IL1中形成的接触孔填充包括例如钛化物膜和在钛化物膜之上形成的氮化钛膜的阻挡导体膜、即钛化物膜/氮化钛膜以及在阻挡导体膜之上形成的钨膜来形成插塞Pfd、Pt1和Pt2。
注意在图7和8中未示出的插塞也形成于层间绝缘膜IL1中。重置晶体管RST、选择晶体管SEL和放大晶体管AMI也具有经由栅极绝缘膜在p型井PWL之上形成的栅极电极和在栅极电极的两侧上的p型井PWL中形成的源极/漏极区域、但是在图7和8中未示出(见图3)。由于选择晶体管SEL和放大晶体管AMI串联耦合，所以在它们之间共享其源极/漏极区域中的任一源极/漏极区域(见图3)。
在像素区域1A和外围电路区域2A中，在与插塞Pfd、Pt1和Pt2形成的层间绝缘膜IL1之上，例如形成层间绝缘膜IL2，并且互连M1形成于层间绝缘膜IL2中。层间绝缘膜IL2例如由氧化硅膜形成、但是不限于此。层间绝缘膜IL2也由具有比氧化硅膜的介电常数更低的介电常数的低介电常数膜形成。低介电常数膜的示例包括SiOC膜。互连M1例如由铜接线形成并且可以使用大马士革方法来形成。注意互连M1不限于铜接线并且也可以由铝接线形成。
在与接线M1形成的层间绝缘膜IL2之上，形成例如由氧化硅膜或者低介电常数膜形成的层间绝缘膜IL3。在层间绝缘膜IL3中形成互连M2。在用互连M2形成的层间绝缘膜IL3之上形成层间绝缘膜IL4。在层间绝缘膜IL4中形成互连M3。互连M1至M3形成互连层。形成互连M1至M3以免与光电二极管二维地重叠。这用于防止在光电二极管上入射的光被互连M1至M3中断。
在与互连M3形成的层间绝缘膜IL4之上还装配微透镜ML。注意在微透镜ML与层间绝缘膜L4之间也可以提供滤色器。
在图7中，在用光照射像素PU(见图1)时，入射光首先穿过微透镜ML。然后在穿过关于可见光透明的层间绝缘膜IL4至IL1之后，入射光在防反射膜ARF上入射。防反射膜ARF抑制入射光的反射，从而充分数量的入射光在光电二极管上入射。在光电二极管中，入射光的能量大于硅的带隙的能量，从而入射光在其中通过光电转换来吸收以生成空穴-电子对。这时生成的电子存储于n型井NWL中。然后用恰当时序接通转移晶体管TX。具体而言，向转移晶体管TX的栅极电极施加不小于它的阈值电压的电压。因而，在紧接在栅极绝缘膜之下的沟道形成区域中形成其沟道区域，以提供在作为转移晶体管TX的源极区域的n型井NWL与作为转移晶体管TX的漏极区域的n型更高浓度半导体区域NR之间的电传导。作为结果，存储于n型井NWL中的电子穿过沟道区域、到达漏极区域并且行进经过漏极区域和互连层以向外部电路中被取回。
因此形成像素PU(见图1)的器件结构。然而实施例1以不仅提供图7中所示器件结构而且提供图9中所示器件结构为目标。图9是实施例1的半导体器件的另一配置。图9对应于沿着图3中的线A-A的横截面。
图7的器件结构和图9的器件结构具有基本上相同配置、但是不同在于以下点。也就是说，在顶表面、即作为转移晶体管的漏极层的n型更高浓度半导体区域NR的上部分中，形成硅化物层SIL。因而在图9中所示器件结构中，可以减少在n型更高浓度半导体区域NR与插塞Pfd之间的耦合电阻。注意硅化物层SIL可以例如由硅化铂镍层、硅化镍层、硅化钛层、硅化钴层、硅化铂层等形成。
<半导体器件的制造方法>
接着将给出实施例1的半导体器件的制造方法的描述。
图10是示出实施例1的半导体器件的制造过程的部分的过程流程图。图11至38是各自示出实施例1的半导体器件的制造过程的横截面图。图10主要示出在实施例1的半导体器件的制造过程中的在像素区域1A中的制造过程。图11至38的横截面图中的每个横截面图对应于沿着图3中的线A-A的横截面或者沿着图6中的线B-B的横截面。
如图11和12中所示，作为半导体衬底1S，提供包含n型杂质、如比如磷(P)或者砷(As)的n型单晶硅衬底(图10中的步骤S11)。
然后在半导体衬底1S中形成隔离区域LCS。隔离区域LCS由热氧化膜形成。例如半导体衬底1S的用作有源区域、比如有源区域AcTP、AcL等的区域由氮化硅膜覆盖并且受到热氧化以形成由比如氧化硅膜的绝缘构件形成的隔离区域LCS。这样的隔离方法称为LOCOS(局部硅氧化)方法。通过隔离区域LCS、限定即形成有源区域、比如有源区域AcTP、AcL等。
注意有源区域AcTP形成于像素区域1A中并且有源区域AcL形成于外围电路区域2A中。
取代LOCOS方法，STI(浅沟槽隔离)方法也可以用来形成隔离区域。在这一情况下，隔离区域由在半导体衬底1S中的沟槽中嵌入的绝缘构件形成。例如通过使用前述氮化硅膜作为掩模来蚀刻半导体衬底1S，形成隔离沟槽。然后通过在隔离沟槽中嵌入比如氧化硅膜的绝缘膜，形成隔离区域。
接着如图13和14中所示，形成光电二极管的p型井PWL形成于像素区域1A中，并且p型井PWL形成于外围电路区域2A中(图10中的步骤S12)。
在步骤S12中，通过使用光刻技术和离子注入方法，在有源区域AcTP和有源区域AcL中，向半导体衬底1S中引入比如硼(B)的p型杂质。因此，在像素区域1A和外围电路区域2A中，形成p型井PWL。P型井PWL中的每个p型井PWL的传导类型是与作为半导体衬底1S的传导类型的n型相反的p型。
接着如图15和16中所示，在像素区域1A中，经由栅极绝缘膜GOX形成栅极电极Gt，并且在外围电路区域2A中，经由栅极绝缘膜GOX形成栅极电极Glt(图10中的步骤S13)。
首先在像素区域1A和外围电路区域2A中，通过热氧化半导体衬底1S，由氧化硅膜形成的栅极绝缘膜GOX形成于p型井PWL的顶表面之上。作为栅极绝缘膜GOX，也可以使用氮化硅膜、氮氧化硅膜等。备选地，也可以使用具有比氮化硅膜的介电常数更高的介电常数的所谓高电介质膜、比如通过向氧化铪中引入氧化镧而获得的基于铪的绝缘膜。可以例如使用CVD(化学气相沉积)方法来形成这些膜。
接着在包括栅极绝缘膜GOX的半导体衬底1S之上，使用CVD方法等来形成多晶硅膜作为导体膜。接着图案化导体膜。具体而言，在导体膜之上，光刻胶膜(省略其图示)被形成并且受到使用光刻技术的曝光/显影以留在其中将形成栅极电极Gt和Glt的区域中。然后使用光刻胶膜作为掩模，蚀刻导体膜和氧化硅膜。以这一方式，在像素区域1A中，经由由氧化硅膜形成的栅极绝缘膜GOX形成由导体膜形成的栅极电极Gt，并且在外围电路区域2A中，经由由氧化硅膜形成的栅极绝缘膜GOX形成由导体膜形成的栅极电极Glt。然后通过灰化等去除光刻胶膜。这样的从形成光刻胶膜到去除光刻胶膜的过程称为图案化。这时，也可以形成例如图3中所示其它晶体管、即重置晶体管RST、选择晶体管SEL和放大晶体管AMI的栅极电极Gr、Gs和Ga。
注意可以在通过执行步骤S12来形成p型井PWL之后和在执行稍后描述的步骤S18之前的任何时间执行步骤S13中的过程。
接着如图17和18中所示，在像素区域1A中，形成光电二极管的n型井NWL被形成以便包含于在栅极电极Gt的一侧(图17中的左手侧)上的p型井PWL中(图10中的步骤S14)。
例如使用具有与栅极电极Gt的两侧中的一侧对应的开口的光刻胶膜(省略其图示)，离子注入n型杂质。因此如图17中所示，形成在p型井PWL中包括的n型井NWL。在p型井PWL和n型井NWL之中形成光电二极管。形成n型井NWL的部分以便在平面图中与转移晶体管的栅极电极Gt重叠。通过这样使n型井NWL的部分与转移晶体管的栅极电极Gt重叠，允许n型井NWL也作为转移晶体管的源极区域工作。
注意在步骤S14中的过程中，如图18中所示，在外围电路区域2A中，例如抗蚀膜PS1形成于包括栅极电极Glt的顶表面的半导体衬底1S之上。
接着如图19中所示，执行微波退火(图10中的步骤SMWA1)。例如通过在例如5.8GHz的允许微波由硅晶体谐振地吸收的频率处向半导体衬底1S从其顶表面或者背表面施加微波，微波由形成半导体衬底1S的硅晶体谐振地吸收以直接引起硅晶体的晶格变化、因此加热半导体衬底1S。具体而言，可以用例如约2至10kW的功率将微波施加约5至30分钟。
在步骤S14中的过程中形成n型井NWL时，使用离子注入方法，从而大量晶体缺陷形成于包括半导体衬底1S中的深区域的n型井NWL中。在另一方面，通过执行微波退火，可以直接引起硅晶体的晶格变化。这允许均匀加热在其中包括深区域的半导体衬底1S中的硅晶体。作为结果，即使在n型井NWL中形成的晶体缺陷形成于在从半导体衬底的顶表面的例如500nm至若干微米的深度的区域中时，仍然可以固化在n型井NWL中形成的晶体缺陷。
如随后将使用图46描述的那样，可以优选地用例如约5至10kW的功率将微波施加约15至30分钟。这允许更高效地固化在n型井NWL中形成的晶体缺陷。
同时，用微波退火无需实现高温以固化在半导体衬底1S中的深区域中形成的晶体缺陷。因而有可能防止或者抑制外围电路区域2A中的杂质扩散。因此用微波退火有可能防止或者抑制在外围电路区域2A中形成的MISFET的特性退化。
接着如图20和21中所示，在像素区域1A中，p+型半导体区域PR形成于n型井NWL的顶表面区域中(图10中的步骤S15)。例如通过使用光刻方法和离子注入方法，向n型井NWL的顶表面区域中注入p型杂质离子。因此如图20中所示，在n型井NWL的顶表面区域中，形成p+型半导体区域PR。
注意在步骤S15中的过程中，如图21中所示，在外围电路区域2A中，例如光刻胶膜RS2形成于包括栅极电极Glt的顶表面的半导体衬底1S之上。也就是说，在外围电路区域2A中，p型井PWL例如由抗蚀膜RS覆盖，从而未在其中注入p型杂质离子。
在例如执行使用退火熔炉的熔炉退火而不是微波退火时，出现外围电路等的特性变化的问题发生。在另一方面，在执行微波退火时，温度低，抑制外围电路中的杂质扩散，并且无特性变化。如随后将使用图53描述的那样，在例如执行微波退火、然后执行在例如激活退火时执行的使用退火熔炉的熔炉退火时，有可能抑制硅晶格中的错位出现。作为结果，微波退火不仅固化晶体缺陷而且可以更高效地固化在n型井NWL中形成的晶体缺陷而抑制硅晶格中的错位出现。
接着如图22和23中所示，在外围电路区域2A中，n型更低浓度半导体区域NW形成于栅极电极Glt的两侧上的p型井PWL中。例如使用具有与外围电路区域2A和栅极电极Glt对应的开口的光刻胶膜(省略其图示)作为掩模，注入n型杂质离子。因此，在栅极电极Glt的两侧上的p型井PW中，形成n型更低浓度半导体区域NM。
注意在形成n型更低浓度半导体区域NM的步骤中，如图22中所示，例如抗蚀膜RS3形成于包括像素区域1A中的栅极电极Gt的顶表面的半导体衬底1S之上。也就是说，在像素区域1A中，p型井PWL、n型井NWL和p+型半导体区域PR3例如由抗蚀膜RS覆盖，从而未在其中注入n型杂质离子。
接着如图24和25中所示，在像素区域1A中，形成盖绝缘膜CAP(图10中的步骤S16)。
首先在栅极电极Gt和Glt的侧壁之上，形成各自由绝缘膜制成的侧壁SW。例如使用CVD方法等在半导体衬底1S之上沉积氧化硅膜、氮化硅膜或者其层叠膜作为绝缘膜，并且使用RIE(反应离子蚀刻)方法等来各向异性地蚀刻绝缘膜。以这一方式，有可能在栅极电极Gt和Glt的侧壁之上留下各自由绝缘膜形成的侧壁SW。
在这样形成侧壁SW之后，在像素区域1A中，形成盖绝缘膜CAP。例如在通过CVD方法等在半导体衬底1S之上形成氧化硅膜作为绝缘膜之后，图案化绝缘膜。因此，在像素区域1A中，在各自位于栅极电极Gt的一侧上的n型井NWL和p+型半导体区域PR的顶表面区域之上，形成由氧化硅膜制成的盖绝缘膜CAP。作为形成盖绝缘膜CAP的绝缘膜，也可以使用氮化硅膜而不是氧化硅膜。
接着如图24和25中所示，在像素区域1A中形成防反射膜ARF(图10中的步骤S17)。
在半导体衬底1S之上，作为防反射膜ARF，通过CVD方法等形成、然后图案化例如氮氧化硅膜。以这一方式，在栅极电极Gt的一侧上的盖绝缘膜CAP之上、即在栅极电极Gt的一侧上的n型井NWL之上，形成防反射膜ARF。
注意也可以同时形成侧壁SW和防反射膜ARF。例如在沉积侧壁SW之后，抗蚀掩模仅形成于像素区域1A的光电二极管区域中并且通过RIE方法来各向异性地蚀刻。因此，在外围电路区域2A中和在像素区域1A中的浮置扩散FD(见图7)侧上形成侧壁SW，而在像素区域1A中的光电二极管侧上形成防反射膜ARF。
接着如图26和27中所示，在像素区域1A中，用作转移晶体管的漏极区域的n型更高浓度半导体区域NR形成于栅极电极Gt的另一侧(图26中的右手侧)上的p型井PWL中(图10中的步骤S18)。例如使用防反射膜ARF和栅极电极Gt作为掩模，注入n型杂质离子。因此如图26中所示，n型更高浓度半导体区域NR形成于转移晶体管TX的栅极电极Gt的另一侧(图26中的右手侧)上的p型井PWL中。n型更高浓度半导体区域NR也用作转移晶体管TX的漏极区域和用作光电二极管的浮置扩散FD。
在步骤S18中的过程中，在外围电路2A中，n型更高浓度半导体区域NR优选地形成于栅极电极Glt和侧壁SW的合成物的两侧上的p型井PWL中。例如使用栅极电极Glt和侧壁SW作为掩模，注入n型杂质离子。因此如图27中所示，可以形成晶体管LT的源极/漏极区域、即各自具有LDD结构的源极/漏极区域，该LDD结构包括n型更低浓度半导体区域NM和n型更高浓度半导体区域NR。
注意步骤S18中的过程也可以用来形成例如图3中所示其它晶体管的源极/漏极区域、其他晶体管即重置晶体管RST、选择晶体管SEL和放大晶体管AMI。
在p型MISFET形成于外围电路区域2A中时，在外围电路区域2A中，也可以形成用作p型MISFET的源极/漏极区域的p型更高浓度半导体区域。例如向在外围电路区域2A中未示出的p型MISFET的栅极电极的两侧上的n型井中注入p型杂质离子。作为p型杂质离子，可以例如使用硼(B)。这时，也可以向有源区域AcG中离子注入硼。
然后执行激活退火以激活在前述过程中注入的杂质(图10中的步骤S19)。注意注入个别杂质的顺序不限于前述过程中的顺序。可以在一个步骤中向相同传导类型的多个半导体区域中注入杂质以允许调整注入个别杂质的步骤。
注意在步骤S19中的激活退火之外，也可以在微波退火之后在外围电路的阈值电压不变的程度上适当执行在不小于800℃的温度的退火。
通过前述过程，在半导体衬底1S的像素区域1A中，形成光电二极管PD(见图3)、转移晶体管TX和在图26和27的横截面图中未示出的其它晶体管、即重置晶体管RST、选择晶体管SEL和放大晶体管AMI(见图3)。也在半导体衬底1S的外围电路区域2A中形成作为MISFET的晶体管LT(见图6)。
接着如图28至31中所示，形成硅化物层(图10中的步骤S20)。
在步骤S20中的过程中，首先如图28和29中所示，形成硅化物阻止膜SBF，然后形成金属膜MF。例如在半导体衬底1S之上，通过CVD方法等形成氧化硅膜作为绝缘膜、然后图案化氧化硅膜。因此在半导体衬底1S的像素区域1A中，形成从上方覆盖浮置扩散FD、防反射膜ARF和栅极电极Gt的硅化物阻止膜SBF。此外，在其中无需形成硅化物层的区域中，留下硅化物阻止膜SBF。在另一方面，在半导体衬底1S的外围电路区域2A中，硅化物层SIL(见稍后描述的图31)形成于顶表面、即作为晶体管LT的源极/漏极区域的更高浓度半导体区域NR中的每个更高浓度半导体区域NR的上部分中。因而，未形成从上方覆盖晶体管LT的硅化物阻止膜SBF。
然后在半导体衬底1S之上，作为金属膜MF，例如使用溅射方法等来形成镍(Ni)膜。除了镍膜之外，也可以使用金属膜、比如钛(Ti)膜、钴(Co)膜或者铂(Pt)膜或者其合金膜。
然后如图30和31中所示，通过使半导体衬底1S受到热处理，在半导体衬底1S的外围电路区域2A中，使金属膜MF与形成n型更高浓度半导体区域NR的硅反应以形成各自例如由硅化镍层制成的硅化物层SIL。在另一方面，在半导体衬底1S的像素区域1A中，未形成硅化物层。随后去除未反应的金属膜MF。因此，在像素区域1A的浮置扩散FD之上，未形成硅化物层而在n型更高浓度半导体区域NR和栅极电极Glt之上形成硅化物层SIL。
注意这时，例如在顶表面、即例如图3中所示其它晶体管、即重置晶体管RST、选择晶体管SEL和放大晶体管AMI的栅极电极Gr、Gs和Ga的上部分及其源极/漏极区域中，形成硅化物层。硅化物层允许减少在区域中的每个区域与插塞之间的接触电阻。
通过执行前述过程而提供的半导体衬底1S具有在像素区域1A中形成、由硅制成并且用作浮置扩散FD和转移晶体管TX的漏极区域的n型更高浓度半导体区域NR。半导体衬底1S也具有在外围电路区域2A中形成、由硅制成并且用作晶体管LT的源极/漏极区域的n型更高浓度半导体区域NR。半导体衬底1S也具有在顶表面、即用作晶体管LT的源极/漏极区域的更高浓度半导体区域NR的上部分中形成的硅化物层SIL。
在硅化物层SIL在步骤S20中的过程中形成于作为像素区域1A中的转移晶体管TX的漏极区域的n型更高浓度半导体区域NR中时，如图32中所示，从n型更高浓度半导体区域NR的顶表面去除硅化物阻止膜SBF。然后如图32中所示，在半导体衬底1S之上，使用溅射方法等来形成例如镍(Ni)膜作为金属膜MF。随后，半导体衬底1S受到热处理。因此，如图33中所示，在像素区域1A中，使金属膜MF与形成作为浮置扩散FD和转移晶体管TX的漏极区域中的每一个的n型更高浓度半导体区域NR的硅反应以形成硅化物层SIL。
接着如图34和35中所示，在像素区域1A和外围电路区域2A中，层间绝缘膜IL1形成于半导体衬底1S之上(图10中的S21)。在以下过程中，如图30中所示，将通过示例描述其中在作为浮置扩散FD和转移晶体管TX的漏极区域中的每一个的n型更高浓度半导体区域NR的顶表面中未形成硅化物层的情况。
例如在半导体衬底1S之上使用TEOS气体作为原材料气体，通过CVD方法沉积氧化硅膜。然后如必要的那样，使用CMP(化学气相沉积)方法等来平坦化层间绝缘膜IL1的顶表面。
接着如图36和37中所示，图案化层间绝缘膜IL1以形成接触孔CHfd、CHt1和CHt2。形成接触孔CHfd以延伸经过在作为浮置扩散FD和转移晶体管TX的漏极区域中的每一个的n型更高浓度半导体区域NR上方的层间绝缘膜IL1并且到达n型更高浓度半导体区域NR。也形成接触孔CHt1和CHt2以延伸经过在作为晶体管LT的源极/漏极区域的n型更高浓度半导体区域NR上方的层间绝缘膜IL1并且到达在顶表面、即n型更高浓度半导体区域NR的上部分中形成的硅化物层SIL。
这时，也在转移晶体管TX的栅极电极Gt之上形成接触孔。也这时，也在例如图3中所示其它晶体管、即重置晶体管RST、选择晶体管SEL和放大晶体管AMI的栅极电极Gr、Gs和Ga及其源极/漏极区域之上形成接触孔。
接着如图36和37中所示，向接触孔CHfd、CHt1和CHt2中嵌入传导膜以形成插塞Pfd、Pt1和Pt2。
首先，在包括接触孔CHfd、CHt1和CHt2的底表面和内壁的层间绝缘膜IL1之上，形成钛/氮化钛膜。钛/氮化钛膜由钛膜和位于钛膜之上的氮化钛膜的层叠膜形成，并且可以例如使用溅射方法来形成。钛/氮化钛膜具有所谓扩散阻挡性质，该扩散阻挡性质防止例如钨的作为在随后步骤中嵌入的膜的材料向硅中扩散。
然后硅膜形成于半导体衬底1S的整个主表面之上以便嵌入于接触孔CHfd、CHt1和CHt2中的每个接触孔中。可以例如使用CVD方法来形成钨膜。然后通过例如通过CMP方法去除各自在层间绝缘膜IL1之上形成的不需要的钛/氮化钛膜和钨膜，可以形成插塞Pfd、Pt1和Pt2。
接着如图38和8中所示，在与插塞Pfd、Pt1和Pt2形成的层间绝缘膜IL1之上，形成层间绝缘膜IL2至IL4和互连M1至M3。例如在层间绝缘膜IL1之上，通过CVD方法等形成氮化硅膜和位于其之上的氧化硅膜的层叠膜作为层间绝缘膜IL2。然后通过图案化层叠膜，形成互连沟槽。然后在包括互连沟槽的内部的层间绝缘膜IL2之上，通过溅射方法等沉积钽(Ta)膜和位于其之上的氮化钽(TaN)的层叠膜作为阻挡膜。然后在阻挡膜之上，通过溅射方法等沉积薄铜膜作为种膜(省略其图示)，并且在种膜之上，通过电解电镀方法沉积铜膜。
然后通过CMP方法等去除在层间绝缘膜IL2之上的不需要的阻挡膜、种膜和铜膜。通过这样在互连沟槽中的每个互连沟槽中嵌入阻挡膜、种膜和铜膜，可以形成互连M1(单大马士革方法)。
随后如图38和8中所示，层间绝缘膜IL3相似地形成于用互连M1形成的层间绝缘膜IL2之上，互连M2形成于层间绝缘膜IL3中，层间绝缘膜IL4形成于由互连M2形成的层间绝缘膜IL3之上，并且互连M3形成于层间绝缘膜IL4中。
接着如图7中所示，向在最上层中的层间绝缘膜IL4上附着作为片上透镜的微透镜ML以便在平面图中与形成光电二极管的n型井NWL重叠。注意在微透镜ML与层间绝缘膜IL4之间也可以提供相机滤波器。
通过前述过程，可以制造实施例1的半导体器件。
注意在实施例1中，也可以将例如半导体衬底1S、p型井PWL、n型井NWL、p+型半导体区域PR和n型更高浓度半导体区域NR的相应传导类型共同地改变成相反传导类型(这在以下修改、实施例2及其修改中的每项中同样成立)。
<半导体器件的制造方法的第一修改>
接着将给出实施例1的第一修改的描述。图39是示出实施例1的第一修改的半导体器件的制造过程的部分的制造过程流程图。图40是示出实施例1的第一修改的半导体器件的制造过程的横截面图。注意图39主要示出在实施例1的第一修改的半导体器件的制造过程中的对于像素区域1A执行的制造过程。图40的横截面图对应于沿着图3中的线A-A的横截面。
第一修改的半导体器件的制造方法与实施例1的半导体器件的制造方法不同在于在执行步骤S12中的过程之后并且在执行步骤S13中的过程之前执行微波退火。
在第一修改中，执行与图10中的步骤S11和S12中相同的过程(图39中的步骤S11和S12)以形成如图13和14中所示p型井PWL，然后如图40中所示执行微波退火(图39中的步骤SMWA2)。例如通过在例如5.8GHz的允许微波由硅晶体谐振地吸收的频率处向半导体衬底1S从其顶表面或者背表面施加微波，微波由形成半导体衬底1S的硅晶体谐振地吸收以直接引起硅晶体的晶格变化。作为结果，加热半导体衬底1S。具体而言，可以用例如约2至10kW的功率将微波施加5至30分钟。
在步骤S12中的过程中形成p型井PWL时，使用离子注入方法，从而大量晶体缺陷形成于包括半导体衬底1S中的深区域的p型井PWL中。在另一方面，通过执行微波退火，可以直接引起硅晶体的晶格变化。这允许均匀加热在其中包括深区域的半导体衬底1S中的硅晶体。作为结果，即使在p型井PWL中形成的晶体缺陷形成于在从半导体衬底的顶表面的例如500nm至若干微米的深度的区域中时，仍然可以固化在p型井PWL中形成的晶体缺陷。
如随后将使用图46描述的那样，可以优选地用例如约5至10kW的功率将微波施加约15至30分钟。这允许更高效地固化在p型井PWL中形成的晶体缺陷。
同时，用微波退火无需提供高温以固化在半导体衬底1S中的深区域中形成的晶体缺陷。因而有可能防止或者抑制外围电路区域2A中的杂质扩散。因此用微波退火有可能防止或者抑制在外围电路区域2A中形成的MISFET的特性退化。
在例如执行使用退火熔炉的熔炉退火而不是微波退火时，出现外围电路等的特性变化的问题发生。在另一方面，在执行微波退火时，温度低，抑制外围电路中的杂质扩散，并且无特性变化。如随后将使用图53描述的那样，在例如执行微波退火、然后执行在例如激活退火时执行的使用退火熔炉的熔炉退火时，有可能抑制硅晶格中的错位出现。作为结果，微波退火不仅固化晶体缺陷而且可以更高效地固化在p型井PWL中形成的晶体缺陷而抑制硅晶格中的错位出现。
随后通过执行与图10中的步骤S13、S14和S15中相同的过程(图39中的步骤S13至S21)，可以形成层间绝缘膜IL1。也可以用与实施例1中相同的方式执行后续过程。
注意在第一修改中，除了步骤SMWA2中的微波退火的过程之外，以与实施例1中相同的方式，还可以如图19中所示在执行步骤S14中的过程之后并且在执行步骤S15中的过程之前执行微波退火(图10中的步骤SMWA1)。因此，可以获得与从实施例1中的步骤SMWA1获得的效果相同的效果，并且可以立即固化在过程中的每个过程中形成的晶体缺陷。
<半导体器件的制造方法的第二修改>
接着将给出实施例1的第二修改的描述。图41是示出实施例1的第二修改的半导体器件的制造过程的部分的制造过程流程图。图42是示出实施例1的第二修改的半导体器件的制造过程的横截面图。注意图41主要示出在实施例1的第二修改的半导体器件的制造过程中的对于像素区域1A执行的制造过程。图42的横截面图对应于沿着图3中的线A-A的横截面。
第二修改的半导体器件的制造方法与实施例1的半导体器件的制造方法不同在于在执行步骤S18中的过程之后并且在执行步骤S19中的过程之前执行微波退火。
在第二修改中，执行与图10中的步骤S11至S14和S15至S18中相同的过程(图41中的步骤S11至S18)，以形成如图26和27中所示作为转移晶体管TX的漏极区域的n型更高浓度半导体区域NR。然后在形成型更高浓度半导体区域NR之后，如图42中所示，执行微波退火(图41中的步骤SMWA3)。例如通过在例如5.8GHz的允许微波由硅晶体谐振地吸收的频率处向半导体衬底1S从其顶表面或者背表面施加微波，微波由形成半导体衬底1S的硅晶体谐振地吸收以直接引起硅晶体的晶格变化。作为结果，加热半导体衬底1S。具体而言，可以用例如约2至10kW的功率将微波施加5至30分钟。
在步骤S18中的过程中形成n型更高浓度半导体区域NR时，使用离子注入方法，从而大量晶体缺陷形成于n型更高浓度半导体区域NR中。在另一方面，通过执行微波退火，可以直接引起硅晶体的晶格变化。这允许均匀加热在其中包括深区域的半导体衬底1S中的硅晶体。作为结果，可以固化在n型更高浓度半导体区域NR中形成的晶体缺陷。
如随后将使用图46描述的那样，可以优选地用例如约5至10kW的功率将微波施加约15至30分钟。这允许更高效地固化在n型更高浓度半导体区域NR中形成的晶体缺陷。
此外，微波退火无需高温用于固化在半导体衬底1S中形成的晶体缺陷。因而有可能防止或者抑制外围电路区域2A中的杂质扩散并且防止或者抑制在外围电路区域2A中形成的MISFET的特性退化。
随后通过执行与图10中的步骤S19至S21中相同的过程(图41中的步骤S19至S21)，可以形成层间绝缘膜IL1。也可以用与实施例1中相同的方式执行后续过程。
这时，通过执行与图10中的步骤S19中相同的过程(图41中的步骤S19)，并且因此对半导体衬底1S执行激活退火，以与实施例1中相同的方式，有可能固化在n型NWL中形成的晶体缺陷而抑制硅晶格中的错位出现。也就是说，在第二修改中，通过在步骤S19中执行激活退火，半导体衬底1S可以受到在例如不小于800℃的温度的热处理。
然而在第二实施例中，在执行图41中的步骤S11至S18中的过程时，可以将半导体衬底加热至例如约600℃的温度以造成硅晶格中的错位出现。在这样的错位出现时，不易于去除已经通过微波退火而出现的错位。因而在第二修改中，固化p型井PWL和n型井NWL中的层中的每层中的晶体缺陷的效果比在实施例1和实施例1的第一修改中更低。
注意在第二修改中，以与实施例1中相同的方式，在执行步骤S14中的过程之后并且在执行步骤S15中的过程之前，可以如图19中所示执行微波退火(图10中的步骤SMWA1)。这允许获得与从实施例1中的步骤SMWA1获得的效果相同的效果并且允许立即固化在过程中的每个过程中形成的晶体缺陷。
同时，在第二修改中，以与实施例1的第一修改中相同的方式，在执行步骤S12中的过程之后和在执行步骤S13中的过程之前，可以如图40中所示执行微波退火(图39中的步骤SMWA2)。这允许获得与从实施例1的第一修改中的步骤SMWA2获得的效果相同的效果并且允许立即固化在过程中的每个过程中形成的晶体缺陷。
此外，在第二修改中，可以执行图10中的步骤SMWA1中的微波退火和图39中的步骤SMWA2中的微波退火。这允许获得与从实施例1中的步骤SMWA1获得的效果和从实施例1的第一修改中的步骤SMWA2获得的效果相同的效果，并且允许立即固化在过程中的每个过程中形成的晶体缺陷。
也就是说，作为实施例1的修改，可以在组合中执行步骤SMWA1、SMWA2和SMWA3中任何两个或者三个步骤。这允许获得与组合的步骤中的每个步骤中的微波退火相同的效果并且允许立即固化在过程中的每个过程中形成的晶体缺陷。
<关于图像传感器中的晶体缺陷>
在具有以上描述的配置的图像传感器中，重要的是减少暗电流并且提高其性能。暗电流是指其中电流即使在未用光照射的状态中仍然出现的现象。在暗电流增加时，确定尽管未用光照射，但是存在用光照射以及错误照射出现以形成白点并且引起显示的图像的退化。因而在图像传感器中，有必要就提高图像传感器的特性而言最小化暗电流。暗电流的一个可设想的原因是在形成光电二极管的半导体区域中形成的晶体缺陷。
图43是示出pn结所产生的光电二极管的带结构的视图。如图43中所示，左手区域是与p型井PWL对应的p型半导体区域，并且右手区域是与n型井NWL对应的n型半导体区域。在p型半导体区域与n型半导体区域之间的边界对应于用作耗尽层的中间区域。
在图43中所示n型半导体区域中，在无晶体缺陷时，未在价带与导带之间形成缺陷级。除非具有不小于带隙能量的能量的光入射，则很少将在价带中存在的电子激发到导带。因而，在无晶体缺陷的理想光电二极管中，除非用光照射光电二极管，则基本上无激发到导带的电子，从而在光电二极管中流动的暗电流极小。
在另一方面，如图43中所示，在n型半导体区域中有晶体缺陷时，缺陷级DLF形成于价带与导带之间。因而即使在没有用具有不小于带隙能量的能量的光照射时，仍然通过缺陷级将电子从价带容易激发到导带。也就是说，在有晶体缺陷时，即使在未用光照射光电二极管时，仍然由于热激发现象等而通过缺陷级DFL将电子从价带激发到导带以因此增加暗电流。因此，为了减少图像传感器中的暗电流，有必要减少在光电二极管中存在的晶体缺陷。
<关于测量缺陷密度和缺陷密度的温度依赖性的方法>
接着将描述一种评估晶体缺陷的方法。在下文中，作为评估晶体缺陷的方法，将描述一种使用TW(热波)方法的方法。在例如W.L.Smith等人的“Ion implant monitoring with thermal wavetechnology”,Appl.Phys.Lett.47,584(1985)中公开TW方法。也在例如D.Fournier等人的“Photothermal investigation of transport insemiconductors:Theory and experiment”,J.Appl.Phys.59,787(1986中公开TW方法。
在TW方法中，在其中用在例如若干兆赫兹的频率调制并且作为抽运光施加的氩离子(Ar+)激光照射在测量之下的采样的表面的状态中，用例如作为探测光施加的氦-氖(He-Ne)照射相同区域。然后在TW方法中，基于通过检测探测光的反射的光而获得的测量的TW值评估缺陷密度。
图44是示出在执行砷(As)向半导体衬底中的离子注入时注入的离子的数量、即剂量与TW值之间的关系的图形。图44示出在用160keV和360keV中的每项的能量执行离子注入之后以及在执行退火之前测量TW值的结果。
如图44中所示，在其中用160keV的能量执行离子注入和其中用360keV的能量执行离子注入的情况中的任一情况下，随着剂量增加，TW值增加。可以认为在执行退火之前，随着剂量增加，半导体衬底中的缺陷密度增加。因此，从图4的结果显然的是随着剂量、即缺陷密度增加，TW值也增加。因而通过测量TW值，可以测量半导体衬底中的缺陷密度。
<关于缺陷密度的退火条件依赖性>
图45是示出在执行向半导体衬底中的离子注入、然后在各种条件之下通过各种方法进一步执行退火时在TW值与退火温度之间的关系的图形。图45示出在5x1012cm-2的剂量用360keV的能量执行离子注入、然后进一步执行使用退火熔炉的熔炉退火作为对比示例1、进一步执行使用红外线灯加热熔炉的RTA作为对比示例2以及进一步执行激光退火作为对比示例3之后测量TW值的结果。在图45中，使用退火熔炉的熔炉退火由FA代表，并且激光退火由LA代表。
如图45中所示，在使用退火熔炉的熔炉退火(比较示例1)和RTA(比较示例2)中的任一退火中，在温度范围在不大于500℃的范围中时，不能控制TW值为不大于500。在另一方面中，在激光退火(比较示例3)中，退火时间更短，但是难以控制退火时间为不大于1000℃的水平。
此外，图45也示出在能量为360keV并且剂量为5x1012cm-2这样的离子注入条件之下执行离子注入、然后进一步执行微波退火作为实施例1的示例1之后测量TW值的结果。在图45中，微波退火由MWA代表。
图46是示出在执行向半导体衬底中的离子注入、然后进一步执行微波退火作为实施例1的示例1时在TW值与退火温度之间的关系的图形。注意在实施例1中使用的微波的功率为5kW。
如图45中所示，关于微波退火(示例1)，TW值即使在退火时间为5分钟(300秒)、15分钟(900秒)或者30分钟(1800秒)时仍然不大于500，而无论在不大于400℃的范围中的退火温度如何。在为了获得用于微波退火(示例1)、使用退火熔炉的熔炉退火(对比示例1)、RTA(对比示例2)和激光退火(对比示例3)的相同TW值而需要的退火温度之中，用于微波退火(示例1)的退火温度低于对于使用退火熔炉的熔炉退火(对比示例1)、RTA(对比示例2)和激光退火(对比示例3)而需要的退火温度。如图46中所示，关于微波退火(示例1)，TW值随着退火时间从5分钟增加至15分钟和增加至30分钟而减少。对于这一点的可设想原因，除了增加的退火时间的影响之外还在于随着退火时间增加而出现的退火温度略微增加。
注意如图46中所示，TW值在退火时间已经从5分钟增加至15分钟时的减少速率高于TW值在退火时间已经从15分钟增加至30分钟时的减少速率。因而，退火时间优选地不小于15分钟并且不大于30分钟。在退火时间小于15分钟时，可能不可能从TW值加上获得充分效果。在另一方面，在退火时间超过30分钟时候，半导体器件的制造时间可能增加以造成增加的制造成本。
<关于微波退火的优点>
这里将给出微波退火的优点的描述。
例如在对比示例1中那样的典型退火中，通过热传导从半导体衬底1S的顶表面加热半导体衬底1S的内部分。因而，随着从半导体衬底1S的顶表面的深度增加，达到其中温度比在顶表面更低的状态。在光电二极管中，晶体缺陷形成于从半导体衬底的顶表面的例如500nm至若干微米的深度的区域中。因而，为了固化晶体缺陷，有必要在高温度设置半导体衬底1S的内部分。
为了这样增强固化晶体缺陷的效果，在更高温度执行退火是有效的。因而，为了固化在半导体衬底1S中的深区域中形成的晶体缺陷，有必要在不小于为了固化晶体缺陷而需要的温度的温度、例如不小于800℃的温度执行热处理。换而言之，在不小于800℃的温度对半导体衬底1S执行除了微波退火之外的典型热处理、如比如使用退火熔炉的熔炉退火时，不能固化晶体缺陷。
然而在包括像素区域和外围电路区域的半导体器件的制造过程中，在不小于800℃的温度执行退火时，在外围电路区域中扩散杂质以可能变化包括比如MISFET的晶体管和其它元件的半导体元件的特性，从而造成半导体器件的性能退化。因此，就固化在像素区域中形成的光电二极管等中的晶体缺陷而言，希望在高温执行退火。然而就抑制在外围电路区域中形成的半导体元件的特性的变化而言，不希望在高温执行退火。
在另一方面，在实施例1中使用的微波退火中，向半导体衬底1S施加在如下频率(例如5.8GHz)的微波，该频率允许微波由晶体硅谐振地吸收。作为结果，微波由形成半导体衬底1S的硅晶体谐振地吸收以直接引起硅晶体的晶格变化并且加热半导体衬底1S。因此，实施例1中的微波退火允许均匀加热在半导体衬底1S的深度方向上存在的硅晶体。这消除对于将半导体衬底1S加热至不小于为了固化在半导体衬底1S中的深区域中形成的晶体缺陷而需要的温度的温度的需要。
如图45中所示，利用实施例1中的微波退火，即使在不大于例如400℃的低温执行退火时，仍然可以固化晶体缺陷。因此有可能抑制在包括在外围电路区域中形成的晶体管和在像素区域中形成的转移晶体管的半导体衬底1S的顶表面中形成的半导体元件的特性的变化。
接着将给出另一考察的结果的描述，该考察验证实施例1中的微波退火与现有技术的熔炉退火等相似地允许固化在半导体衬底1S的内部分中形成的晶体缺陷。
图47是示出在其中执行向半导体衬底中的离子注入、然后进一步执行对示例1的熔炉退火的状态中，根据阴极发光(CL)方法的分析结果的图形。图47示出分析如下示例的结果，在该示例中在例如900℃将退火执行约30分钟作为对比示例1的熔炉退火。注意在半导体衬底中有晶体缺陷时，在大于例如1400nm的波长范围中监视到广泛的光发射，但是省略其图示。
如图47中所示，在对比示例1中，未在大的波长范围中监视到广泛的光发射。因而可见在执行向半导体衬底中的离子注入、然后进一步执行对比示例1的熔炉退火时，固化在半导体衬底中存在的晶体缺陷。
图48是示出在其中执行向半导体衬底中的离子注入、然后进一步执行示例1的微波炉退火的状态中，根据阴极发光方法中的分析结果的图形。图48示出分析如下示例的结果，在该示例中例如在不大于400℃的温度用具有2至10kW的功率的微波将退火执行约5至30分钟作为示例1的微波退火。
如图48中所示，在实施例1中，未在大的波长范围中监视到广泛的光发射。因而可见在执行向半导体衬底中的离子注入、然后进一步执行示例1的微波退火时，固化在半导体衬底中存在的晶体缺陷。
在图47与48之间进行比较时，可见即使从在不大于400℃的低温的微波退火仍然获得与从在约900℃的高温的退火获得的晶体恢复性质可比较的晶体恢复性质。也就是说，通过实施例1中的微波退火，即使在不大于比诸如在例如约900℃执行的熔炉退火的典型退火中充分更低的400℃的温度条件之下，仍然可以充分固化半导体衬底中的晶体缺陷。如以上使用图46描述的那样，在实施例1中的微波退火中，就充分固化在半导体衬底中存在的晶体缺陷而言，希望将微波的功率设置成5至10kW并且将退火时间设置成15至30分钟。
将给出如下考察的结果的进一步描述，该考察验证实施例1中的微波退火可以抑制在半导体衬底中引入的传导杂质的扩散。
图49是示出在半导体衬底中引入的硼(B)的杂质浓度性质的图形。在图49中，横轴示出从半导体衬底的顶表面的深度，并且纵轴示出硼的杂质浓度。同样，在图49中，分布图(1)示出其中使用离子注入方法向半导体衬底中仅引入硼的状态、即在退火之前的杂质分布图。分布图(2)示出在执行在引入硼时的退火、然后执行对比示例1的熔炉退火之后的杂质分布图。分布图(3)示出在执行在示例1的微波退火时的退火之后的退火分布图。
如图49中所示，可见在其中使用离子注入方法向半导体衬底中仅引入硼(B)的状态(分布图(1))中，杂质在半导体衬底的深度方向上的扩散最小。这表明无论执行什么种类的退火，都比在退火之前更多扩散作为杂质的硼。
然而如分布图(2)和(3)所示，在执行示例1的微波退火时的杂质分布图(分布图(3))中比在执行对比示例1的熔炉退火时的杂质分布图(分布图(2))中更多抑制杂质在半导体衬底的深度方向上的扩散。这是因为与对比示例1中的约为900℃的退火温度不同，示例1中的退火温度例如不大于400℃，并且可以在其中执行实施例1中的微波退火的情况下比在其中执行对比示例1中的使用退火熔炉的熔炉退火的情况下更多抑制杂质的扩散。
使用图49，作为杂质的示例，已经描述作为p型杂质的硼(B)。然而即使用也是n型杂质的磷(P)或者砷(As)，仍然可以在其中执行实施例1中的微波退火的情况下比在其中执行对比示例1的熔炉退火的情况下更多抑制杂质的扩散。
从前文可见实施例1中的微波退火的优点在于可以获得与从现有技术退火获得的固化晶体缺陷的效果可比较的固化晶体缺陷的效果，但是实施例1中的微波退火是在比执行对比示例1的现有技术的退火等的温度低得多的温度的热处理。因此根据实施例1，有可能固化在半导体衬底中存在的晶体缺陷而不给予过大热负荷。
<关于附加退火>
接着将给出如下过程的描述，在该过程中，通过执行示例1的微波退火来抑制错位出现。
图50至53是各自示意地示出在执行离子注入之后的硅晶格的视图。图50示出紧接在执行离子注入之后的硅晶格。图51示出在执行离子注入、然后在与微波退火中相同的温度执行对比示例2的RTA之后的硅晶格。图52示出在执行离子注入之后、然后执行示例1的微波退火之后的硅晶格。图53示出在执行示例1的微波退火、然后执行在不小于对比示例2的800℃的温度的激活退火、例如RTA之后的硅晶格。注意图50至53示出其中注入砷(As)的情况。
如图50中所示，紧接在执行离子注入之后，在硅晶格中生成空穴，并且在晶格单位单元之间有硅(Si)和砷(As)。然后在执行离子注入之后，在例如600℃的温度执行对比示例2的RTA时，提高半导体衬底的温度，从而扩散空穴以及各自作为杂质的As和Si以操作用于迅速减少空穴密度。可以认为由于错位工作用于减少空穴密度，所以在晶格单位单元之间的Si和As如图51中所示减少，但是错位在晶格中出现。
在错位所产生的晶体缺陷在晶格中出现时，难以随后固化已经出现的错位所产生的晶体缺陷。例如在典型半导体器件制造过程中，在执行激活退火之前、例如在形成防反射膜时，可以将半导体衬底加热至约600℃的温度。在约600℃的温度，略微地固化、但是未完全地固化晶体缺陷从而造成其中给定数量的错位在半导体衬底中保留的状态。在这样的其中给定数目的晶体缺陷在半导体衬底中保留的状态中，即使在随后在例如约1000℃的温度执行激活退火时，仍然难以完全地固化保留的晶体缺陷。
对照而言，在执行离子退火、然后执行示例1的微波退火时，在低温使半导体衬底退火，从而抑制空穴以及各自作为杂质的As和Si在宽范围内的扩散，从而在邻近范围中的扩散出现。作为结果，如图52中所示，在晶格单位单元之间的As和Si未显著减少。然而可以认为由于晶格中的给定数目的空穴被As取代或者再次由Si填充，所以抑制错位出现。
在执行示例1的微波退火、然后执行对比示例2的RTA作为附加退火时，可以认为由于在执行微波退火之后执行附加退火并且将空穴密度减少至某个程度，所以即使通过执行RTA在高温使半导体衬底退火，仍然如图53中所示抑制错位出现，并且可以完全固化晶体缺陷。因此，有可能进一步固化微波退火已经固化的晶体缺陷而抑制新错位所产生的晶体缺陷出现。
也就是说，通过组合执行紧接在离子注入之后的微波退火和在微波退火之后在例如不小于800℃的高温的退火，有可能固化晶体缺陷而未引起晶格中的错位。
<实施例1的主要有特点的特征和效果>
在实施例1中，在其中在像素区域中形成光电二极管等并且在外围电路区域中形成半导体元件的半导体器件的制造过程中，在执行离子注入之后和在执行激活退火之前，执行微波退火。这允许在比执行典型退火的温度更低的温度执行退火并且允许抑制杂质的扩散。因而有可能固化在像素区域中形成的光电二极管等中的晶体缺陷而抑制在外围电路区域中形成的半导体元件的特性的变化。因此，有可能提高半导体器件的性能。
优选地，在执行离子注入并且执行微波退火之后，在例如不小于800℃的温度执行典型激活退火。如以上描述的那样，通过执行微波退火，固化例如已经在离子注入期间出现的错位所产生的晶体缺陷。因而，在执行微波退火、然后在例如不小于800℃的温度执行比如熔炉退火的典型退火时，抑制错位出现。因此，有可能进一步固化已经通过微波退火而固化的晶体缺陷，而抑制增加的错位所产生的晶体缺陷出现。
图54是为了比较而示出测量在给定数目的像素之中观测到白点的像素数目、即对示例4和示例1中的白点数目的结果的图形。图54中的纵轴以任意单位示出比较已经例如用对比示例4中的白点数目归一化的在对比示例4和示例1中的白点数目。对比示例4对应于其中执行激活退火而未执行微波退火的情况。
如图54中所示，示例1中的白点数目小于对比示例4中、即在其中执行激活退火而未执行微波退火的情况下的白点数目。
图55是为了比较而示出测量在对比示例4和示例1中的外围电路区域中形成的MISFET的阈值电压(Vth)的结果的图形。图55中的纵轴以任意单位示出已经例如用对比示例4中、即在执行激活退火而未执行微波退火的情况下的阈值电压Vth归一化的在对比示例4和示例1中的阈值电压Vth。
如图55中所示，示例1中的阈值电压Vth未经历变化、即与对比示例4中的阈值电压Vth对照无Vth移位。因此，根据实施例1，由于在低温执行微波退火，所以仍然有可能通过抑制杂质扩散来防止在外围电路区域中形成的MISFET中的每个MISFET中的Vth移位出现。
(实施例2)
在实施例1中，已经给出如下示例的描述，在该示例中，半导体器件是光从半导体衬底的前侧在其上入射的前侧照射式图像传感器。对照而言，在实施例2中，将给出如下示例的描述，在该示例中，半导体器件是光从半导体衬底的背侧在其上入射的背侧背射式图像传感器。
例如在前侧照射式图像传感器中，在微透镜上入射的光由层间绝缘膜透射以照射光电二极管。在层间绝缘膜之中，位于光电二极管之上的部分未用互连层形成并且用作光透射区域。然而随着图像传感器的像素数目增加并且其尺寸减少，光透射区域的面积减少。作为结果，在前侧照射式图像传感器中，在光电二极管上入射的光数量可以增加。
因而，已经提出背侧照射式图像传感器，在该背侧照射式图像传感器上，光从半导体衬底的背侧入射，并且充分地引导入射光以高效地到达光电二极管。
实施例2的半导体器件的配置及其外围电路区域中的元件的结构与已经使用图1至6和8描述的实施例1的半导体器件的配置及其外围电路区域中的元件的结构相同，从而省略其描述。
<像素区域中的元件的结构>
接着将描述像素区域中的元件的结构。图56是示出实施例2的半导体器件的配置的横截面图。图56对应于沿着图3中的线A-A的横截面。
如图56中所示，实施例2与实施例1相同在于在半导体衬底1S中，形成光电二极管和转移晶体管TX，并且在半导体衬底1S的顶表面侧(图56中的下侧)上形成层间绝缘膜和互连层。在实施例2中，在层间绝缘膜之下的层中形成粘合膜OXF，并且在粘合膜OXF之下的层中放置支撑衬底SS。
也在实施例2中，半导体衬底1S的厚度比在实施例1中更小，防反射膜ARF由在半导体衬底1S的背表面(图56中的上表面)之上的例如氮氧化硅膜形成，并且在防反射膜ARF之上装配微透镜ML。注意在半导体衬底1S与防反射膜ARF之间也可以形成p+型半导体区域。
在这样配置的像素区域1A中，在光在微透镜ML上入射时，在微透镜ML上入射的光通过防反射膜ARF到达半导体衬底1S的背表面。然后已经到达半导体衬底1S的背表面的光进入半导体衬底1S以照射光电二极管。
<半导体器件的制造方法>
接着将给出实施例2的半导体器件的制造方法的描述。注意在下文中，将给出像素区域中的制造过程的描述。
图57是示出实施例2的半导体器件的制造过程的部分的过程流程图。图58至63是各自示出实施例2的半导体器件的制造过程的横截面图。注意图57主要示出在实施例2的半导体器件的制造过程中的在像素区域1A中的制造过程。图58至63的横截面图中的每个横截面图对应于沿着图3中的线A-A的横截面。
实施例2的半导体器件的制造方法与实施例1的半导体器件的制造方法不同在于未在形成盖绝缘膜之后和在形成漏极区域之前形成防反射膜。
在实施例2中，形成与图10中的步骤S11至S14和SMWA1相同的步骤(图57中的步骤S11至S14和SMWA1)。
接着如图58中所示，在像素区域1A中，形成p+型半导体区域PR和盖绝缘膜CAP(图57中的步骤S15和S16)。可以与实施例1中的步骤S15和S16中的相应过程相似地执行步骤S15和S16中的相应过程。
接着如图59中所示，在像素区域1A中，在栅极电极Gt的另一侧(图59中的右手侧)上的p型井PWL中，形成作为浮置扩散FD和转移晶体管TX的漏极区域中的每一个的n型更高浓度半导体区域NR(图57中的步骤S18)。可以与实施例1中的步骤S18中的过程相似地执行步骤S18中的过程。
随后通过执行与图10中的步骤S19至S21相同的过程(图57中的步骤S19至S21)，如图60中所示，形成层间绝缘膜IL1。然后在以与图36中相同的方式形成接触孔CHfd之后，如图61中所示，形成插塞Pfd、层间绝缘膜IL2至IL4和互连M1至M3。可以用与实施例1中相同的方式执行形成接触孔CHfd、插塞Pfd、层间绝缘膜IL2至IL4和互连M1至M3的过程。然而图60和61中所示结果与实施例1中的图34和38中所示结构不同在于未形成防反射膜。
注意图60和61各自示出如下示例，在该示例中未在作为浮置扩散FD和转移晶体管TX的漏极区域中的每一个的n型更高浓度半导体区域NR的顶表面中形成硅化物层(这在稍后描述的图62和63中同样成立)。然而如已经在实施例1中使用图9描述的那样，硅化物层也可以形成于作为浮置扩散FD和转移晶体管TX的漏极区域中的每一个的n型更高浓度半导体区域NR的顶表面中。
接着如图62中所示，使与互连M3形成的层间绝缘膜IL4的顶表面向下，并且在层间绝缘膜IL4的顶表面之上，经由例如由氧化硅膜形成的粘合膜OXF放置支撑衬底SS。作为结果，半导体衬底1S固定到支撑衬底SS，而半导体衬底1S的背表面向上。然后如图63中所示，半导体衬底1S的向上的背表面为地面。因此，可以减少半导体衬底1S的厚度。
随后如图56中所示，在半导体衬底1S的背表面之上，形成例如由氮氧化硅膜形成的防反射膜ARF。注意通过使用光刻技术和离子注入方法，也可以向半导体衬底1S的向上的背表面中引入比如硼(B)的p型杂质，以形成在半导体衬底1S与防反射膜ARF之间的p+型半导体区域。
接着如图56中所示，向防反射膜ARF上附着微透镜ML以便在平面图中面向形成光电二极管的n型井NWL。以这一方式，可以制造实施例2中的作为图像传感器的半导体器件。
<半导体器件的制造方法的修改>
接着将给出实施例2的修改的描述。图64是示出实施例2的半导体器件的制造过程的横截面图。图64对应于沿着图3中的线A-A的横截面。
也在实施例2的修改的半导体器件的制造方法中，以与实施例1的半导体器件的制造方法的第一修改中相同的方式，在执行图57中的步骤S12中的过程之后和在执行图57中的步骤S13中的过程之前，可以执行基于与图39中的步骤SMWA2中相同的过程的微波退火。
也在实施例2的修改的半导体器件的制造方法中，以与实施例1的半导体器件的制造方法的第二修改中相同的方式，在执行图57中的步骤S18中的过程之后和在执行图57中的步骤S19中的过程之前，如图64中所示，可以执行基于与图41中的步骤SMWA3中相同的过程的微波退火。
也就是说，以与实施例1的修改中的每个修改中相同的方式，作为实施例2的修改，可以组合执行步骤SMWA1、SMWA2和SMWA3中的任何两个或者三个步骤。这允许获得与组合的步骤中的每个步骤中的微波退火的效果相同的效果，并且允许立即固化在过程中的每个过程中形成的晶体缺陷。
<实施例2的主要有特点的特征和效果>
在实施例2中，以与实施例1中相同的方式，在其中在像素区域中形成光电二极管等并且在外围电路区域中形成半导体元件的半导体器件的制造过程中，在执行离子注入之后和在执行激活退火之前，执行微波退火。因而有可能固化在像素区域中形成的光电二极管等中的晶体缺陷而确保各自形成于外围电路区域中的半导体元件的特性并且具有与实施例1中相同的效果。因此，有可能提高半导体器件的性能。
同样，以与实施例1中相同的方式，优选执行离子注入、紧接其后执行微波退火、然后在例如不小于800℃的温度执行典型退火。这允许进一步固化微波退火所固化的晶体缺陷而抑制增加的错位所产生的晶体缺陷出现。
尽管前文已经基于本发明人设想的本发明的实施例具体描述本发明，但是本发明不限于前述实施例。将理解可以在本发明中进行各种改变和修改而范围未脱离其主旨。

Claims (20)

1.一种制造半导体器件的方法，包括以下步骤：
(a)提供具有第一传导类型的半导体衬底；
(b)在所述步骤(a)之后，在所述半导体衬底中形成第一半导体区域，所述第一半导体区域具有与所述第一传导类型相反的第二传导类型并且形成光电二极管的部分；
(c)在所述半导体衬底之上形成转移晶体管的栅极电极，所述转移晶体管转移所述光电二极管生成的电荷；
(d)形成第二半导体区域，所述第二半导体区域具有所述第一传导类型并且形成所述光电二极管的另一部分，从而在所述第一半导体区域中包括所述第二半导体区域；
(e)在所述步骤(d)之后，向所述半导体衬底施加微波以加热所述半导体衬底；
(f)在所述步骤(e)之后，在所述半导体衬底中形成所述转移晶体管的漏极区域；以及
(g)在所述步骤(f)之后，在所述半导体衬底之上形成层间绝缘膜。
2.根据权利要求1所述的制造半导体器件的方法，
其中在所述步骤(e)中，向所述半导体衬底施加所述微波以引起形成所述半导体衬底的硅晶体的晶格变化，并且因此加热所述半导体衬底，并且
其中在所述步骤(e)中使用的所述微波具有允许所述微波由所述硅晶体谐振地吸收的频率。
3.根据权利要求2所述的制造半导体器件的方法，
其中所述微波的所述频率为5.8GHz。
4.根据权利要求1所述的制造半导体器件的方法，
其中在所述步骤(e)中使用的所述微波具有5至10kW的功率。
5.根据权利要求1所述的制造半导体器件的方法，
其中在所述步骤(e)中使用所述微波来加热所述半导体衬底的时间为15至30分钟。
6.根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：
(h)在所述步骤(b)之后并且在所述步骤(d)之前，向所述半导体衬底施加微波以加热所述半导体衬底。
7.根据权利要求6所述的制造半导体器件的方法，还包括以下步骤：
(i)在所述步骤(f)之后并且在所述步骤(g)之前，向所述半导体衬底施加微波以加热所述半导体衬底。
8.根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：
(i)在所述步骤(f)之后并且在所述步骤(g)之前，向所述半导体衬底施加微波以加热所述半导体衬底。
9.根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：
(j)在所述步骤(e)之后，使所述半导体衬底受到在不小于800℃的温度处的热处理。
10.根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：
(k)在所述步骤(e)之后并且在所述步骤(f)之前，在所述第二半导体区域之上形成防反射膜。
11.根据权利要求10所述的制造半导体器件的方法，还包括以下步骤：
(l)形成延伸经过所述层间绝缘膜以到达所述漏极区域的接触孔；
(m)向所述接触孔填充导体膜以形成插塞；以及
(n)在所述步骤(m)之后，在所述层间绝缘膜之上形成互连层。
12.根据权利要求1所述的制造半导体器件的方法，还包括以下步骤：
(o)形成延伸经过所述层间绝缘膜以到达所述漏极区域的接触孔；
(p)向所述接触孔填充导体膜以形成插塞；
(q)在所述步骤(p)之后，在所述层间绝缘膜之上形成互连层；
(r)在所述步骤(q)之后，将支撑衬底附着到所述半导体衬底；以及
(s)在所述步骤(r)之后，研磨所述半导体衬底的背表面。
13.根据权利要求1所述的制造半导体器件的方法，
其中所述第一传导类型为n型，并且
其中所述第二传导类型为p型。
14.一种制造半导体器件的方法，包括以下步骤：
(a)提供具有第一传导类型的半导体衬底；
(b)在所述步骤(a)之后，在所述半导体衬底中形成第一半导体区域，所述第一半导体区域具有与所述第一传导类型相反的第二传导类型并且形成光电二极管的部分；
(c)在所述步骤(b)之后，向所述半导体衬底施加微波以加热所述半导体衬底；
(d)在所述半导体衬底之上形成转移晶体管的栅极电极，所述转移晶体管转移所述光电二极管生成的电荷；
(e)在所述步骤(c)之后，形成第二半导体区域，所述第二半导体区域具有所述第一传导类型并且形成所述光电二极管的另一部分，从而在所述第一半导体区域中包括所述第二半导体区域；
(f)在所述步骤(e)之后，在所述半导体衬底中形成所述转移晶体管的漏极区域；以及
(g)在所述步骤(f)之后，在所述半导体衬底之上形成层间绝缘膜。
15.根据权利要求14所述的制造半导体器件的方法，还包括以下步骤：
(h)在所述步骤(f)之后并且在所述步骤(g)之前，向所述半导体衬底施加微波以加热所述半导体衬底。
16.根据权利要求14所述的制造半导体器件的方法，还包括以下步骤：
(i)在所述步骤(c)之后，使所述半导体衬底受到在不小于800℃的温度处的热处理。
17.根据权利要求14所述的制造半导体器件的方法，还包括以下步骤：
(j)在所述步骤(e)之后和在所述步骤(f)之前，在所述第二半导体区域之上形成防反射膜。
18.一种制造半导体器件的方法，包括以下步骤：
(a)提供具有第一传导类型的半导体衬底；
(b)在所述步骤(a)之后，在所述半导体衬底中形成第一半导体区域，所述第一半导体区域具有与所述第一传导类型相反的第二传导类型并且形成光电二极管的部分；
(c)在所述半导体衬底之上形成转移晶体管的栅极电极，所述转移晶体管转移所述光电二极管生成的电荷；
(d)形成第二半导体区域，所述第二半导体区域具有所述第一传导类型并且形成所述光电二极管的另一部分，从而在所述第一半导体区域中包括所述第二半导体区域；
(e)在所述步骤(d)之后，在所述半导体衬底中形成所述转移晶体管的漏极区域；
(f)在所述步骤(e)之后，向所述半导体衬底施加微波以加热所述半导体衬底；并且
(g)在所述步骤(f)之后，在所述半导体衬底之上形成层间绝缘膜。
19.根据权利要求18所述的制造半导体器件的方法，还包括以下步骤：
(h)在所述步骤(f)之后，使所述半导体衬底受到在不小于800℃的温度处的热处理。
20.根据权利要求18所述的制造半导体器件的方法，还包括以下步骤：
(i)在所述步骤(d)之后并且在所述步骤(e)之前，在所述第二半导体区域之上形成防反射膜。
CN201410258184.1A 2013-06-12 2014-06-11 制造半导体器件的方法 Active CN104241304B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-123698 2013-06-12
JP2013123698A JP2014241363A (ja) 2013-06-12 2013-06-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN104241304A true CN104241304A (zh) 2014-12-24
CN104241304B CN104241304B (zh) 2019-06-07

Family

ID=52019560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410258184.1A Active CN104241304B (zh) 2013-06-12 2014-06-11 制造半导体器件的方法

Country Status (3)

Country Link
US (2) US9263498B2 (zh)
JP (1) JP2014241363A (zh)
CN (1) CN104241304B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275207A (zh) * 2016-04-07 2017-10-20 Cm科技21株式会社 微波氢化热处理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083404B2 (ja) * 2014-03-17 2017-02-22 信越半導体株式会社 半導体基板の評価方法
JP6390856B2 (ja) * 2014-12-26 2018-09-19 パナソニックＩｐマネジメント株式会社 撮像装置
US9899445B2 (en) * 2015-05-19 2018-02-20 Canon Kabushiki Kaisha Method for manufacturing solid-state image pickup apparatus, solid-state image pickup apparatus, and image pickup system including the same
KR102435995B1 (ko) * 2015-08-07 2022-08-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
JP6808481B2 (ja) 2016-12-27 2021-01-06 キヤノン株式会社 半導体装置、システム、および、半導体装置の製造方法
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832185A (zh) * 2004-11-09 2006-09-13 豪威科技有限公司 在光电二极管上设有防反射涂层的图像传感器及像素
US20090289282A1 (en) * 2008-05-22 2009-11-26 Morikazu Tsuno Solid state imaging device and method for manufacturing the same
US20100203667A1 (en) * 2009-02-06 2010-08-12 Canon Kabushiki Kaisha Manufacturing method for a solid-state image sensor
CN102150238A (zh) * 2008-09-11 2011-08-10 美光科技公司 在形成半导体构造期间利用微波辐射的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120817A (ja) 1987-11-04 1989-05-12 Fujitsu Ltd 半導体装置の製造方法
JP4583654B2 (ja) 2000-05-13 2010-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100522863B1 (ko) * 2002-12-30 2005-10-20 동부아남반도체 주식회사 이미지 센서 제조방법
JP2006066481A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 固体撮像装置
JP5365033B2 (ja) 2008-03-12 2013-12-11 ソニー株式会社 固体撮像装置
JP2010040733A (ja) * 2008-08-05 2010-02-18 Toshiba Corp 半導体装置
JP5297323B2 (ja) 2009-09-30 2013-09-25 株式会社東芝 半導体装置の製造方法
JP5663278B2 (ja) 2010-11-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2013020998A (ja) * 2011-07-07 2013-01-31 Renesas Electronics Corp 半導体装置およびその製造方法
JP5823780B2 (ja) * 2011-08-31 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832185A (zh) * 2004-11-09 2006-09-13 豪威科技有限公司 在光电二极管上设有防反射涂层的图像传感器及像素
US20090289282A1 (en) * 2008-05-22 2009-11-26 Morikazu Tsuno Solid state imaging device and method for manufacturing the same
CN102150238A (zh) * 2008-09-11 2011-08-10 美光科技公司 在形成半导体构造期间利用微波辐射的方法
US20100203667A1 (en) * 2009-02-06 2010-08-12 Canon Kabushiki Kaisha Manufacturing method for a solid-state image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275207A (zh) * 2016-04-07 2017-10-20 Cm科技21株式会社 微波氢化热处理方法

Also Published As

Publication number Publication date
US20160163764A1 (en) 2016-06-09
US20140370645A1 (en) 2014-12-18
US9601541B2 (en) 2017-03-21
JP2014241363A (ja) 2014-12-25
US9263498B2 (en) 2016-02-16
CN104241304B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
CN104241304A (zh) 制造半导体器件的方法
US10861988B2 (en) Image sensor with an absorption enhancement semiconductor layer
JP6607777B2 (ja) 半導体装置およびその製造方法
US10008531B2 (en) Varied STI liners for isolation structures in image sensing devices
US10026775B2 (en) Method of manufacturing semiconductor device utilizing different mask thicknesses to form gate electrodes over different semiconductor regions
US9190445B2 (en) Semiconductor device
CN104637964B (zh) 固态图像传感器件及其制造方法
JP5823780B2 (ja) 半導体装置の製造方法
CN103378117B (zh) 具有负电荷层的背照式图像传感器
KR20170088294A (ko) 반도체 장치
KR20150139787A (ko) 반도체 장치의 제조 방법
KR102010703B1 (ko) 고 유전 상수 유전체 층 형성 방법, 이미지 센서 디바이스 및 그 제조 방법
US20030197228A1 (en) CMOS image sensor and method of fabricating the same
US10056420B2 (en) Semiconductor device and manufacturing method thereof
US9490294B2 (en) Method of manufacturing semiconductor device
JP2015023150A (ja) 半導体装置の製造方法
KR20220015981A (ko) 반도체 센서 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa County

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant