JP2010040733A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010040733A
JP2010040733A JP2008201453A JP2008201453A JP2010040733A JP 2010040733 A JP2010040733 A JP 2010040733A JP 2008201453 A JP2008201453 A JP 2008201453A JP 2008201453 A JP2008201453 A JP 2008201453A JP 2010040733 A JP2010040733 A JP 2010040733A
Authority
JP
Japan
Prior art keywords
layer
region
semiconductor device
type
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008201453A
Other languages
English (en)
Inventor
Takeshi Yoshida
毅 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008201453A priority Critical patent/JP2010040733A/ja
Priority to TW098120479A priority patent/TW201007936A/zh
Priority to CN200910159892A priority patent/CN101645451A/zh
Priority to US12/506,650 priority patent/US20100032659A1/en
Priority to KR1020090071571A priority patent/KR101098636B1/ko
Publication of JP2010040733A publication Critical patent/JP2010040733A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光感度を向上させた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置1は、光が入射する光入射面30bとフォトダイオード部30aとを有する半導体薄膜と、光入射面30bの反対側の半導体薄膜の表面の上方に設けられ、凸面62aを有する中間層62と、凸面62aの表面に設けられ、光をフォトダイオード部30aの方向へ反射する凹面70aを有する凹面反射層70とを備える半導体装置
【選択図】図1

Description

本発明は、半導体装置に関する。
従来、光感度を増加させた裏面照射型の半導体装置として、光入射面を有する半導体層と、半導体層中に形成された光電変換部と、光入射面の反対側の面において、光電変換部を透過した光を光電変換部側に反射する反射層とを備える半導体装置が知られている(例えば、特許文献1参照)。
特開2008−147333号公報
しかしながら、特許文献1に記載の半導体装置は、反射層によって光電変換部に反射された光の一部の光しか光電変換部に到達しない場合があり、半導体装置の光感度の向上には限界がある。
本発明の目的は、光感度を向上させた半導体装置を提供することにある。
本発明の一態様は、光が入射する光入射面とフォトダイオード部とを有する半導体薄膜と、光入射面の反対側の半導体薄膜の表面の上方に設けられ、凸面を有する中間層と、凸面の表面に設けられ、光をフォトダイオード部の方向へ反射する凹面を有する凹面反射層とを備える半導体装置を提供する。
また、本発明の他の一態様は、柔軟性を有する透明基板と、透明基板上に設けられる透明電極と、透明電極の透明基板と接している面の反対側の一部に設けられる有機半導体層と、有機半導体層の透明電極と接している面の反対側の表面の上方に設けられ、凸面を有する中間層と、凸面の表面に設けられ、入射光を有機半導体層の方向へ反射する凹面を有する凹面反射層とを備える半導体装置を提供する。
また、本発明の更に他の一態様は、柔軟性を有し、可視光に対して透明な透明基板と、透明基板上に設けられる透明電極と、透明電極の透明基板と接している面の反対側の一部に設けられる有機半導体層と、有機半導体層の透明電極と接している面の反対側の表面の上方に設けられる反射層とを備える半導体装置を提供する。
本発明によれば、光感度を向上させた半導体装置を提供することができる。
[第1の実施の形態]
(半導体装置1の構成)
図1は、本発明の第1の実施の形態に係る半導体装置の断面の概要を示す。
(半導体装置1の構成の概要)
第1の実施の形態に係る半導体装置1は、光電変換機能を有するフォトダイオード部30aを有すると共に、光入射面30bを有する半導体薄膜としてのp型Si薄膜30と、p型Si薄膜30の光入射面30bの反対側の表面の一部の領域に形成されるゲート酸化膜40と、ゲート酸化膜40上に形成されるゲート電極45と、p型Si薄膜30のゲート電極45が形成されている側の表面、及びゲート酸化膜40、並びにゲート電極45を覆う酸化膜50と、酸化膜50のp型Si薄膜30側の反対側の表面の一部に設けられる中間層62と、中間層62の表面を覆う凹面反射層70と、凹面反射層70の表面及び酸化膜50の一部の表面を覆って設けられる層間絶縁膜80と、層間絶縁膜80の表面80a上に設けられる配線層(図示しない)とを備える。
また、p型Si薄膜30は、n層310及びp層312と、ドレイン領域320とを有する。n層310及びp層312は、光入射面30b側からp型Si薄膜30の他方の面側に向かって、n層310、p層312の順でp型Si薄膜30中に設けられる。そして、n層310及びp層312とドレイン領域320とにより、ゲート酸化膜40の直下は挟まれる。更に、p型Si薄膜30は、n層310の下方のp型Si薄膜30中に設けられるn領域302と、n領域302の下方のp型Si薄膜30中に設けられるp領域304とを有する。フォトダイオード部30aは、n層310と、p層312と、ドレイン領域320と、n領域302と、p領域304とを含んで構成される。また、p型Si薄膜30は、n領域302及びp領域304のゲート酸化膜40とは反対側に、複数のフォトダイオード部30aを分離するn型分離壁300を有する。
本実施の形態に係る半導体装置1は、一例として、フォトダイオードとしての機能を有するフォトダイオード部30aを用いた光センサである。
p型Si薄膜30は、一例として、比抵抗が1Ω・cmであり、所定の不純物濃度のp型の不純物が添加されたSiから形成される。p型Si薄膜30は、例えば、1.5μm程度の厚さを有して形成される。n型分離壁300は、複数のフォトダイオード部30aを電気的に分離することを目的として、p型Si薄膜30の光入射面30b側から、p型Si薄膜30の光入射面30bの反対側の面に向かって所定の幅及び所定の深さを有して形成される。n型分離壁300は、所定の不純物濃度のn型の不純物、例えば、所定の不純物濃度のリン(P)等を含んで形成される。
また、第1領域としてのn領域302は、第1導電型としてのn型の不純物を、p型Si薄膜30に含まれる不純物濃度より高い濃度で含む。同様に、第2領域としてのp領域304は、第2導電型としてのp型の不純物を、p型Si薄膜30に含まれる不純物濃度より高い濃度で含む。n層310はn型の不純物を含んで形成され、p層312はp型の不純物を含んで形成される。そして、n層310及びp層312とで、フォトダイオード部30aの電極としての機能を発揮する。
ゲート電極45は、一例として、所定の導電型の不純物を含む多結晶シリコン又は多結晶シリコンゲルマニウムから形成される。例えば、n型のゲート電極45は、不純物としてヒ素(As)又はP等のn型不純物を含む。一方、p型のゲート電極45は、B又は二フッ化ホウ素(BF)等のp型不純物を含む。
また、ゲート電極45は、W、タンタル(Ta)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)、Mo、又はAl等の金属材料、若しくはこれら金属材料の化合物等からなるメタルゲート電極から形成することもできる。ゲート絶縁膜40は、一例として、SiO、窒化ケイ素(SiN)、SiON、又は高誘電材料(例えば、HfSiON、HfSiO、HfO等のHf系材料、ZrSiON、ZrSiO、ZrO等のZr系材料、Y等のY系材料)等の絶縁性材料から形成される。また、酸化膜50及び層間絶縁膜80は、一例として、熱膨張係数が0.5ppm/℃であるSiO等の絶縁性材料から形成される。
また、中間層62は、p型Si薄膜30から離れる方向に凸形状を有する凸面62aを有して、少なくとも可視光に対して実質的に透明な材料から形成される。そして、凹面反射層70は、中間層62の表面に形成され、凸面62aに対応した形状の凹面70aを有する金属材料から形成される。凹面反射層70は、凹面70aに入射した光を、p型Si薄膜30側、すなわち、フォトダイオード部30a側に反射する。
(半導体装置1の製造方法)
図2A〜図2Jは、本発明の第1の実施の形態に係る半導体装置の製造工程の概要を示す。
まず、図2Aに示すように、支持基板10と、支持基板10上に設けられた酸化膜20と、酸化膜20上に設けられたp型Si薄膜30とを有する基板を準備する。支持基板10は、例えば、シリコン(Si)である。そして、酸化膜20は、例えば、支持基板10の一方の面から他方の面に向けて所定の厚さだけ酸化されて形成された絶縁膜としての機能を有する二酸化ケイ素(SiO)からなる酸化膜20である。更に、p型Si薄膜30は、例えば、(100)面を表面に露出して酸化膜20上に設けられ、所定の不純物濃度のp型不純物が添加されたp型のSi膜である。
本実施の形態では、一例として、Silicon on Insulator(SOI)ウエハを酸化膜20及びp型Si薄膜30を有する支持基板10として準備する。ここで、準備したSOIウエハのp型Si薄膜30の厚さが、所望の厚さに足りない場合、例えば、準備したSOIウエハに対して、更にSi層をエピタキシャル成長させることもできる。なお、SOIウエハの代わりに、Separation by IMplanted OXygen(SIMOX)ウエハを用いることもできる。
次に、図2Bに示すように、p型Si薄膜30中の所定の領域に、n型分離壁300を形成する。具体的には、まず、p型Si薄膜30の表面に酸化物材料からなるマスク層42を形成する。マスク層42は、例えば、化学気相成長(Chemical Vapor Deposition:CVD)法により形成することができる。マスク層42は、一例として、500nm程度の厚さを有するSiO膜である。続いて、フォトリソグラフィー法及びエッチング法を用いてマスク層42に開口42aを設ける。
次に、マスク42を介してp型Si薄膜30中に、n型の不純物材料、例えば、リン(P)を、加速電圧を多段階で変化させつつイオン注入法で打ち込む。これにより、所定の不純物濃度を有するn型不純物の層からなるn型分離壁300が、開口42aの下方のp型Si薄膜30中に形成される。n型分離壁300を形成した後、フッ酸(HF)を用いてマスク42を除去した後、高速昇温アニールを施すことにより、n型分離壁300を活性化する。高速昇温アニールは、例えば、不活性雰囲気中、1000℃前後の温度で数秒程度、加熱することにより実施する。
次に、図2Cに示すように、p型Si薄膜30の表面を酸化することによりゲート酸化膜40を形成する。ゲート酸化膜40の厚さは、例えば、10nm程度である。次に、ゲート酸化膜40上に、ゲート電極45を形成する。ゲート電極45は、例えば、ポリシリコンから形成することができ、その厚さは150nm程度である。
続いて、図2Dに示すように、フォトリソグラフィー法及びエッチング法を用いて、所望形状のゲート電極45及びゲート酸化膜40を形成する。この工程を経ることにより、ゲート酸化膜40及びゲート電極45が形成されている部分を除き、p型Si薄膜30の表面30cが露出する。
次に、図2Eに示すように、フォトレジスト90を形成する。具体的には、フォトリソグラフィー法を用いて、ゲート酸化膜40とn型分離壁300との間の所定の領域に、開口90aを有するフォトレジスト90からなるマスクパターンを形成する。開口90aの底部において、p型Si薄膜30の表面が露出する。
そして、開口90aを有するフォトレジスト90をマスクとして、n型不純物とp型不純物とを順次、p型Si薄膜30中にイオン注入法により打ち込む。具体的には、まず、開口90aの直下に対応するp型Si薄膜30中に、n型の不純物を打ち込んで所定の不純物濃度を有するn領域302を形成する。次に、同様にして、p型の不純物を打ち込んで所定の不純物濃度を有するp領域304を形成する。形成されるn領域302及びp領域304はそれぞれ、断面視において略柱状となる。
本実施の形態において、p領域304は、例えば、イオン注入法によってホウ素(B)を打ち込むことにより形成される。また、n領域302は、例えば、イオン注入法によって加速電圧を多段階に変えつつPを打ち込むことにより形成される。そして、p領域304は、n領域302よりもp型Si薄膜30の表面から深い位置に形成される。ここで、p領域304及びn領域302が形成されるp型Si薄膜30の表面からの深さは、後述する凹面反射層70の曲率中心の位置が、p領域304とn領域302との間に対応する深さに設定される。なお、p領域304及びn領域302のp型Si薄膜30の表面からの深さは、イオン注入する場合におけるイオン注入条件の加速電圧等を調整することにより、所望の深さに設定できる。
次に、フォトレジスト90を除去する。そして、図2Gに示すように、ゲート電極45の表面、及びp型Si薄膜30の表面の全面にn型の不純物をイオン注入する。これにより、p型Si薄膜30の表面から所定の深さにn層310が形成される。更に、フォトリソグラフィー法及びイオン注入法を用いて、n層310上にp層312を形成する。そして、例えば、不活性雰囲気中、1000℃前後の温度で数秒程度、高速昇温アニールを実施することにより、ゲート電極45中の不純物と、読み出しトランジスタの電極機能を兼ねているn層310及びp層312とを活性化する。なお、この高速昇温アニールにより、n領域302及びp領域304も活性化され、n領域302とp領域304との間に内部電界の高い空乏層が生じることとなる。すなわち、n領域302及びp領域304はそれぞれ、急峻な不純物濃度勾配を有するので、n領域302とp領域304との間にpn接合が形成され、高い内部電界を有する空乏層が生じることとなる。
続いて、図2Hに示すように、酸化膜50及びBSG膜60を形成する。具体的には、まず、CVD法を用いて、例えば、300nm程度の厚さの二酸化シリコンからなる酸化膜層をゲート電極45及びp型Si薄膜30の表面に堆積させる。そして、化学機械研磨(Chemical Mechanical Polishing:CMP)法を用いて、堆積した酸化膜層を100nm程度まで削り、表面を平坦化させた酸化膜50を形成する。このCMP法による研磨工程では、ゲート絶縁膜40の厚さ及びゲート電極45の厚さの合計の厚さよりも、酸化膜50の厚さを厚く形成すべく、研磨量を設定する。
続いて、所定量のホウ素(B)を含んだSi酸化膜であるホウ素シリケートガラス(BSG)膜60を、酸化膜50上に堆積する。BSG膜60は、例えば、200nm程度の厚さを有する。なお、BSG膜60の代わりに、リンシリケートガラス(PSG)膜、又はホウ素リンシリケートガラス(BPSG)膜等を、酸化膜50上に堆積することもできる。次に、上面視にてp層312及びn層310を覆う部分を除き、フォトリソグラフィー法及びRIE法を用いてBSG膜60を加工する。これにより、上面視にてp層312及びn層310を覆うBSG膜60が形成される。
次に、図2Iに示すように、BSG膜60に、所定の雰囲気下、所定の温度、所定の時間の熱処理を施すことにより中間層62を形成する。この熱処理は、例えば、BSG膜60の軟化温度程度の温度、又は軟化温度より低い温度(例えば、750℃程度)で実施する。BSG膜60は熱処理が施されると、表面張力によって、酸化膜50の反対側に断面において凸形状を有する形状に変形することにより中間層62となる。ここで、中間層62の断面における凸形状は、放物線の一部の形状に一致する形状となる。
次に、中間層62の表面に、n領域302とp領域304との間に焦点が位置する凹面を有する凹面反射層70を形成する。凹面反射層70は、可視光領域の光に対して高い反射率(例えば、90%程度)を有する金属材料から形成される。凹面反射層70は、例えば、スパッタ法によって150nm程度の厚さを有して形成される。具体的には、中間層62の表面及び酸化膜50の表面にスパッタ法によって所定の膜厚の金属層を形成する。そして、フォトリソグラフィー法及びRIE法を用いて、中間層62の表面に凹面反射層70を形成する。なお、凹面反射層70は、例えば、アルミニウム、銀等の金属材料から主として形成することができる。続いて、中間層62の表面に凹面反射層70を形成した後、400℃程度のアニール処理を5分間程度、凹面反射層70に施す。なお、アニール処理の時間は、凹面反射層70を構成する金属材料が酸化膜50中を拡散してフォトダイオード部30a側に到達しない範囲で設定される。
そして、酸化膜50の表面及び凹面反射層70の表面を覆う所定の膜厚の層間絶縁膜80を形成する。層間絶縁膜80は、例えば、二酸化シリコン膜から形成することができる。次に、CMP法で層間絶縁膜80の表面を平坦化した後、層間絶縁膜80の表面に多層配線(図示しない)を形成する。多層配線は、例えば、銅配線から所定の配線パターンを有して形成できる。次に、支持基板10及び酸化膜20を研磨、除去して本実施の形態に係る半導体装置1が形成される。
(半導体装置1の動作)
図3は、本発明の第1の実施の形態に係る半導体装置の動作の概要を示す。
図3を参照すると、半導体装置1の光入射面30bに入射した光400は、p型Si薄膜30中を伝搬する。本実施の形態において、p型Si薄膜30の厚さが1.5μm程度であり、光400の一部、特に赤色領域の波長を有する光400はp型Si薄膜30を透過しやすい。p型Si薄膜30を透過した光400は、凹面反射層70によって反射される。
ここで、本実施の形態に係る凹面反射層70は、凹面反射層70の曲率中心308がn領域302とp領域304との間に存在するように形成されているので、凹面反射層70によって反射された光400は、n領域302とp領域304との間に存在する空乏層306に集光する。なお、凹面反射層70の凹面部分の曲線が完全な放物線形状を有していない場合、凹面反射層70によって反射された光400は空乏層306内において一点に集中することはないものの、空乏層306内において所定の広がりを有して集光される。
(曲率中心の詳細)
図4は、本発明の第1の実施の形態に係る半導体装置の曲率中心の位置の概要を示す。
本実施の形態において、上面視にて中間層62の幅L1は、n層310及びp層312の幅L2以上の幅に設定される。また、n領域302とp領域304との間に、凹面反射層70の曲率中心308が位置するように、凹面反射層70の凹面形状は設定される。この場合に、n層310とp型Si薄膜30との界面から所定の深さDの位置に凹面反射層70の曲率中心308が位置することとなる。半導体装置1の光感度をより向上させることを目的として、深さDは、n層310側により近付けることもできる。すなわち、曲率中心308をn層310側により近付けることもできる。なお、深さDの位置の変更に応じて中間層62の凸面62a形状を変更することにより、凹面反射層70の凹面70a形状を変更できる。
(第1の実施の形態の変形例)
本実施の形態では、p型Si薄膜30を用いたが、n型のSi薄膜を用いることもできる。この場合、半導体装置1の各構成部分の導電型は本実施の形態の導電型とは逆にする。例えば、n型分離壁300はp型として構成する。そして、n領域302及びn層310はp型で構成され、p領域304及びp層312はn型で構成されることとなる。
(第1の実施の形態の効果)
本実施の形態に係る半導体装置1は、フォトダイオード部30aを含むp型Si薄膜30の光入射面30bの反対側に、凹面反射層70を備える。光入射面30bに入射した光の一部は、凹面反射層70によって反射される。そして、反射された光の経路は反射されることにより増大することがフォトダイオード部30aを通過する距離の増大に対応するので、フォトダイオード部30aにおける光電変換効率が向上する。これにより本実施の形態によれば、光感度が向上した半導体装置1を提供できる。
また、本実施の形態に係る半導体装置1は、凹面反射層70によって光入射面30bに入射した光のうち、p型Si薄膜30を透過した赤色領域の光をフォトダイオード部30a側に反射することができる。これにより、p型Si薄膜30の厚さを厚くすることなく赤色光の光電変換効率を向上させることができるので、p型Si薄膜30の厚さを凹面反射層70を設けない半導体装置に比べて薄くでき、半導体装置1の製造コストを低減できる。更に、p型Si薄膜30の厚さは薄いままであるので、複数のフォトダイオード部30a間を分離するn型分離壁300の形成も容易となり、光感度が大幅に向上したCMOSセンサとしての半導体装置1を低コストで提供できる。
また、本実施の形態に係る半導体装置1は、凹面反射層70とフォトダイオード部30aとの間に酸化膜50を備えるので、凹面反射層70を構成する金属材料がフォトダイオード部30a側に拡散して、半導体装置1の特性の劣化を抑制できる。
そして、本実施の形態に係る半導体装置1は、凹面反射層70によって反射する光を、空乏層308に集光することができる。ここで、不純物濃度が高く、急峻な不純物濃度プロファイルを有するn領域302と、不純物濃度が高く、急峻な不純物濃度プロファイルを有するp領域304とに挟まれている領域に空乏層308が形成されるので、空乏層308内の電界強度は高く、空乏層308に入射した光は高い効率で速やかにキャリアに変換される。これにより、本実施の形態に係る半導体装置1によれば、非常に高い光電変換効率を発揮することができる。
更に、n領域302及びp領域304はそれぞれ、読み出しトランジスタとしてのゲート電極45から離れているので、パンチスルーが発生する等の読み出しトランジスタの特性の劣化を抑制できる。したがって、本実施の形態に係る半導体装置1は、高感度なCMOSセンサである半導体装置1として提供することができる。
[第2の実施の形態]
図5は、本発明の第2の実施の形態に係る半導体装置の断面の概要を示す。
第2の実施の形態に係る半導体装置1aは、光入射面12aを有する透明基板12と、透明基板12上に設けられる透明電極14と、透明電極14上の一部に設けられる有機半導体層16と、有機半導体層16上の一部に設けられる中間層63と、中間層63の表面及び有機半導体層16の一部の表面に接して設けられる凹面反射層71とを備える。
透明基板12は、可視光に対して透明であり、柔軟性を有する材料から形成される。例えば、透明基板12は、有機高分子材料から形成される透明フィルムから形成できる。また、透明電極14は、Indium Tin Oxide(ITO)等の導電性無機材料から形成することができる。透明電極14の一部の表面14aは外部に露出しており、この領域から有機半導体層16に電力が供給される。
有機半導体層16は、電子を受容する機能を有する有機材料(以下、「電子受容有機材料」という)、及び/又は電子を供与する機能を有する有機材料(以下、「電子供与有機材料」という)を含んで形成され、光電変換するフォトダイオードとしての機能を発揮する。有機半導体層16は、電子受容有機材料からなる層、又は電子供与有機材料からなる層、若しくは電子受容有機材料からなる層と電子供与有機材料からなる層との積層を含んで形成することができる。また、有機半導体層16は、アクリル樹脂、エポキシ樹脂、又はポリアミド樹脂等の有機高分子材料、若しくはこれらの有機高分子材料の共重合体に、電子受容有機材料又は電子供給有機材料を添加した層を含んで形成することもできる。
また、有機半導体層16は、所定の可視光領域の光を吸収する有機材料を含んで形成することもできる。例えば、有機半導体層16は、青色領域の光を吸収する有機材料であるクマリン6、緑色領域の光を吸収する有機材料であるローダミン6G、又は赤色領域の光を吸収する有機材料である亜鉛フタロシアニンを含んで形成することができる。この場合、有機半導体層16は、例えば、クマリン6を含む第1の有機半導体層と、ローダミン6Gを含む第2の有機半導体層と、亜鉛フタロシアニンを含む第3の有機半導体層とが積層された積層構造体を含んで形成することができる。
中間層63は、例えば、エポキシ樹脂等の有機高分子材料から形成することができる。例えば、中間層63は、エポキシ樹脂等の有機高分子材料を有機半導体層16上の一部にポッティングして形成することができる。これにより、凸面63aを有する中間層63を形成できる。また、凹面反射層71は、凸面63aに対応した凹面71aを有して形成される。凹面反射層71を構成する材料は、第1の実施の形態と同様である。また、凹面反射層71の一部は直接、有機半導体層16に接触させることができ、この場合、凹面反射層71は有機半導体層16に電力を供給する電極としての機能も併せ持つ。例えば、凹面反射層71の表面71bに、外部から電力が供給される。
(第2の実施の形態の効果)
第2の実施の形態に係る半導体装置1aは、高分子材料及び有機半導体から主として形成することができるので、屈曲性及び柔軟性を発揮する。したがって、本実施の形態によれば、凹面反射層71の存在により高い光感度を有すると共に、半導体装置1a自体を自由に曲げることができる光センサとしての半導体装置1aを提供できる。これにより、本実施の形態によれば、衣服等に貼り付けることのできる半導体装置1aを提供できる。
[第3の実施の形態]
図6は、本発明の第3の実施の形態に係る半導体装置の断面の概要を示す。
本実施の形態に係る半導体装置1bは、第2の実施の形態に係る半導体装置1aとは、中間層63が設けられておらず、凹面反射層71が存在しない点を除き、第2の実施の形態に係る半導体装置1aと略同一の構成を備える。したがって、相違点を除き詳細な説明は省略する。
半導体装置1bは、透明基板12と、透明基板12上に設けられる透明電極14と、透明電極14上の一部に設けられる有機半導体層16と、有機半導体層16上に設けられる反射電極72とを備える。反射電極72は、その表面72aにおいて、光入射面12aから入射した光の一部を有機半導体層16側に反射する。また、反射電極72は、有機半導体層16に電力を供給する電極としての機能を有する。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。
第1の実施の形態に係る半導体装置の断面図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の製造工程の図である。 第1の実施の形態に係る半導体装置の動作を示す図である。 第1の実施の形態に係る半導体装置の曲率中心の位置を示す図である。 第2の実施の形態に係る半導体装置の断面図である。 第3の実施の形態に係る半導体装置の断面図である。
符号の説明
1 半導体装置、30 p型Si薄膜、30a フォトダイオード部、30b 光入射面、62 中間層、70 凹面反射層

Claims (5)

  1. 光が入射する光入射面とフォトダイオード部とを有する半導体薄膜と、
    前記光入射面の反対側の前記半導体薄膜の表面の上方に設けられ、凸面を有する中間層と、
    前記凸面の表面に設けられ、前記光を前記フォトダイオード部の方向へ反射する凹面を有する凹面反射層と
    を備える半導体装置。
  2. 前記フォトダイオード部は、第1導電型の第1領域と前記第1導電型とは異なる第2導電型の第2領域とを含み、
    前記中間層は、前記第1領域と前記第2領域との間の空乏層中に前記凹面の曲率中心が位置する形状の前記凸面を有する
    請求項1に記載の半導体装置。
  3. 前記第1領域及び前記第2領域は、前記半導体薄膜中の一部分に形成され、前記第1領域及び前記第2領域を除く前記半導体薄膜よりも高い不純物濃度を有する
    請求項2に記載の半導体装置。
  4. 柔軟性を有する透明基板と、
    前記透明基板上に設けられる透明電極と、
    前記透明電極の前記透明基板と接している面の反対側の一部に設けられる有機半導体層と、
    前記有機半導体層の前記透明電極と接している面の反対側の表面の上方に設けられ、凸面を有する中間層と、
    前記凸面の表面に設けられ、入射光を前記有機半導体層の方向へ反射する凹面を有する凹面反射層と
    を備える半導体装置。
  5. 柔軟性を有し、可視光に対して透明な透明基板と、
    前記透明基板上に設けられる透明電極と、
    前記透明電極の前記透明基板と接している面の反対側の一部に設けられる有機半導体層と、
    前記有機半導体層の前記透明電極と接している面の反対側の表面の上方に設けられる反射層と
    を備える半導体装置。
JP2008201453A 2008-08-05 2008-08-05 半導体装置 Pending JP2010040733A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008201453A JP2010040733A (ja) 2008-08-05 2008-08-05 半導体装置
TW098120479A TW201007936A (en) 2008-08-05 2009-06-18 Semiconductor device and method of fabricating the same
CN200910159892A CN101645451A (zh) 2008-08-05 2009-07-16 半导体器件及其制造方法
US12/506,650 US20100032659A1 (en) 2008-08-05 2009-07-21 Semiconductor device and method of fabricating the same
KR1020090071571A KR101098636B1 (ko) 2008-08-05 2009-08-04 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008201453A JP2010040733A (ja) 2008-08-05 2008-08-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012016765A Division JP2012129535A (ja) 2012-01-30 2012-01-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2010040733A true JP2010040733A (ja) 2010-02-18

Family

ID=41652037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008201453A Pending JP2010040733A (ja) 2008-08-05 2008-08-05 半導体装置

Country Status (5)

Country Link
US (1) US20100032659A1 (ja)
JP (1) JP2010040733A (ja)
KR (1) KR101098636B1 (ja)
CN (1) CN101645451A (ja)
TW (1) TW201007936A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004867A (ja) * 2014-06-16 2016-01-12 住友電気工業株式会社 赤外線受光半導体素子
JP2020181944A (ja) * 2019-04-26 2020-11-05 キヤノン株式会社 光電変換装置、撮像システム、および、移動体

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5538811B2 (ja) * 2009-10-21 2014-07-02 キヤノン株式会社 固体撮像素子
KR20110055980A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 리버스 이미지 센서 모듈 및 이의 제조 방법
US8654232B2 (en) * 2010-08-25 2014-02-18 Sri International Night vision CMOS imager with optical pixel cavity
JP2014203961A (ja) * 2013-04-04 2014-10-27 ソニー株式会社 固体撮像装置およびその製造方法、ならびに電子機器
JP2014241363A (ja) 2013-06-12 2014-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103811511A (zh) * 2014-03-07 2014-05-21 上海华虹宏力半导体制造有限公司 背照式图像传感器及其形成方法
US10147765B2 (en) * 2015-12-18 2018-12-04 Dpix, Llc Test structures for manufacturing process of organic photo diode imaging array
US10051218B1 (en) * 2017-02-03 2018-08-14 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor and reflective structure
CN108878572B (zh) * 2018-07-10 2021-01-26 京东方科技集团股份有限公司 感光元件、光电传感探测基板及其制造方法
US11171172B2 (en) * 2019-07-16 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427171A (ja) * 1990-05-22 1992-01-30 Mitsubishi Electric Corp 半導体装置
JP2006261372A (ja) * 2005-03-17 2006-09-28 Sony Corp 固体撮像素子および固体撮像素子の製造方法および画像撮影装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122091A (en) * 1997-10-14 2000-09-19 California Institute Of Technology Transmissive surface plasmon light valve
US7071615B2 (en) * 2001-08-20 2006-07-04 Universal Display Corporation Transparent electrodes
JP4779304B2 (ja) 2004-03-19 2011-09-28 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
KR20070096115A (ko) * 2005-12-29 2007-10-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서
JP4525671B2 (ja) * 2006-12-08 2010-08-18 ソニー株式会社 固体撮像装置
US7982177B2 (en) * 2008-01-31 2011-07-19 Omnivision Technologies, Inc. Frontside illuminated image sensor comprising a complex-shaped reflector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427171A (ja) * 1990-05-22 1992-01-30 Mitsubishi Electric Corp 半導体装置
JP2006261372A (ja) * 2005-03-17 2006-09-28 Sony Corp 固体撮像素子および固体撮像素子の製造方法および画像撮影装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004867A (ja) * 2014-06-16 2016-01-12 住友電気工業株式会社 赤外線受光半導体素子
JP2020181944A (ja) * 2019-04-26 2020-11-05 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
JP7346071B2 (ja) 2019-04-26 2023-09-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体

Also Published As

Publication number Publication date
KR101098636B1 (ko) 2011-12-23
KR20100017066A (ko) 2010-02-16
CN101645451A (zh) 2010-02-10
US20100032659A1 (en) 2010-02-11
TW201007936A (en) 2010-02-16

Similar Documents

Publication Publication Date Title
KR101098636B1 (ko) 반도체 소자 및 그 제조 방법
TWI429067B (zh) 固態成像元件
KR102433575B1 (ko) 이미지 센서
JP5930650B2 (ja) 半導体装置の製造方法
TWI608600B (zh) 影像感測器及其製作方法
TWI520319B (zh) 半導體裝置及其製造方法
US8053856B1 (en) Backside illuminated sensor processing
TWI690070B (zh) 互補式金屬氧化物半導體影像感測器及影像感測器
US8294231B2 (en) Optical sensing device including visible and UV sensors
TWI645555B (zh) 影像感測裝置及其製造方法
TW201913988A (zh) 影像感測器裝置
JP5823780B2 (ja) 半導体装置の製造方法
CN206574713U (zh) 背照式图像传感器
JP5276908B2 (ja) 固体撮像素子及びその製造方法
US20140217541A1 (en) Back-side illuminated image sensor with a junction insulation
JP6267676B2 (ja) 光センサおよびその製造方法
KR101543514B1 (ko) 이미지 센서 디바이스 및 방법
KR20170087580A (ko) 이미지 센서 및 이를 제조하는 방법
KR20190118726A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP2012129535A (ja) 半導体装置
US20090256224A1 (en) Integrated circuit comprising mirrors buried at different depths
CN106298818B (zh) 一种cmos图像传感器及其制作方法和操作方法
US6153446A (en) Method for forming a metallic reflecting layer in a semiconductor photodiode
CN107425027B (zh) 半导体装置以及半导体装置的制造方法
JP7236692B2 (ja) 光検出器及び光検出器の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101025

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120330