CN104241123A - 非穿通型反向导通绝缘栅双极型晶体管的制造方法 - Google Patents
非穿通型反向导通绝缘栅双极型晶体管的制造方法 Download PDFInfo
- Publication number
- CN104241123A CN104241123A CN201310254804.XA CN201310254804A CN104241123A CN 104241123 A CN104241123 A CN 104241123A CN 201310254804 A CN201310254804 A CN 201310254804A CN 104241123 A CN104241123 A CN 104241123A
- Authority
- CN
- China
- Prior art keywords
- type
- type substrate
- bipolar transistor
- insulated gate
- gate bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims abstract description 7
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000000407 epitaxy Methods 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种非穿通型反向导通绝缘栅双极型晶体管的制造方法，包括如下步骤：提供N型衬底；在所述N型衬底上采用离子注入的方式形成P+发射区；在所述N型衬底上具有P+发射区的一面外延制备N型漂移区；在所述N型漂移区上制备所述绝缘栅双极型晶体管的正面结构；将所述N型衬底减薄至背面露出所述P+发射区；在所述N型衬底背面形成金属电极。上述方法采用注入与外延方式结合制备NPT RC IGBT，与常规的硅片工艺兼容，不需要较高的薄片流通工艺要求，也不需要专用的双面曝光机。
Description
技术领域
本发明涉及绝缘栅双极型晶体管技术，特别是涉及一种非穿通型反向导通绝缘栅双极型晶体管的制造方法。
背景技术
如图1所示，是一种非穿通型反向导通绝缘栅双极晶体管（Non PunchThrough Reverse Conducting Insulated Gate Bipolar Transistor，NPT RC IGBT）内部结构断面示意图。IGBT的正面结构与VDMOS相同，只是在漏极和漏区之间增加了一个P型层。传统的制造方法中，在其正面进行与制造场效应晶体管类似的工艺，然后将硅片减薄，接着在其背面形成P+发射区（也即制造该多出的P型层）。这种方法的难点主要有两个方面：一、需要有减薄硅片流通能力，特别是对于常见的1200伏以下的IGBT，其厚度在200微米以下，对薄片流通工艺要求很高；二、需要专门的双面曝光机对硅片曝光。
发明内容
基于此，有必要针对提供一种不需要双面曝光机且不需要较高的薄片流通工艺要求的非穿通型反向导通绝缘栅双极型晶体管的制造方法。
一种非穿通型反向导通绝缘栅双极型晶体管的制造方法，包括如下步骤：提供N型衬底；在所述N型衬底上采用离子注入的方式形成P+发射区；在所述N型衬底上具有P+发射区的一面外延制备N型漂移区；在所述N型漂移区上制备所述绝缘栅双极型晶体管的正面结构；将所述N型衬底减薄至背面露出所述P+发射区；在所述N型衬底背面形成金属电极。
在其中一个实施例中，所述N型衬底的厚度为100～650微米，所述N型漂移区的厚度为10～650微米，且所述N型衬底和N型漂移区的厚度之和与正常流通硅片的厚度相当。
在其中一个实施例中，所述正常流通硅片是厚度为625微米或675微米的6英寸硅片，或者是厚度为725微米的8英寸硅片。
在其中一个实施例中，所述在N型衬底上采用离子注入的方式形成P+发射区的步骤包括：在所述N型衬底上光刻形成注入图形；在所述注入图形上进行离子注入形成P+发射区。
在其中一个实施例中，注入离子为硼，注入剂量为1E13～1E20cm-2，注入能量为30～200千电子伏特。
在其中一个实施例中，所述N型衬底的电阻率为0.001～10欧姆·厘米，所述N型漂移区的电阻率为5～500欧姆·厘米。
在其中一个实施例中，所述在N型衬底背面形成金属电极的步骤中，可以采用溅射或蒸发方式形成所述金属电极。
在其中一个实施例中，所述在N型漂移区上制备绝缘栅双极型晶体管的正面结构的步骤包括：在所述N型漂移区上间隔形成P型体区；在所述P型体区上形成N型发射区；在所述P型体区之间的N型沟道上形成栅极层；在所述N型发射区上引出发射极电极，在所述栅极层上引出栅极电极。
上述方法采用注入与外延方式结合制备NPT RC IGBT。其中，N型衬底上的P/N交隔结构可以采用常规光刻机和离子注入设备作业，在其上外延后圆片厚度与正常流通圆片相同，因此与现有的常规工艺兼容。此外，也无需专用的双面曝光设备，大大降低工艺成本。
附图说明
图1为NPT RC IGBT内部结构断面示意图；
图2为一实施例的NPT IGBT的制造方法流程图；
图3为与图2的步骤S101对应的NPT RC IGBT结构；
图4为与图2的步骤S102对应的NPT RC IGBT结构；
图5为与图2的步骤S103对应的NPT RC IGBT结构；
图6为与图2的步骤S104对应的NPT RC IGBT结构；
图7为与图2的步骤S105对应的NPT RC IGBT结构；
图8为与图2的步骤S106对应的NPT RC IGBT结构。
具体实施方式
以下结合附图和实施例对本发明进行进一步说明。
如图2所示，为一实施例的非穿通型反向导通绝缘栅双极型晶体管的制造方法流程图。该方法包括如下步骤S101～S106。
步骤S101：提供N型衬底。N型衬底是指在半导体材料中掺入N型离子后所形成的衬底，做成标准尺寸（6英寸或8英寸等）的圆片形状，能够在其上进行各种半导体工艺，如图3所示。所述N型衬底的厚度为100～650微米，电阻率为0.001～10欧姆·厘米（Ω·cm）。N型衬底100作为后续的外延层的支撑，同时也用于形成最后的P型层。
步骤S102：在所述N型衬底上采用离子注入的方式形成P+发射区。参考图4，N型衬底100上间隔形成了多个P型区102。该P型区102是采用离子注入方式形成的。离子注入具体包括以下步骤：
步骤S121：在N型衬底上光刻形成注入图形。该步骤是光刻的常规步骤，包括涂覆光刻胶、烘焙、光刻蚀、清洗等步骤。经过光刻后，在N型衬底100上形成了注入图形，也即N型衬底100的表面一部分被光刻胶200覆盖，另一部分露出。露出的部分是用来形成P型区的区域。
步骤S122：在所述注入图形上进行离子注入形成P+发射区。对整个N型衬底100表面用离子进行轰击，实现离子注入。本实施例中，注入离子为硼，注入剂量为1E13～1E20cm-2，注入能量为30～200千电子伏特。经过本步骤之后，就可以在N型衬底100上形成如图4所示的多个间隔的P型区102，也即最后形成的IGBT的P+发射区。
步骤S123：清除光刻胶。将光刻胶200从N型衬底100的表面移除。
上述步骤之后，就形成了具有P型区102的N型衬底100。
步骤S103：在所述N型衬底上具有P+发射区的一面外延制备N型漂移区。参考图5，外延制备是指在N型衬底100之上再形成一个衬底，称为外延层。也即图5所示的N型漂移区300。制备外延层的技术较为常规，在此不赘述。所形成的N型漂移区300的厚度为10～650微米，并且与N型衬底100的厚度之和与正常流通硅片的厚度相当。N型漂移区300用于形成IGBT中除P+发射区之外的其他层，本实施例中，称为IGBT的正面结构。也即是说，N型漂移区300的厚度既要能够用于形成完整的IGBT正面结构，又要与N型衬底100一起的厚度与正常流通硅片的厚度相当。正常流通硅片一般是厚度为625微米或675微米的6英寸硅片，或者是厚度为725微米的8英寸硅片。因此，可行的厚度示例为：当用于6英寸硅片工艺时，N型漂移区300为300微米厚，N型衬底100为325微米或375微米厚；当用于8英寸硅片工艺时，N型漂移区300为400微米厚，N型衬底100为325微米厚。当然，也可以选择其他满足上述两个条件的厚度。
N型漂移区300的电阻率为5～500欧姆·厘米（Ω·cm）。
步骤S104：在所述N型漂移区上制备绝缘栅双极型晶体管的正面结构。该正面结构如图6所示。本步骤包括在N型漂移区300上形成P型体区302和在P型体区302上形成N型发射区304。两个P型体区302之间是N型沟道，N型沟道上形成栅极层306。然后分别经过电极引出作为发射极和栅极。
步骤S105：将所述N型衬底减薄至N型通道处。将N型衬底100自背向P型区102的一面向P型区102的方向减薄，直至P型区102在N型衬底100的背面也露出。减薄后的N型衬底100如图7所示。减薄N型衬底100的方式可以采用机械研磨。可以理解，为减少减薄时的处理时间和避免减薄N型衬底100产生的浪费，N型衬底100的厚度在保证流通安全的前提下应当尽可能少。
步骤S106：在所述N型衬底背面形成金属电极。即在P+发射区上形成金属层并因此电极作为整个IGBT的集电极，并最终形成NPT IGBT的完整结构，参考图7。本步骤中，可以采用溅射或蒸发方式形成所述金属电极。
上述方法中，采用注入与外延方式结合制备NPT RC IGBT。其中，N型衬底100上的P/N交隔结构可以采用常规光刻机和离子注入设备作业，在其上外延后圆片厚度与正常流通圆片相同，因此与现有的常规工艺兼容。此外，也无需专用的双面曝光设备，大大降低工艺成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种非穿通型反向导通绝缘栅双极型晶体管的制造方法，包括如下步骤：
提供N型衬底；
在所述N型衬底上采用离子注入的方式形成P+发射区；
在所述N型衬底上具有P+发射区的一面外延制备N型漂移区；
在所述N型漂移区上制备所述绝缘栅双极型晶体管的正面结构；
将所述N型衬底减薄至背面露出所述P+发射区；
在所述N型衬底背面形成金属电极。
2.根据权利要求1所述的非穿通型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述N型衬底的厚度为100～650微米，所述N型漂移区的厚度为10～650微米，且所述N型衬底和N型漂移区的厚度之和与正常流通硅片的厚度相当。
3.根据权利要求2所述的非穿通型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述正常流通硅片是厚度为625微米或675微米的6英寸硅片，或者是厚度为725微米的8英寸硅片。
4.根据权利要求1所述的非穿通型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述在N型衬底上采用离子注入的方式形成P+发射区的步骤包括：
在所述N型衬底上光刻形成注入图形；
在所述注入图形上进行离子注入形成P+发射区。
5.根据权利要求4所述的非穿通型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，注入离子为硼，注入剂量为1E13～1E20cm-2，注入能量为30～200千电子伏特。
6.根据权利要求1所述的非穿通型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述N型衬底的电阻率为0.001～10欧姆·厘米，所述N型漂移区的电阻率为5～500欧姆·厘米。
7.根据权利要求1所述的非穿通型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述在N型衬底背面形成金属电极的步骤中，可以采用溅射或蒸发方式形成所述金属电极。
8.根据权利要求1所述的非穿通型反向导通绝缘栅双极型晶体管的制造方法，其特征在于，所述在N型漂移区上制备绝缘栅双极型晶体管的正面结构的步骤包括：
在所述N型漂移区上间隔形成P型体区；
在所述P型体区上形成N型发射区；
在所述P型体区之间的N型沟道上形成栅极层；
在所述N型发射区上引出发射极电极，在所述栅极层上引出栅极电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310254804.XA CN104241123A (zh) | 2013-06-24 | 2013-06-24 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
| PCT/CN2014/078790 WO2014206174A1 (zh) | 2013-06-24 | 2014-05-29 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310254804.XA CN104241123A (zh) | 2013-06-24 | 2013-06-24 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104241123A true CN104241123A (zh) | 2014-12-24 |
Family
ID=52141004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310254804.XA Pending CN104241123A (zh) | 2013-06-24 | 2013-06-24 | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104241123A (zh) |
| WO (1) | WO2014206174A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282554A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012972A (ja) * | 2005-07-01 | 2007-01-18 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN102931216A (zh) * | 2011-08-11 | 2013-02-13 | 上海华虹Nec电子有限公司 | 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5675204B2 (ja) * | 2010-07-30 | 2015-02-25 | 新電元工業株式会社 | Ｉｇｂｔの製造方法 |
| CN103165442B (zh) * | 2011-12-12 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 背面图形化的方法 |
| CN103022089A (zh) * | 2012-06-19 | 2013-04-03 | 电子科技大学 | 一种无snapback效应的逆导型绝缘栅双极晶体管 |
| CN102916042B (zh) * | 2012-09-28 | 2015-02-11 | 江苏物联网研究发展中心 | 逆导igbt器件结构及制造方法 |
-
2013
- 2013-06-24 CN CN201310254804.XA patent/CN104241123A/zh active Pending
-
2014
- 2014-05-29 WO PCT/CN2014/078790 patent/WO2014206174A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007012972A (ja) * | 2005-07-01 | 2007-01-18 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| CN101640186A (zh) * | 2009-07-20 | 2010-02-03 | 无锡凤凰半导体科技有限公司 | 绝缘栅双极型晶体管集成快恢复二极管制作方法 |
| CN102931216A (zh) * | 2011-08-11 | 2013-02-13 | 上海华虹Nec电子有限公司 | 集成有肖特基二极管的绝缘栅双极晶体管结构及制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282554A (zh) * | 2013-07-05 | 2015-01-14 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014206174A1 (zh) | 2014-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101540343A (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| US20130037878A1 (en) | Vdmos device and method for fabricating the same | |
| CN104576368A (zh) | 逆导型igbt背面工艺的形成方法 | |
| US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
| US11430780B2 (en) | TVS device and manufacturing method therefor | |
| CN102800590B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN104979161A (zh) | 半导体器件的制作方法及ti-igbt的制作方法 | |
| CN102479712A (zh) | 一种双栅氧半导体器件制造方法 | |
| TWI534911B (zh) | 高效能絕緣柵雙極電晶體及其製作方法 | |
| CN106057876B (zh) | 具有反向续流能力的igbt及其制造方法 | |
| CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN104425260A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制备方法 | |
| JP2015207733A (ja) | 逆導通型ｉｇｂｔの製造方法 | |
| CN104241123A (zh) | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 | |
| CN104241124A (zh) | 非穿通型反向导通绝缘栅双极型晶体管的制造方法 | |
| US9236433B2 (en) | Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer | |
| CN104425258A (zh) | 反向导通场截止绝缘栅双极型晶体管的制造方法 | |
| CN106229349B (zh) | 一种超低电容低压半导体放电管芯片及其制造方法 | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN104425251A (zh) | 一种反向导通场截止型绝缘栅双极型晶体管的制造方法 | |
| CN209804659U (zh) | 一种igbt芯片的产品结构 | |
| CN111128698A (zh) | 一种tvs芯片新型扩散工艺 | |
| CN107706148B (zh) | 改善光刻标记对准精度的方法、超级结产品的制备方法及超级结产品 | |
| CN104425252A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141224 |