CN104240769A - 半导体器件、多芯片封装体以及利用半导体器件的半导体系统 - Google Patents

半导体器件、多芯片封装体以及利用半导体器件的半导体系统 Download PDF

Info

Publication number
CN104240769A
CN104240769A CN201410008429.5A CN201410008429A CN104240769A CN 104240769 A CN104240769 A CN 104240769A CN 201410008429 A CN201410008429 A CN 201410008429A CN 104240769 A CN104240769 A CN 104240769A
Authority
CN
China
Prior art keywords
signal
error message
chip
applicable
generating unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410008429.5A
Other languages
English (en)
Other versions
CN104240769B (zh
Inventor
玉成华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104240769A publication Critical patent/CN104240769A/zh
Application granted granted Critical
Publication of CN104240769B publication Critical patent/CN104240769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，包括：错误检测单元，所述错误检测单元适用于接收数据和循环冗余校验CRC码，并且通过检测数据的传输错误来输出检测信号；以及信号改变单元，适用于基于检测信号来产生错误信息，同时基于数据的信号传输环境来改变错误信息的信号形式。

Description

半导体器件、多芯片封装体以及利用半导体器件的半导体系统
相关申请的交叉引用
本申请要求2013年6月19日提交的申请号为10-2013-0070379的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，具体而言，涉及一种半导体器件、多芯片封装体、以及利用半导体器件的半导体系统，用于检测数据传输错误并传送检测的结果。
背景技术
通常，诸如双数据速率同步动态随机存取存储器（DDR SDRAM）的半导体器件从外部控制器接收数据，并且执行多个操作。然而，在数据传输中发生错误的情况下，半导体器件接收错误的数据，而这会恶化半导体器件的可靠性。近来，随着半导体器件的数据处理速度增大，从外部控制器接收的数据量增大，并且传输速度增大。结果，在数据传输中发生的错误的数目会增大。因而，已经研发了用于解决上述问题的方案。方案之一是利用循环冗余校验码（CRC）。
CRC码基于从外部控制器传送的数据产生。外部控制器将数据与CRC码传送至半导体器件。随后，半导体器件基于从外部器件传送的CRC码和数据来执行操作，并且产生操作的结果。在数据传输期间发生的错误可以利用操作的结果检测出。
图1是说明传统的半导体器件的框图。
如图1中所示，半导体器件包括控制器110和半导体器件120。
控制器110将数据DAT和与数据DAT相对应的CRC码传送至半导体器件120。半导体器件120基于CRC码和数据DAT来执行操作，并且检测出在数据传输中发生的错误。半导体器件120将检测的错误信息INF_ERR传送至控制器110。控制器110基于检测的错误信息INF_ERR来判断在数据传输中是否发生错误。如果在数据传输中发生错误，则控制器110将数据重新传送至半导体器件120。
近来，在半导体器件的制造工艺或设计技术方面已经进行了研究。因此，在半导体器件的操作速度增大的同时，半导体器件的尺寸已被最小化，而功耗已被降低。半导体器件的这种发展提供了用于利用较少的功耗来操作较多的数据的环境。然而，由于这种高速下的低功率会对半导体器件的操作引起噪声，所以需要对噪声的补偿技术。
发明内容
本发明的示例性实施例涉及一种半导体器件、多芯片封装体、和利用半导体的半导体系统，用于检测数据传输中的错误并且稳定地传送检测的结果。
根据本发明的一个示例性实施例，一种半导体器件包括：错误检测单元，适用于接收数据和循环冗余校验（CRC）码，并且通过检测数据的传输错误来输出检测信号；以及信号改变单元，适用于基于检测信号来产生错误信息、同时基于数据的信号传输环境来改变错误信息的信号形式。
根据本发明的一个示例性实施例，一种半导体系统包括：多个半导体器件，适用于接收数据和与数据相对应的循环冗余校验（CRC）码、检测数据的传输错误、以及产生错误信息；控制器，适用于将数据和CRC码提供给半导体器件、经由公共传输线来接收错误信息、以及重新传送数据；以及负载值检测单元，适用于检测公共传输线的负载值、并且产生控制信号，其中，每个半导体器件响应于控制信号而改变错误信息的信号形式。
根据本发明的一个示例性实施例，一种多芯片封装体，其具有与穿硅通孔（through-silicon-vias，TSV）耦接的多个半导体芯片，每个半导体芯片包括：错误检测单元，适用于接收数据和循环冗余校验（CRC）码，并且适用于通过检测数据的传输错误来输出检测信号；芯片识别（ID）发生单元，适用于产生与各半导体芯片相对应的芯片ID；芯片ID比较单元，适用于通过将预定的芯片ID与由芯片ID发生单元产生的芯片ID进行比较来产生控制信号；以及脉冲发生单元，适用于基于检测信号来产生错误信息、同时响应于控制信号而改变错误信息的信号形式。
附图说明
图1是说明传统的半导体器件的框图。
图2是说明根据本发明的一个示例性实施例的半导体器件的框图。
图3是说明图2中所示的脉冲发生单元的电路图。
图4是说明图3中所示的脉冲发生单元的操作的时序图。
图5是说明根据本发明的一个示例性实施例的半导体系统的框图。
图6是说明根据本发明的一个示例性实施例的多芯片封装体的框图。
具体实施方式
下面将参照附图详细地描述本发明的示例性实施例。然而，本发明可以用不同的形式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记在本发明的各种附图和实施例中直接对应于相同的部分。
附图并非按比例绘制，而在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。在本说明书中，利用了特定的术语。利用术语来描述本发明，而不用于限定意义或者限制本发明的范围。
也应当注意的是，在本说明书中，“和/或”表示包括了布置在“和/或”之前和之后的一个或多个部件。另外，“连接/耦接”表示一个部件直接与另一个部件耦接，也表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括”表示存在或增加一个或多个部件、步骤、操作以及元件。
图2是说明根据本发明的一个示例性实施例的半导体器件的框图。
如图2中所示，半导体器件包括：传输错误检测单元210和信号改变单元220。
传输错误检测单元210从外部器件（未示出）接收数据和CRC码，并且产生检测信号DET。在本文中，检测信号DET是一种用于检测在数据传输中发生的错误的信号。
信号改变单元220响应于检测信号DET而改变错误信息INF_ERR的信号形式。信号改变单元220包括脉冲发生单元221和脉冲控制单元222。在本文中，信号传输环境可以包括：工艺、电压和温度，并且还可以包括用于传送数据的传输线的负载值。
脉冲发生单元221响应于检测信号DET而产生错误信息INF_ERR。在本文中，错误信息INF_ERR可以是响应于检测信号DET而产生的具有预定的脉冲宽度的脉冲信号。
脉冲控制单元222基于信号传输环境来产生控制信号CTR。控制信号CTR用于改变错误信息INF_ERR的信号形式。即，控制信号CTR用于改变错误信息INF_ERR的脉冲宽度。
图3是说明包括在图2中所示的信号改变单元的脉冲发生单元的电路图。
如图3中所示，包括在信号改变单元220中的脉冲发生单元221包括：S-R锁存器310、多个触发器320以及多路复用器330。
S-R锁存器310产生错误信息INF_ERR，所述错误信息INF_ERR响应于检测信号DET设定，而响应于多路复用器330的输出信号MUX_OUT而复位。
触发器320响应于内部时钟信号ICLK而将错误信息INF_ERR移位，并且包括第一触发器至第四触发器320-1、320-2、320-3和320-4。
第一触发器320-1接收错误信息INF_ERR和内部时钟信号ICLK，并且通过与内部时钟信号ICLK同步地移位错误信息INF_ERR来产生第一输出信号SR1。
第二触发器320-2接收第一输出信号SR1和内部时钟信号ICLK，并且通过与内部时钟信号ICLK同步地移位第一输出信号SR1来产生第二输出信号SR2。
第三触发器320-3接收第二输出信号SR2和内部时钟信号ICLK，并且通过与内部时钟信号ICLK同步地移位第二输出信号SR2来产生第三输出信号SR3。
第四触发器320-4接收第三输出信号SR3和内部时钟信号ICLK，并且通过与内部时钟信号ICLK同步地移位第三输出信号SR3来产生第四输出信号SR4。
多路复用器330从第二触发器320-2和第四触发器320-4选择第二输出信号SR2和第四输出信号SR4中的一个，并且响应于控制信号CTR而将输出信号MUX_OUT输出至S-R锁存器310。
图4是说明图3中所示的脉冲发生单元的操作的时序图。图4示出响应于控制信号CTR的内部时钟信号ICLK、检测信号DET、第一触发器320-2至第四触发器320-4的第一输出信号至第四输出信号SR1、SR2、SR3以及SR4、以及错误信息INF_ERR。
如图4中所示，当检测信号DET被激活时，S-R锁存器310设定错误信息INF_ERR，并且触发器320响应于内部时钟信号ICLK而将错误信息INF_ERR移位。
具体地，第一触发器320-1与内部时钟信号ICLK同步地将错误信息INF_ERR移位，并且产生第一输出信号SR1。第二触发器320-2与内部时钟信号ICLK同步地将第一输出信号SR1移位，并且产生第二输出信号SR2。第三触发器320-3与内部时钟信号ICLK同步地将第二输出信号SR2移位，并且产生第三输出信号SR3。第四触发器320-4与内部时钟信号ICLK同步地将第三输出信号SR3移位，并且产生第四输出信号SR4。
随后，响应于控制信号CTR而确定错误信息INF_ERR的脉冲宽度。在本文中，逻辑低值的控制信号CTR（CTR“L”）表示可以充分地传送错误信息INF_ERR。具体地，如果控制信号CTR具有逻辑低值（CTR“L”），多路复用器330选择第二输出信号SR2。因此，S-R锁存器310响应于检测信号DET而设定错误信息INF_ERR，并且响应于第二输出信号SR2而复位错误信息INF_ERR。
另外，逻辑高值的控制信号CTR（CTR“H”）表示可以不充分地传送错误信息INF_ERR。具体地，如果控制信号CTR具有逻辑高值（CTR“H”），则多路复用器330选择第四输出信号SR4。因此，S-R锁存器310响应于检测信号DET而设定错误信息INF_ERR，并且响应于第四输出信号SR4而复位错误信息INF_ERR。
如图4中所示，在具有逻辑高值的控制信号CTR（CTR“H”）的情况下的错误信息INF_ERR的脉冲宽度W1比在具有逻辑低值的控制信号CTR（CTR“L”）的情况下的错误信息INF_ERR的脉冲宽度W2宽。即在本发明的示例性实施例中，可以基于传输环境响应于控制信号CTR而控制错误信息INF_ERR的脉冲宽度。
如图4中所示，在本发明的示例性实施例中利用四个触发器的两个输出信号。然而，在本发明的另一个实施例中，可以对错误信息INF_ERR的脉冲宽度进行各种调整。即，可以基于信号传输环境对错误信息INF_ERR的脉冲宽度进行各种变化。
为了执行上述变化操作，请求用于反应信号传输环境的状态的控制信号CTR。控制信号CTR可以用于选择多个触发器的输出信号。这可以控制错误信息INF_ERR的复位时序。即，可以基于信号传输环境的状态来控制错误信息INF_ERR的脉冲宽度。
如上所述，根据本发明的示例性实施例的半导体器件可以检测在数据传输中发生的错误，并且基于信号传输环境来改变错误信息INF_ERR的信号形式。例如，在本发明的实施例中如果错误信息INF_ERR具有有脉冲宽度的信号，则半导体器件可以通过增大错误信息INF_ERR的脉冲宽度来控制错误信息INF_ERR被传送至目标电路。
图5是说明根据本发明的一个示例性实施例的半导体系统的框图。
如图5中所示，根据本发明的示例性实施例的半导体系统包括：控制器510、多个半导体器件520、以及负载值检测单元530。
控制器510将数据DAT和CRC码传送至半导体器件520。
半导体器件520从控制器510接收数据DAT和CRC码，检测在数据传输中发生的错误，以及输出错误信息INF_ERR。在本文中，错误信息INF_ERR经由于半导体器件520耦接的公共传输线而被传送至控制器510。控制器510基于错误信息INF_ERR来确定重新传送。
在本文中，每个半导体器件520可以包括图2和图3中所示的信号改变单元220中包括的传输错误检测单元210和脉冲发生单元221，并且错误信息INF_ERR可以是脉冲信号。
具体地，错误信息INF_ERR的脉冲宽度可以利用由负载值检测单元530产生的控制信号CTR来调整。此外，由于半导体器件520与公共传输线耦接，所以与每个半导体器件520相对应的错误信息INF_ERR可以被顺序传送至控制器510，而没有任何冲突。
负载值检测单元530通过检测公共传输线的负载值来产生控制信号CTR。控制信号CTR被输入至半导体器件520。半导体器件520响应于控制信号CTR而改变错误信息INF_ERR的信号形式。
如果公共传输线的负载值比预定的负载值大，则具有这个信息的控制信号CTR被传送至半导体器件520。
每个半导体器件520可以响应于控制信号CTR而调整错误信息INF_ERR的脉冲宽度。在本文中，大的负载值表示信号传输环境差。错误信息INF_ERR的脉冲宽度可以响应于控制信号CTR而控制成被加宽。
根据本发明的示例性实施例的半导体系统检测公共传输线的负载值，并且基于检测的结果来调整错误信息INF_ERR的脉冲宽度。可以通过调整错误信息INF_ERR的脉冲宽度来执行校正信息传输。
图6是说明根据本发明的一个示例性实施例的多芯片封装体的框图。在图6中，示例性地描述了经由穿硅通孔（TSV）而彼此耦接的第一半导体芯片至第三半导体芯片610、620以及630。
如图6中所示，根据本发明的示例性实施例的多芯片封装体包括第一半导体芯片至第三半导体芯片610、620以及630。
第一半导体芯片至第三半导体芯片610、620以及630经由用于传送错误信息INF_ERR的第一TSV TSV01和用于传送控制信号CTR的第二TSV TSV02而彼此耦接。
此后，为了便于描述，将示例性地描述第一半导体芯片610。
第一半导体芯片610经由用于传送错误信息INF_ERR的第一TSV TSV01和用于传送控制信号CTR的第二TSV TSV02来与第二半导体芯片620耦接，并且包括第一芯片识别（ID）发生单元611、芯片ID比较单元612以及信号改变单元613。
第一芯片ID发生单元611将芯片ID分配给第一半导体芯片610。
如图6中所示，在第一半导体芯片610被布置在底部、而第三半导体芯片630被布置在顶部的情况下，第一半导体芯片610的第一芯片ID发生单元611将对应于‘1’的第一芯片ID分配给第一半导体芯片610。第二半导体芯片620的第二芯片ID发生单元621经由第三TSV TSV03从第一芯片ID发生单元611接收第一芯片ID，并且将对应于‘2’的第二芯片ID分配给第二半导体芯片620。第三半导体芯片630的第三芯片ID发生单元631经由第三TSV TSV03从第二芯片ID发生单元621接收第二芯片ID，并且将对应于‘3’的第三芯片ID分配给第三半导体芯片630。
芯片ID比较单元612将预定的芯片ID与通过第一芯片ID发生单元611产生的第一芯片ID进行比较，并且产生控制信号CTR。在此，控制信号CTR经由第二TSV TSV02传送至第二半导体器件620和第三半导体器件630。预定的芯片ID是用于调整错误信息INF_ERR的脉冲宽度的参考。例如，如果预定的芯片ID被设定成‘3’，则芯片ID比较单元612将对应于‘3’的预定的芯片ID与由第一芯片ID发生单元611产生的对应于‘1’的第一芯片ID进行比较，并且基于比较结果产生控制信号CTR。
信号改变单元613具有与图2中所示的信号改变单元220的脉冲发生单元221大体相同的配置。因而，信号改变单元613可以响应于由芯片ID比较单元612产生的控制信号CTR而调整错误信息INF_ERR的脉冲宽度。即，信号改变单元613基于检测信号DET来产生具有预定的脉冲宽度的错误信息INF_ERR，并且响应于控制信号CTR而控制错误信息INF_ERR的脉冲宽度。在本文中，控制信号CTR经由第二TSV TSV02被传送至第一半导体芯片610至第三半导体芯片630，并且检测信号DET可以基于来自外部设备（未示出）的数据和CRC码来产生。
在下文中，将详细地描述预定的芯片ID。
多芯片封装体包括经由TSV彼此耦接的多个层叠的半导体芯片。因而，随着层叠的半导体芯片的数目增多，TSV的负载增大。
图5中所示的本发明的示例性实施例说明了直接检测公共传输线的负载值的一种情况。图6中所示的本发明的示例性实施例说明了利用芯片ID间接检测TSV的负载值的一种情况。
例如，如果在至少三个层叠的半导体芯片中的TSV的负载值比预定的负载值大，则预定的芯片ID被设定成‘3’。即，在第一半导体芯片至第三半导体芯片610、620以及630的每个中的芯片ID比较单元中，预定的芯片ID被设定成‘3’。
随后，在第一半导体芯片至第三半导体芯片610、620以及630被层叠之后，与第一半导体芯片至第三半导体芯片610、620以及630相对应的第一芯片ID至第三芯片ID分别通过第一芯片ID发生单元至第三芯片ID发生单元611、621以及631来分配。如上所述，对应于‘1’的第一芯片ID被分配给第一半导体芯片610。对应于‘2’的第二芯片ID被分配给第二半导体芯片620。对应于‘3’的第三芯片ID被分配给第三半导体芯片630。
此外，第三半导体芯片630的芯片ID比较单元将具有‘3’的预定的芯片ID与分配给第三半导体芯片630的具有‘3’的第三芯片ID进行比较，并且基于比较结果输出控制信号CTR。控制信号CTR被传送至第一半导体芯片至第三半导体芯片610、620以及630的每个中的信号改变单元。错误信息INF_ERR的脉冲宽度响应于控制信号CTR而控制成被加宽超过预定的宽度。
根据本发明的示例性实施例的多芯片封装体利用芯片ID来检测用于传送错误信息INF_ERR的TSV的负载值，并且基于检测的结果来调整错误信息INF_ERR的脉冲宽度。
如上所述，在本发明的示例性实施例中，由于错误信息INF_ERR的信号形式可以基于信号传输环境而变化，所以可以防止错误信息INF_ERR丢失。因而，可以基于错误信息INF_ERR来执行校正操作。
在本发明的示例性实施例中，示例性地描述了通过改变错误信息INF_ERR的脉冲宽度来改变错误信息INF_ERR的信号形式。然而，本发明可以包括一种通过调整驱动电路（其输出错误信息INF_ERR）的驱动能力来改变错误信息的信号形式。
在本发明的示例性实施例中，半导体器件、半导体系统以及多芯片封装体检测信号传输中发生的错误并将检测的错误传送至目标电路或器件，并且可以增强错误检测中的补充操作的可靠性。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
错误检测单元，所述错误检测单元适用于接收数据和循环冗余校验CRC码，并且适用于通过检测所述数据的传输错误来输出检测信号；以及
信号改变单元，所述信号改变单元适用于：基于所述检测信号来产生错误信息，同时基于所述数据的信号传输环境来改变所述错误信息的信号形式。
技术方案2.如技术方案1所述的半导体器件，其中，所述信号改变单元包括：
脉冲发生单元，所述脉冲发生单元适用于响应于所述检测信号而产生具有预定的脉冲宽度的所述错误信息；以及
控制信号发生单元，所述控制信号发生单元适用于基于所述信号传输环境来控制所述错误信息的所述脉冲宽度。
技术方案3.如技术方案1所述的半导体器件，其中，所述信号传输环境包括：工艺、电压以及温度。
技术方案4.一种半导体系统，包括：
多个半导体器件，所述半导体器件适用于接收数据和与所述数据相对应的循环冗余校验CRC码、检测所述数据的传输错误、以及产生错误信息；
控制器，所述控制器适用于将所述数据和所述CRC码提供给所述半导体器件、经由公共传输线来接收所述错误信息、以及重新传送所述数据；以及
负载值检测单元，所述负载值检测单元适用于检测所述公共传输线的负载值、并且产生控制信号，
其中，每个所述半导体器件响应于所述控制信号而改变所述错误信息的信号形式。
技术方案5.如技术方案4所述的半导体系统，其中，每个所述半导体器件包括：
错误检测单元，所述错误检测单元适用于接收所述数据和所述CRC码、并且通过检测所述数据的所述传输错误来输出检测信号；以及
脉冲发生单元，所述脉冲发生单元适用于：基于所述检测信号来产生所述错误信息，同时响应于所述控制信号而改变所述错误信息的信号形式。
技术方案6.如技术方案5所述的半导体系统，其中，所述错误信息包括脉冲信号。
技术方案7.如技术方案6所述的半导体系统，其中，所述脉冲发生单元响应于所述控制信号而调整所述错误信息的脉冲宽度。
技术方案8.如技术方案7所述的半导体系统，其中，当所述公共传输线的负载值比预定的负载值大时，所述错误信息的所述脉冲宽度被加宽超过所述预定的脉冲宽度。
技术方案9.如技术方案4所述的半导体系统，与每个所述半导体器件相对应的所述错误信息经由所述公共传输线被顺序传送。
技术方案10.一种多芯片封装体，其具有与穿硅通孔TSV耦接的多个半导体芯片，每个所述半导体芯片包括：
错误检测单元，所述错误检测单元适用于接收数据和循环冗余校验CRC码，并且适用于通过检测所述数据的传输错误来输出检测信号；
芯片识别ID发生单元，所述芯片识别ID发生单元适用于产生与各半导体芯片相对应的芯片ID；
芯片ID比较单元，所述芯片ID比较单元适用于通过将预定的芯片ID与由所述芯片ID发生单元产生的所述芯片ID进行比较来产生控制信号；以及
脉冲发生单元，所述脉冲发生单元适用于：基于所述检测信号来产生错误信息，同时响应于所述控制信号而改变所述错误信息的信号形式。
技术方案11.如技术方案10所述的多芯片封装体，其中，所述半导体芯片的所述芯片ID的数目与所述半导体芯片的数目相对应，并且预设所述预定的芯片ID而与所述半导体芯片的数目无关。
技术方案12.如技术方案10所述的多芯片封装体，其中，所述错误信息经由第一穿硅通孔TSV来传送。
技术方案13.如技术方案10所述的多芯片封装体，其中，所述错误信息是脉冲信号。
技术方案14.如技术方案13所述的多芯片封装体，其中，所述脉冲发生单元响应于所述控制信号而调整所述错误信息的脉冲宽度。
技术方案15.如技术方案10所述的多芯片封装体，还包括：
第二穿硅通孔TSV，所述第二穿硅通孔TSV适用于将所述控制信号传送至每个所述半导体芯片。

Claims (10)

1.一种半导体器件，包括：
错误检测单元，所述错误检测单元适用于接收数据和循环冗余校验CRC码，并且适用于通过检测所述数据的传输错误来输出检测信号；以及
信号改变单元，所述信号改变单元适用于：基于所述检测信号来产生错误信息，同时基于所述数据的信号传输环境来改变所述错误信息的信号形式。
2.如权利要求1所述的半导体器件，其中，所述信号改变单元包括：
脉冲发生单元，所述脉冲发生单元适用于响应于所述检测信号而产生具有预定的脉冲宽度的所述错误信息；以及
控制信号发生单元，所述控制信号发生单元适用于基于所述信号传输环境来控制所述错误信息的所述脉冲宽度。
3.如权利要求1所述的半导体器件，其中，所述信号传输环境包括：工艺、电压以及温度。
4.一种半导体系统，包括：
多个半导体器件，所述半导体器件适用于接收数据和与所述数据相对应的循环冗余校验CRC码、检测所述数据的传输错误、以及产生错误信息；
控制器，所述控制器适用于将所述数据和所述CRC码提供给所述半导体器件、经由公共传输线来接收所述错误信息、以及重新传送所述数据；以及
负载值检测单元，所述负载值检测单元适用于检测所述公共传输线的负载值、并且产生控制信号，
其中，每个所述半导体器件响应于所述控制信号而改变所述错误信息的信号形式。
5.如权利要求4所述的半导体系统，其中，每个所述半导体器件包括：
错误检测单元，所述错误检测单元适用于接收所述数据和所述CRC码、并且通过检测所述数据的所述传输错误来输出检测信号；以及
脉冲发生单元，所述脉冲发生单元适用于：基于所述检测信号来产生所述错误信息，同时响应于所述控制信号而改变所述错误信息的信号形式。
6.如权利要求5所述的半导体系统，其中，所述错误信息包括脉冲信号。
7.如权利要求6所述的半导体系统，其中，所述脉冲发生单元响应于所述控制信号而调整所述错误信息的脉冲宽度。
8.如权利要求7所述的半导体系统，其中，当所述公共传输线的负载值比预定的负载值大时，所述错误信息的所述脉冲宽度被加宽超过所述预定的脉冲宽度。
9.如权利要求4所述的半导体系统，与每个所述半导体器件相对应的所述错误信息经由所述公共传输线被顺序传送。
10.一种多芯片封装体，其具有与穿硅通孔TSV耦接的多个半导体芯片，每个所述半导体芯片包括：
错误检测单元，所述错误检测单元适用于接收数据和循环冗余校验CRC码，并且适用于通过检测所述数据的传输错误来输出检测信号；
芯片识别ID发生单元，所述芯片识别ID发生单元适用于产生与各半导体芯片相对应的芯片ID；
芯片ID比较单元，所述芯片ID比较单元适用于通过将预定的芯片ID与由所述芯片ID发生单元产生的所述芯片ID进行比较来产生控制信号；以及
脉冲发生单元，所述脉冲发生单元适用于：基于所述检测信号来产生错误信息，同时响应于所述控制信号而改变所述错误信息的信号形式。
CN201410008429.5A 2013-06-19 2014-01-08 半导体器件、多芯片封装体以及利用半导体器件的半导体系统 Active CN104240769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130070379A KR102061178B1 (ko) 2013-06-19 2013-06-19 반도체 장치 및 그를 이용한 반도체 시스템
KR10-2013-0070379 2013-06-19

Publications (2)

Publication Number Publication Date
CN104240769A true CN104240769A (zh) 2014-12-24
CN104240769B CN104240769B (zh) 2019-04-02

Family

ID=52112015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410008429.5A Active CN104240769B (zh) 2013-06-19 2014-01-08 半导体器件、多芯片封装体以及利用半导体器件的半导体系统

Country Status (3)

Country Link
US (1) US9214956B2 (zh)
KR (1) KR102061178B1 (zh)
CN (1) CN104240769B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190074691A (ko) * 2017-12-20 2019-06-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080163007A1 (en) * 2006-05-18 2008-07-03 Rambus Inc. System To Detect And Identify Errors In Control Information, Read Data And/Or Write Data
CN102314930A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 包括半导体器件和控制器的系统及其操作方法
CN102467960A (zh) * 2010-11-17 2012-05-23 海力士半导体有限公司 半导体装置
CN102467975A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 数据错误检查方法、数据传输方法和半导体存储装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817745A (ja) * 1981-07-17 1983-02-02 Victor Co Of Japan Ltd 同期検出方式
JPS5898814A (ja) * 1981-12-08 1983-06-11 Sony Corp エラ−デ−タ補間装置
US4853798A (en) * 1983-07-21 1989-08-01 Sony Corporation Method and apparatus for reproducing digital or analog signals
JPH0898284A (ja) * 1994-07-25 1996-04-12 Nippondenso Co Ltd データ受信装置，送信装置および通信装置
KR100247586B1 (ko) * 1997-07-22 2000-03-15 윤종용 전원 공급 장치의 과도 현상 억제 회로
JP2001127728A (ja) * 1999-10-29 2001-05-11 Oki Electric Ind Co Ltd 受信回路
JP3558625B2 (ja) * 2002-07-01 2004-08-25 沖電気工業株式会社 同期誤り検出回路
TWI252471B (en) * 2004-04-30 2006-04-01 Mediatek Inc Method and circuit for reducing SATA data transmission errors by adjusting the period of sending align primitive
JP4398323B2 (ja) * 2004-08-09 2010-01-13 ユニデン株式会社 デジタル無線通信装置
US7577811B2 (en) * 2006-07-26 2009-08-18 International Business Machines Corporation Memory controller for daisy chained self timed memory chips
US7620763B2 (en) * 2006-07-26 2009-11-17 International Business Machines Corporation Memory chip having an apportionable data bus
KR100882484B1 (ko) 2007-04-10 2009-02-09 삼성전자주식회사 에러 검출 기능을 가지는 반도체 메모리 장치, 이를 구비한메모리 시스템 및 반도체 메모리 장치의 데이터 출력 방법
KR101362852B1 (ko) * 2007-04-20 2014-02-21 닛폰호소쿄카이 스크램블 키 관리장치, 스크램블 키 관리정보송신장치, 스크램블 키 출력관리방법, 스크램블 키 관리프로그램, 라이센스 정보관리장치, 라이센스 관리정보송신장치, 라이센스 정보출력관리방법 및 라이센스 정보관리프로그램
US8103928B2 (en) * 2008-08-04 2012-01-24 Micron Technology, Inc. Multiple device apparatus, systems, and methods
US8392614B2 (en) * 2009-07-27 2013-03-05 Sandisk Il Ltd. Device identifier selection
KR101152404B1 (ko) 2010-07-06 2012-06-05 에스케이하이닉스 주식회사 지연고정루프회로의 동작제어회로 및 이를 구비하는 반도체 장치
KR20120095221A (ko) 2011-02-18 2012-08-28 삼성전자주식회사 메모리 소자 및 메모리 컨트롤 유닛

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080163007A1 (en) * 2006-05-18 2008-07-03 Rambus Inc. System To Detect And Identify Errors In Control Information, Read Data And/Or Write Data
CN102314930A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 包括半导体器件和控制器的系统及其操作方法
CN102467975A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 数据错误检查方法、数据传输方法和半导体存储装置
CN102467960A (zh) * 2010-11-17 2012-05-23 海力士半导体有限公司 半导体装置

Also Published As

Publication number Publication date
KR20140147322A (ko) 2014-12-30
US20140380136A1 (en) 2014-12-25
CN104240769B (zh) 2019-04-02
KR102061178B1 (ko) 2019-12-31
US9214956B2 (en) 2015-12-15

Similar Documents

Publication Publication Date Title
US8837191B2 (en) Semiconductor apparatus
KR101124251B1 (ko) 적층된 칩들에 아이디를 부여하는 시스템, 반도체 장치 및 그 방법
KR102192546B1 (ko) 반도체 메모리 장치
CN102467960B (zh) 半导体装置
US20140355363A1 (en) Memory chip and semiconductor package including the same
CN105513625B (zh) 能够减小传输信号中的峰值电流的半导体装置和系统
US20140344613A1 (en) Semiconductor apparatus and memory system
JP2016529844A (ja) 構成可能なクロックツリー
CN105930290A (zh) 包括用于高速通信的接口电路的系统
US9293225B2 (en) Semiconductor devices and semiconductor systems including the same
CN104239253B (zh) 半导体装置和半导体系统
CN104240769A (zh) 半导体器件、多芯片封装体以及利用半导体器件的半导体系统
CN102262601A (zh) 从设备、包括主设备和从设备的系统及其操作方法、以及芯片封装
CN104103610B (zh) 多芯片封装系统
US20170093602A1 (en) Transmitting device for high speed communication, interface circuit and system including the same
US9959184B2 (en) Input/output (I/O) line test device and method for controlling the same
US9324390B2 (en) Semiconductor devices and semiconductor systems including the same
US11687472B2 (en) Interface for semiconductor device and interfacing method thereof
CN109243506A (zh) 半导体器件
US9317370B2 (en) Semiconductor apparatus and system including the same
CN105373500A (zh) 半导体器件和包括半导体器件的半导体系统
US9432010B2 (en) Buffer control circuit and multi-chip package including the same
KR102236739B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
US8947152B2 (en) Multi-chip package
KR20070059735A (ko) 반도체 메모리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant