CN109243506A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN109243506A
CN109243506A CN201810390571.9A CN201810390571A CN109243506A CN 109243506 A CN109243506 A CN 109243506A CN 201810390571 A CN201810390571 A CN 201810390571A CN 109243506 A CN109243506 A CN 109243506A
Authority
CN
China
Prior art keywords
inversion signal
clock
testing result
phase
data clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810390571.9A
Other languages
English (en)
Other versions
CN109243506B (zh
Inventor
尹大镐
郑夏俊
洪基汶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109243506A publication Critical patent/CN109243506A/zh
Application granted granted Critical
Publication of CN109243506B publication Critical patent/CN109243506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种半导体器件包括：反相电路，其适用于响应于反相信号来将第一数据时钟反相；第一相位检测单元，其适用于将从反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于产生在第一检测结果和第二检测结果彼此不同时被使能的反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。

Description

半导体器件
相关申请的交叉引用
本申请要求2017年7月11日提交的申请号为10-2017-0087766的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种半导体器件。
背景技术
存储器件是用于储存数据的一种半导体器件。当诸如存储器控制单元(MCU)的数据处理设备请求检索或储存数据时，存储器件输出与从存储器控制单元输入的地址相对应的数据，或者将从存储器控制单元接收到的数据储存在与该地址相对应的位置。
为此，最近开发的以高操作速率操作的存储器件被设计为在从外部施加的系统时钟的上升沿和下降沿处输入/输出两个数据段，并且还在下一个上升沿和下降沿处输入/输出另外两个数据段。简言之，最先进的存储器件被设计为在系统时钟的一个周期内输入/输出四个数据段。然而，由于系统时钟可以仅表示两种状态(即逻辑高电平和逻辑低电平)，所以需要具有系统时钟的频率的两倍快的数据时钟，以便在一个周期期间输入/输出四个数据段。简言之，需要专用于数据输入/输出的时钟。因此，以高操作速率操作的存储器件可以通过在传送/接收地址和/或命令时使用系统时钟作为参考时钟而在传送/接收数据时使用数据时钟作为参考时钟来控制数据时钟具有系统时钟两倍快的频率。换言之，通过在系统时钟的一个周期期间重复数据时钟两个周期并且控制数据的输入/输出发生在数据时钟的上升沿和下降沿处，在系统时钟的一个周期期间输入/输出四个数据段。
与使用一个系统时钟作为参考时钟来执行读取操作或写入操作的典型的DDR同步存储器件不同，以高操作速率操作的存储器件可以通过使用具有不同频率的两个时钟执行读取操作或写入操作来传送/接收数据。然而，如果系统时钟的相位和数据时钟的相位彼此不对齐，则用于传送操作命令和地址的参考不可能与用于传送数据的参考对齐，这可能意味着以高操作速率操作的存储器件没有正确地操作。
因此，为了使以高操作速率操作的存储器件正确地执行操作，在存储器件与其存储器控制单元之间的接口训练必须在操作的初始阶段执行。这里，接口训练包括在存储器件与存储器控制单元之间执行正常操作之前优化用于传送命令、地址和数据的接口。接口训练可以被划分为地址训练、时钟对齐训练(WCK2CK训练)、读取训练和写入训练。其中，在时钟对齐训练(WCK2CK训练)期间，数据时钟和系统时钟彼此对齐。
发明内容
本发明的实施例涉及一种用于在将半导体器件中的数据时钟与系统时钟对齐的过程中减轻存储器控制单元的负担的技术。
根据本发明的一个实施例，一种半导体器件包括：反相电路，其适用于响应于反相信号来将第一数据时钟反相；第一相位检测单元，其适用于将从反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于产生在第一检测结果和第二检测结果彼此不同时被使能的反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。
该半导体器件还可以包括：系统时钟接收单元，其适用于接收从存储器控制器传送的系统时钟；第一数据时钟接收单元，其适用于接收从存储器控制器传送的第一数据时钟；以及第二数据时钟接收单元，其适用于接收从存储器控制器传送的第二数据时钟。
从反相电路传送的第一数据时钟和由第二数据时钟接收单元接收到的第二数据时钟可以用于半导体器件的数据传送和数据接收中的至少一个。
第一相位检测单元可以适用于在系统时钟的上升沿处检测从反相电路传送的第一数据时钟的逻辑电平并产生第一检测结果，以及第二相位检测单元可以适用于在系统时钟的上升沿处检测第二数据时钟的逻辑电平并产生第二检测结果。
在用于控制系统时钟的相位、第一数据时钟的相位和第二数据时钟的相位的训练操作期间，反相信号发生单元可以在第一相位检测单元和第二相位检测单元被使能之后被使能，以及第一传送单元和第二传送单元可以在反相信号发生单元被使能之后被使能。
当在反相信号发生单元被使能之后确定反相信号的逻辑电平时，反相信号的逻辑电平可以被固定。
根据本发明的另一个实施例，一种半导体器件包括：第一反相电路，其适用于响应于第一反相信号来将第一数据时钟反相；第二反相电路，其适用于响应于第二反相信号来将第二数据时钟反相；第一相位检测单元，其适用于将从第一反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；第二相位检测单元，其适用于将从第二反相电路传送的第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；反相信号发生单元，其适用于基于第一检测结果和第二检测结果来产生第一反相信号和第二反相信号；第一传送单元，其适用于传送第一检测结果；以及第二传送单元，其适用于传送第二检测结果。
该半导体器件还可以包括：系统时钟接收单元，其适用于接收从存储器控制器传送的系统时钟；第一数据时钟接收单元，其适用于接收从存储器控制器传送的第一数据时钟；以及第二数据时钟接收单元，其适用于接收从存储器控制器传送的第二数据时钟。
从第一反相电路传送的第一数据时钟和从第二反相电路传送的第二数据时钟可以用于半导体器件的数据传送和数据接收中的至少一个。
当第一检测结果和第二检测结果彼此不同时，反相信号发生单元可以适用于使能第一反相信号和第二反相信号中的任意一个。
反相信号发生单元可以适用于在第一检测结果处于第一逻辑电平时使能第一反相信号，并且适用于在当第一检测结果处于第二逻辑电平时禁止第一反相信号，以及反相信号发生单元可以适用于在第二检测结果处于第一逻辑电平时使能第二反相信号，并且适用于在第二检测结果处于第二逻辑电平时禁止第二反相信号。
第一相位检测单元可以适用于在系统时钟的上升沿处检测从第一反相电路传送的第一数据时钟的逻辑电平并产生第一检测结果，以及第二相位检测单元可以适用于在系统时钟的上升沿处检测从第二反相电路传送的第二数据时钟的逻辑电平并产生第二检测结果。
在用于控制系统时钟的相位、第一数据时钟的相位和第二数据时钟的相位的训练操作期间，反相信号发生单元可以在第一相位检测单元和第二相位检测单元被使能之后被使能，以及第一传送单元和第二传送单元可以在反相信号产生单元被使能之后被使能。
当在反相信号发生单元被使能之后确定第一反相信号的逻辑电平和第二反相信号的逻辑电平时，第一反相信号的逻辑电平和第二反相信号的逻辑电平可以被固定。
附图说明
图1是示出根据本发明的一个实施例的存储器件的示意图。
图2是示出根据本发明的另一个实施例的存储器件的示意图。
图3是示出根据一个实施例的图2中所示的存储器件的时钟对齐训练操作的波形图。
图4是示出根据本发明的又一个实施例的存储器件的示意图。
图5是示出图4中所示的存储器件的时钟对齐训练操作的波形图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式来实施，并且不应该被解释为限于本文所阐述的实施例。确切地说，提供这些实施例使得本公开将是彻底和完整的，并且将本发明的范围充分地传达给本领域技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部分。
应该理解的是，尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。
附图不一定按比例绘制，并且在一些情况下，比例可能已被放大以便清楚地示出实施例的特征。
本文中所使用的专业术语仅用于描述特定实施例的目的，而非意在限制本发明。
在以下描述中，阐述了许多具体细节以便提供对本发明的透彻理解。本发明可以在没有这些具体细节中的一些或全部的情况下来实施。在其他情况下，没有详细描述公知的工艺结构和/或工艺，以免不必要地混淆本发明。
在下文中，将参考附图详细描述本发明的各种实施例。
图1是示出根据本发明的一个实施例的半导体器件100的示意图。
参考图1，半导体器件100可以包括系统时钟接收单元110、第一数据时钟接收单元121、第二数据时钟接收单元122、第一相位检测单元131、第二相位检测单元132、第一传送单元141和第二传送单元142。图1示出与用于将存储器件100中的系统时钟HCK与数据时钟WCK_L和WCK_R对齐的时钟对齐训练(WCK2CK训练)有关的部分。
系统时钟接收单元110可以接收经由系统时钟焊盘HCK_PAD而从诸如例如存储器控制器的外部设备传送的系统时钟HCK。这里，系统时钟HCK可以用于存储器件100以接收命令和地址。
第一数据时钟接收单元121可以接收经由第一数据时钟焊盘WCK_L_PAD而从存储器控制器传送的第一数据时钟WCK_L，并且第二数据时钟接收单元122可以接收经由第二数据时钟焊盘WCK_R_PAD而从存储器控制器传送的第二数据时钟WCK_R。第一数据时钟WCK_L和第二数据时钟WCK_R可以用于存储器件100传送/接收数据。第一数据时钟WCK_L用于向/从存储器件100左侧的数据焊盘传送/接收数据，而第二数据时钟WCK_R用于向/从存储器件100的右侧的数据焊盘传送/接收数据。
第一相位检测(PD)单元131可以将系统时钟HCK的相位与第一数据时钟WCK_L的相位进行比较，并且产生第一检测结果PD1作为比较的结果。第二相位检测单元132可以将系统时钟HCK的相位与第二数据时钟WCK_R的相位进行比较，并且产生第二检测结果PD2作为比较的结果。第一相位检测单元131可以在系统时钟HCK的上升沿处检测第一数据时钟WCK_L的逻辑电平，并产生第一检测结果PD1。而且，第二相位检测单元132可以在系统时钟HCK的上升沿处检测第二数据时钟WCK_R的逻辑电平，并产生第二检测结果PD2。相位检测使能信号PD_EN可以是用于使能第一相位检测单元131和第二相位检测单元132的信号。
第一传送单元141可以将第一检测结果PD1经由第一错误检测码(EDC)焊盘EDC_L_PAD传送到存储器控制器。而且，第二传送单元142可以将第二检测结果PD2经由第二EDC焊盘EDC_R_PAD传送到存储器控制器。传送使能信号OUT_EN可以是用于使能第一传送单元141和第二传送单元142的信号。
存储器控制器或任何合适的外部设备可以将系统时钟HCK、第一数据时钟WCK_L和第二数据时钟WCK_R传送到存储器件100。而且，存储器控制器可以基于从存储器件100接收到的第一检测结果PD1来控制第一数据时钟WCK_L的延迟值，并且基于从存储器件100接收到的第二检测结果PD2来控制第二数据时钟WCK_R的延迟值。当第一检测结果PD1处于逻辑高电平时，可能表示第一数据时钟WCK_L的上升沿在系统时钟HCK的上升沿之前。因此，存储器控制器可以增大第一数据时钟WCK_L的延迟值。在这种情况下，存储器控制器可以继续增大第一数据时钟WCK_L的延迟值，直到第一检测结果PD1的逻辑电平被改变为逻辑低电平。相反地，当第一检测结果PD1处于逻辑低电平时，可能表示第一数据时钟WCK_L的上升沿在系统时钟HCK的上升沿之后。因此，存储器控制器可以减小第一数据时钟WCK_L的延迟值。在这种情况下，存储器控制器可以继续减小第一数据时钟WCK_L的延迟值，直到第一检测结果PD1的逻辑电平被改变为逻辑高电平。同样，存储器控制器可以基于第二检测结果PD2来增大或减小第二数据时钟WCK_R的延迟值。通过存储器控制器基于第一检测结果PD1来控制第一数据时钟WCK_L的延迟值和基于第二检测结果PD2来控制第二数据时钟WCK_R的延迟值，系统时钟HCK的上升沿、第一数据时钟WCK_L的上升沿和第二数据时钟WCK_R的上升沿可以对齐。
当从存储器件100输出的第一检测结果PD1和第二检测结果PD2不同时，存储器控制器可能必须增大第一数据时钟WCK_L和第二数据时钟WCK_R中的一个延迟值并减小另一个延迟值。然而，此操作可能会不必要地给存储器控制器造成负担。通常，第一数据时钟WCK_L和第二数据时钟WCK_R是从同一源产生的时钟，并且两者之间的差异在于它们的路径。因此，在同一方向上控制第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值可能比在不同方向上控制第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值更有效。
图2是示出根据本发明的另一个实施例的存储器件200的示意图。
参考图2，存储器件200可以包括系统时钟接收单元210、第一数据时钟接收单元221、第二数据时钟接收单元222、第一相位检测单元231、第二相位检测单元232、第一传送单元241、第二传送单元242、反相电路250和反相信号发生单元260。图2示出了与用于将存储器件200中的系统时钟HCK与数据时钟WCK_L和WCK_R对齐的时钟对齐训练(WCK2CK训练)有关的部分。
系统时钟接收单元210可以接收经由系统时钟焊盘HCK_PAD而从诸如例如存储器控制器的外部设备传送的系统时钟HCK。这里，系统时钟HCK可以用于存储器件200以接收命令和地址。
第一数据时钟接收单元221可以接收经由第一数据时钟焊盘WCK_L_PAD而从存储器控制器传送的第一数据时钟WCK_L，而第二数据时钟接收单元222可以接收经由第二数据时钟焊盘WCK_R_PAD而从存储器控制器传送的第二数据时钟WCK_R。
反相电路250可以响应于反相信号INV来将第一数据时钟WCK_L反相。当反相信号INV被使能时，反相电路250可以将第一数据时钟WCK_L反相并输出已反相的第一数据时钟WCK_L'。当反相信号INV被禁止时，反相电路250可以原样输出第一数据时钟WCK_L。换言之，在反相信号INV被使能时产生的反相电路250的输出时钟WCK_L'可以是第一数据时钟WCK_L的反相时钟，而在反相信号INV被禁止时产生的反相电路250的输出时钟WCK_L'可以是未改变的第一数据时钟WCK_L。
反相电路250的输出时钟WCK_L'和第二数据时钟WCK_R可以用于存储器件200的数据传送/接收。
第一相位检测(PD)单元231可以将系统时钟HCK的相位与反相电路250的输出时钟WCK_L'的相位进行比较，并产生第一检测结果PD1作为比较的结果。第二相位检测单元232可以将系统时钟HCK的相位与第二数据时钟WCK_R的相位进行比较，并产生第二检测结果PD2作为比较的结果。第一相位检测单元231可以在系统时钟HCK的上升沿处检测反相电路250的输出时钟WCK_L'的逻辑电平，并产生第一检测结果PD1。而且，第二相位检测单元232可以在系统时钟HCK的上升沿处检测第二数据时钟WCK_R的逻辑电平，并产生第二检测结果PD2。相位检测使能信号PD_EN可以是用于使能第一相位检测单元231和第二相位检测单元232的信号。
反相信号发生单元260可以基于第一检测结果PD1和第二检测结果PD2来产生反相信号INV。如果第一检测结果PD1和第二检测结果PD2彼此不同，则反相信号INV可以被使能为逻辑高电平。如果第一检测结果PD1和第二检测结果PD2彼此相同，则反相信号INV可以被禁止为逻辑低电平。反相信号发生使能信号I_EN可以是反相信号发生单元260的使能信号。当反相信号发生使能信号I_EN被禁止时，反相信号INV可以被维持在禁止状态。当在反相信号发生使能信号I_EN被使能之后，基于第一检测结果PD1和第二检测结果PD2来确定反相信号INV的逻辑电平时，反相信号INV的逻辑电平可以被固定或者保持恒定直到它必须改变。
第一传送单元241可以将第一检测结果PD1经由第一错误检测码(EDC)焊盘EDC_L_PAD传送到存储器控制器。而且，第二传送单元242可以将第二检测结果PD2经由第二EDC焊盘EDC_R_PAD传送到存储器控制器。传送使能信号OUT_EN可以是用于使能第一传送单元241和第二传送单元242的信号。
图2的存储器件200可以另外包括诸如在第一数据时钟WCK_L、反相电路250的输出时钟WCK_L'和第二数据时钟WCK_R被传送的路径上的分频器之类的电路。
图3是示出根据一个实施例的图2中所示的存储器件200的时钟对齐训练操作的波形图。
参考图3，相位检测使能信号PD_EN可以在时刻301被使能，从而第一相位检测单元231和第二相位检测单元232可以被使能。由于反相电路250的输出时钟WCK_L'在系统时钟HCK的上升沿处为逻辑高电平，所以第一相位检测单元231可以产生逻辑高电平的第一检测信号PD1。由于第二数据时钟WCK_R在系统时钟HCK的上升沿处为逻辑低电平，所以第二相位检测单元232可以产生逻辑低电平的第二检测信号PD2。
反相信号发生使能信号I_EN可以在时刻303被使能，以便使能反相信号发生单元260。由于第一检测信号PD1和第二检测信号PD2具有不同的值，所以反相信号发生单元260可以将反相信号INV使能为逻辑高电平。从时刻303开始，反相信号INV可以被固定为逻辑高电平，并且反相电路250可以将第一数据时钟WCK_L反相并且产生反相电路250的输出时钟WCK_L'。由于反相电路250的输出时钟WCK_L'从时刻303开始被改变为相反的相位，所以第一检测信号PD1的逻辑电平可以从逻辑高电平改变为逻辑低电平。
传送使能信号OUT_EN可以在时刻305被使能，并且第一传送单元241和第二传送单元242可以将第一检测信号PD1和第二检测信号PD2经由第一EDC焊盘EDC_L_PAD和第二EDC焊盘EDC_R_PAD传送到存储器控制器。存储器控制器可以减小第一数据时钟WCK_L的延迟值，直到经由第一EDC焊盘EDC_L_PAD传送的第一检测信号PD1的逻辑电平改变为逻辑高电平，并且存储器控制器还可以减小第二数据时钟WCK_R的延迟值，直到经由第二EDC焊盘EDC_R_PAD传送的第二检测信号PD2的逻辑电平改变为逻辑高电平。
由于图2的存储器件200在第一检测信号PD1与第二检测信号PD2具有不同的电平时反相并使用第一数据时钟WCK_L，所以第一检测信号PD1与第二检测信号PD2在它们被控制成具有相同的逻辑电平之后输出至存储器控制器。结果，存储器控制器可以在同一方向上控制第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值(即，将延迟值一起减小或增大)。存储器控制器控制其定时之后获得的反相电路250的输出时钟WCK_L'和第二数据时钟WCK_R可以用于存储器件200的数据传送/接收。
图4是示出根据本发明的又一实施例的存储器件400的示意图。
参考图4，存储器件400可以包括系统时钟接收单元410、第一数据时钟接收单元421、第二数据时钟接收单元422、第一相位检测单元431、第二相位检测单元432、第一传送单元441、第二传送单元442、第一反相电路451、第二反相电路452和反相信号发生单元460。图4示出了与用于将存储器件400中的系统时钟HCK与数据时钟WCK_L和WCK_R对齐的时钟对齐训练(WCK2CK训练)有关的部分。
系统时钟接收单元410可以接收经由系统时钟焊盘HCK_PAD而从存储器控制器传送的系统时钟HCK。这里，系统时钟HCK可以用于存储器件400以接收命令和地址。
第一数据时钟接收单元421可以接收经由第一数据时钟焊盘WCK_L_PAD而从存储器控制器传送的第一数据时钟WCK_L，而第二数据时钟接收单元422可以接收经由第二数据时钟焊盘WCK_R_PAD而从存储器控制器传送的第二数据时钟WCK_R。
第一反相电路451可以响应于第一反相信号INV_L来将第一数据时钟WCK_L反相。当第一反相信号INV_L被使能时，第一反相电路451可以将第一数据时钟WCK_L反相并输出已反相的第一数据时钟WCK_L'。当第一反相信号INV_L被禁止时，第一反相电路451可以原样输出第一数据时钟WCK_L。换言之，在第一反相信号INV_L被使能时产生的第一反相电路451的输出时钟WCK_L'可以是第一数据时钟WCK_L的反相时钟，而在第一反相信号INV_L被禁止时产生的第一反相电路451的输出时钟WCK_L'可以是未改变的第一数据时钟WCK_L。
第二反相电路452可以响应于第二反相信号INV_R来将第二数据时钟WCK_R反相。当第二反相信号INV_R被使能时，第二反相电路452可以将第二数据时钟WCK_R反相并输出已反相的第二数据时钟WCK_R'。当第二反相信号INV_R被禁止时，第二反相电路452可以原样输出第二数据时钟WCK_R。换言之，在第二反相信号INV_R被使能时产生的第二反相电路452的输出时钟WCK_R'可以是第二数据时钟WCK_R的反相时钟，而在第二反相信号INV_R被禁止时产生的第二反相电路452的输出时钟WCK_R'可以是未改变的第二数据时钟WCK_R。
第一反相电路451的输出时钟WCK_L'和第二反相电路452的输出时钟WCK_R'可以用于存储器件400的数据传送/接收。
第一相位检测(PD)单元431可以将系统时钟HCK的相位与第一反相电路451的输出时钟WCK_L'的相位进行比较，并且产生第一检测结果PD1作为比较的结果。第二相位检测单元432可以将系统时钟HCK的相位与第二反相电路452的输出时钟WCK_R'的相位进行比较，并产生第二检测结果PD2作为比较的结果。第一相位检测单元431可以在系统时钟HCK的上升沿处检测第一反相电路451的输出时钟WCK_L'的逻辑电平，并产生第一检测结果PD1。而且，第二相位检测单元432可以在系统时钟HCK的上升沿处检测第二反相电路452的输出时钟WCK_R'的逻辑电平，并产生第二检测结果PD2。相位检测使能信号PD_EN可以是用于使能第一相位检测单元431和第二相位检测单元432的信号。
反相信号发生单元460可以基于第一检测结果PD1和第二检测结果PD2来分别产生第一反相信号INV_L和第二反相信号INV_R。反相信号发生单元460可以被设计为经由下述的以下方法(1)、(2)和(3)之中的一种方法来产生第一反相信号INV_L和第二反相信号INV_R。
(1)当第一检测结果PD1和第二检测结果PD2相同时，反相信号发生单元460可以禁止第一反相信号INV_L和第二反相信号INV_R两者。当第一检测结果PD1和第二检测结果PD2不同时，反相信号发生单元460可以使能第一反相信号INV_L和第二反相信号INV_R中的任意一个。在这种情况下，存储器件400可以以与存储器件200执行的方法相同的方法来执行时钟对齐训练操作。
(2)当第一检测结果PD1处于逻辑高电平时，反相信号发生单元460可以使能第一反相信号INV_L，而当第一检测结果PD1处于逻辑低电平时，反相信号发生单元460可以禁止第一反相信号INV_L。类似地，当第二检测结果PD2处于逻辑高电平时，反相信号发生单元460可以使能第二反相信号INV_R，而当第二检测结果PD2处于逻辑低电平时，反相信号发生单元460可以禁止第二反相信号INV_R。通过反相信号发生单元460的操作，第一检测结果PD1和第二检测结果PD2可以在时钟对齐训练操作期间以逻辑低电平被传送到存储器控制器，并且存储器控制器可以能够在第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值减小的方向上控制第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值。
(3)当第一检测结果PD1处于逻辑高电平时，反相信号发生单元460可以禁止第一反相信号INV_L，而当第一检测结果PD1处于逻辑低电平时，反相信号发生单元460可以使能第一反相信号INV_L。类似地，当第二检测结果PD2处于逻辑高电平时，反相信号发生单元460可以禁止第二反相信号INV_R，而当第二检测结果PD2处于逻辑低电平时，反相信号发生单元460可以使能第二反相信号INV_R。通过反相信号发生单元460的操作，第一检测结果PD1和第二检测结果PD2可以在时钟对齐训练操作期间以逻辑高电平被传送到存储器控制器，并且存储器控制器可以能够在第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值增大的方向上控制第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值。
反相信号发生使能信号I_EN可以是反相信号发生单元460的使能信号。当反相信号发生使能信号I_EN被禁止时，第一反相信号INV_L和第二反相信号INV_R可以维持在禁止状态。当在反相信号发生使能信号I_EN被使能之后，基于第一检测结果PD1和第二检测结果PD2来确定第一反相信号INV_L的逻辑电平和第二反相信号INV_R的逻辑电平时，第一反相信号INV_L的逻辑电平和第二反相信号INV_R的逻辑电平可以被固定。
第一传送单元441可以将第一检测结果PD1经由第一错误检测码(EDC)焊盘EDC_L_PAD传送到存储器控制器。而且，第二传送单元442可以将第二检测结果PD2经由第二EDC焊盘EDC_R_PAD传送到存储器控制器。传送使能信号OUT_EN可以是用于使能第一传送单元441和第二传送单元442的信号。
图4的存储器件400可以另外包括诸如在第一数据时钟WCK_L、第一反相电路451的输出时钟WCK_L'、第二数据时钟WCK_R和第二反相电路452的输出时钟WCK_R'被传送的路径上的分频器之类的电路。
图5是示出图4中所示的存储器件400的时钟对齐训练操作的波形图。在图5中假设，反相信号发生单元460经由方法(1)、(2)和/或(3)来产生第一反相信号INV_L和第二反相信号INV_R。
参考图5，相位检测使能信号PD_EN可以在时刻501被使能，从而第一相位检测单元431和第二相位检测单元432可以被使能。由于第一反相电路451的输出时钟WCK_L'在系统时钟HCK的上升沿处为逻辑高电平，所以第一相位检测单元431可以产生逻辑高电平的第一检测信号PD1。由于第二反相电路452的输出时钟WCK_R'在系统时钟HCK的上升沿处为逻辑低电平，所以第二相位检测单元432可以产生逻辑低电平的第二检测信号PD2。
反相信号发生使能信号I_EN可以在时刻503被使能，以便使能反相信号发生单元460。由于第一检测结果PD1处于逻辑高电平，所以可以产生处于逻辑低电平的第一反相信号INV_L。由于第二检测结果PD2处于逻辑低电平，所以可以产生处于逻辑高电平的第二反相信号INV_R。从时刻503开始，第一反相信号INV_L和第二反相信号INV_R可以被固定为逻辑高电平，并且第二反相电路452可以将第二数据时钟WCK_R反相并且产生第二反相电路452的输出时钟WCK_R'。由于第二反相电路452的输出时钟WCK_R'的相位从时刻503开始改变为相反的相位，所以第二检测结果PD2的逻辑电平可以从逻辑低电平改变为逻辑高电平。
传送使能信号OUT_EN可以在时刻505被使能，并且第一传送单元441和第二传送单元442可以将第一检测信号PD1和第二检测信号PD2经由第一EDC焊盘EDC_L_PAD和第二EDC焊盘EDC_R_PAD传送到存储器控制器。存储器控制器可以增大第一数据时钟WCK_L的延迟值，直到经由第一EDC焊盘EDC_L_PAD传送的第一检测信号PD1的逻辑电平改变为逻辑低电平，并且存储器控制器还可以增大第二数据时钟WCK_R的延迟值，直到经由第二EDC焊盘EDC_R_PAD传送的第二检测信号PD2的逻辑电平改变为逻辑低电平。
由于图4的存储器件400反相并使用第一数据时钟WCK_L和第二数据时钟WCK_R使得第一检测结果PD1的逻辑电平和第二检测结果PD2的逻辑电平变高，所以存储器控制器可以能够仅在延迟值增大的方向上控制第一数据时钟WCK_L的延迟值和第二数据时钟WCK_R的延迟值。
根据本发明的各种实施例，存储器控制单元的负担可以在将存储器件中的数据时钟与系统时钟对齐的过程中得到减轻。
尽管已经关于特定实施例描述了本发明，但是对于本领域技术人员来说明显的是：在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (14)

1.一种半导体器件，包括：
反相电路，其适用于响应于反相信号来将第一数据时钟反相；
第一相位检测单元，其适用于将从反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；
第二相位检测单元，其适用于将第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；
反相信号发生单元，其适用于产生在第一检测结果和第二检测结果彼此不同时被使能的反相信号；
第一传送单元，其适用于传送第一检测结果；以及
第二传送单元，其适用于传送第二检测结果。
2.根据权利要求1所述的半导体器件，还包括：
系统时钟接收单元，其适用于接收从存储器控制器传送的系统时钟；
第一数据时钟接收单元，其适用于接收从存储器控制器传送的第一数据时钟；以及第二数据时钟接收单元，其适用于接收从存储器控制器传送的第二数据时钟。
3.根据权利要求2所述的半导体器件，其中，从反相电路传送的第一数据时钟和由第二数据时钟接收单元接收到的第二数据时钟用于半导体器件的数据传送和数据接收中的至少一个。
4.根据权利要求1所述的半导体器件，其中，第一相位检测单元适用于在系统时钟的上升沿处检测从反相电路传送的第一数据时钟的逻辑电平，并产生第一检测结果，以及
第二相位检测单元适用于在系统时钟的上升沿处检测第二数据时钟的逻辑电平，并产生第二检测结果。
5.根据权利要求1所述的半导体器件，其中，在用于控制系统时钟的相位、第一数据时钟的相位和第二数据时钟的相位的训练操作期间，
反相信号发生单元在第一相位检测单元和第二相位检测单元被使能之后被使能，以及
第一传送单元和第二传送单元在反相信号发生单元被使能之后被使能。
6.根据权利要求5所述的半导体器件，其中，当在反相信号发生单元被使能之后来确定反相信号的逻辑电平时，反相信号的逻辑电平被固定。
7.一种半导体器件，包括：
第一反相电路，其适用于响应于第一反相信号来将第一数据时钟反相；
第二反相电路，其适用于响应于第二反相信号来将第二数据时钟反相；
第一相位检测单元，其适用于将从第一反相电路传送的第一数据时钟的相位与系统时钟的相位进行比较，并产生第一检测结果；
第二相位检测单元，其适用于将从第二反相电路传送的第二数据时钟的相位与系统时钟的相位进行比较，并产生第二检测结果；
反相信号发生单元，其适用于基于第一检测结果和第二检测结果来产生第一反相信号和第二反相信号；
第一传送单元，其适用于传送第一检测结果；以及
第二传送单元，其适用于传送第二检测结果。
8.根据权利要求7所述的半导体器件，还包括：
系统时钟接收单元，其适用于接收从存储器控制器传送的系统时钟；
第一数据时钟接收单元，其适用于接收从存储器控制器传送的第一数据时钟；以及第二数据时钟接收单元，其适用于接收从存储器控制器传送的第二数据时钟。
9.根据权利要求8所述的半导体器件，其中，从第一反相电路传送的第一数据时钟和从第二反相电路传送的第二数据时钟用于半导体器件的数据传送和数据接收中的至少一个。
10.根据权利要求7所述的半导体器件，其中，当第一检测结果和第二检测结果彼此不同时，反相信号发生单元适用于使能第一反相信号和第二反相信号中的任意一个。
11.根据权利要求7所述的半导体器件，其中，反相信号发生单元适用于在第一检测结果处于第一逻辑电平时使能第一反相信号，并且适用于在第一检测结果处于第二逻辑电平时禁止第一反相信号，以及
反相信号发生单元适用于在第二检测结果处于第一逻辑电平时使能第二反相信号，并且适用于在第二检测结果处于第二逻辑电平时禁止第二反相信号。
12.根据权利要求7所述的半导体器件，其中，第一相位检测单元适用于在系统时钟的上升沿处检测从第一反相电路传送的第一数据时钟的逻辑电平，并产生第一检测结果，以及
第二相位检测单元适用于在系统时钟的上升沿处检测从第二反相电路传送的第二数据时钟的逻辑电平，并产生第二检测结果。
13.根据权利要求7所述的半导体器件，其中，在用于控制系统时钟的相位、第一数据时钟的相位和第二数据时钟的相位的训练操作期间，
反相信号发生单元在第一相位检测单元和第二相位检测单元被使能之后被使能，以及
第一传送单元和第二传送单元在反相信号发生单元被使能之后被使能。
14.根据权利要求13所述的半导体器件，其中，当在反相信号发生单元被使能之后确定第一反相信号的逻辑电平和第二反相信号的逻辑电平时，第一反相信号的逻辑电平和第二反相信号的逻辑电平被固定。
CN201810390571.9A 2017-07-11 2018-04-27 半导体器件 Active CN109243506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170087766A KR20190006721A (ko) 2017-07-11 2017-07-11 메모리 장치
KR10-2017-0087766 2017-07-11

Publications (2)

Publication Number Publication Date
CN109243506A true CN109243506A (zh) 2019-01-18
CN109243506B CN109243506B (zh) 2022-05-31

Family

ID=63833408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810390571.9A Active CN109243506B (zh) 2017-07-11 2018-04-27 半导体器件

Country Status (3)

Country Link
US (1) US10109330B1 (zh)
KR (1) KR20190006721A (zh)
CN (1) CN109243506B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11901039B2 (en) * 2021-12-20 2024-02-13 Micron Technology, Inc. Multiple differential write clock signals with different phases

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050119510A (ko) * 2004-06-16 2005-12-21 삼성전자주식회사 동기식 반도체 장치의 위상 검출 회로
US20100309744A1 (en) * 2009-06-04 2010-12-09 Mun-Phil Park Semiconductor memory device for guaranteeing reliability of data transmission and semiconductor system including the same
US20120262999A1 (en) * 2011-04-15 2012-10-18 Jung-Hoon Park Semiconductor memory device and operating method thereof
CN103107877A (zh) * 2011-11-14 2013-05-15 富士通半导体股份有限公司 数据传输系统、数据传输方法、接收电路以及接收方法
US20130127503A1 (en) * 2011-11-18 2013-05-23 Jung-Hoon Park Semiconductor device and method for driving the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992506B2 (en) * 2003-03-26 2006-01-31 Samsung Electronics Co., Ltd. Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same
US7098714B2 (en) 2003-12-08 2006-08-29 Micron Technology, Inc. Centralizing the lock point of a synchronous circuit
KR100942950B1 (ko) * 2008-09-02 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치
US8489911B1 (en) 2009-09-22 2013-07-16 Nvidia Corporation Hardware WCK2CK training engine using meta-EDC sweeping and adjustably accurate voting algorithm for clock phase detection
KR20180057028A (ko) * 2016-11-21 2018-05-30 에스케이하이닉스 주식회사 데이터 반전 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050119510A (ko) * 2004-06-16 2005-12-21 삼성전자주식회사 동기식 반도체 장치의 위상 검출 회로
US20100309744A1 (en) * 2009-06-04 2010-12-09 Mun-Phil Park Semiconductor memory device for guaranteeing reliability of data transmission and semiconductor system including the same
US20120262999A1 (en) * 2011-04-15 2012-10-18 Jung-Hoon Park Semiconductor memory device and operating method thereof
CN103107877A (zh) * 2011-11-14 2013-05-15 富士通半导体股份有限公司 数据传输系统、数据传输方法、接收电路以及接收方法
US20130127503A1 (en) * 2011-11-18 2013-05-23 Jung-Hoon Park Semiconductor device and method for driving the same

Also Published As

Publication number Publication date
CN109243506B (zh) 2022-05-31
KR20190006721A (ko) 2019-01-21
US10109330B1 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
KR102367967B1 (ko) 명령 지연 조절 회로를 포함하는 장치 및 방법
KR102163431B1 (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
US7834664B2 (en) Semiconductor device for detecting a phase of a clock
US20110050294A1 (en) Semiconductor device and method for operating the same
US20190064265A1 (en) Memory loopback systems and methods
WO2019045796A1 (en) SYSTEMS AND METHODS FOR DETECTING AND IMPLEMENTING FREQUENCY MODE
KR20150029112A (ko) 반도체 장치
CN108694968B (zh) 存储器设备、存储器控制器及相关存储器系统
US8074004B2 (en) Electronic device for contention detection of bidirectional bus and related method
CN109243506A (zh) 半导体器件
KR20120001341A (ko) 클럭 스큐 보상 방법, 상기 클럭 스큐 보상방법을 실현하는 클럭 스큐 보상회로 및 상기 클럭 스큐 보상회로를 구비하는 입출력 시스템
US9374096B2 (en) Semiconductor apparatus and semiconductor system including the same, and method of operating the same
CN106847319B (zh) 一种fpga电路及窗口信号调整方法
KR100890388B1 (ko) 클록 데이터 복구 방법, 클록 데이터 복구 회로를 구비한 반도체 메모리 장치 및 그를 구비하는 시스템
KR101201871B1 (ko) 반도체 장치 및 반도체 시스템
US9390776B1 (en) Data strobing circuit and semiconductor apparatus using the same
US9349421B2 (en) Memory interface
US10445172B2 (en) Semiconductor device and operating method thereof
US6317417B1 (en) Method and apparatus for dynamic signal modification on a parallel bus
US10103837B2 (en) Asynchronous feedback training
CN106297897B (zh) 存储单元及其测试方法
US20090039932A1 (en) Delay circuit of semiconductor memory apparatus
KR102061178B1 (ko) 반도체 장치 및 그를 이용한 반도체 시스템
KR20160075058A (ko) 반도체 메모리 장치 및 그의 동작 방법
US20120051495A1 (en) Apparatus for generating control data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant