CN104240752B - 半导体器件、半导体系统以及半导体器件的控制方法 - Google Patents

半导体器件、半导体系统以及半导体器件的控制方法 Download PDF

Info

Publication number
CN104240752B
CN104240752B CN201410006832.4A CN201410006832A CN104240752B CN 104240752 B CN104240752 B CN 104240752B CN 201410006832 A CN201410006832 A CN 201410006832A CN 104240752 B CN104240752 B CN 104240752B
Authority
CN
China
Prior art keywords
control signal
internal control
data
crc
pda
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410006832.4A
Other languages
English (en)
Other versions
CN104240752A (zh
Inventor
玉成华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104240752A publication Critical patent/CN104240752A/zh
Application granted granted Critical
Publication of CN104240752B publication Critical patent/CN104240752B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver

Abstract

一种半导体器件，包括：模式寄存器配置，适用于产生第一内部控制信号和第二内部控制信号；按DRAM寻址PDA驱动单元，适用于响应于第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及循环冗余校验CRC驱动单元，适用于响应于第一内部控制信号和第二内部控制信号而通过检查数据是否经由数据焊盘被正确地输入而没有错误来执行CRC操作。

Description

半导体器件、半导体系统以及半导体器件的控制方法
相关申请的交叉引用
本申请要求2013年6月17日提交的申请号为10-2013-0068877的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种半导体器件、半导体系统以及半导体器件的控制方法。
背景技术
通常，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)的半导体器件从外部控制器接收数据，并且执行多个操作。然而，在数据传输中发生错误的情况下，半导体器件接收错误的数据，而这会恶化半导体器件的可靠性。近来，随着半导体器件的数据处理速度增大，从外部控制器接收的数据量增大，并且传输速度增大。结果，在数据传输中发生的错误的数目会增大。因而，已经研发了用于克服上述问题的方案。方案之一是利用循环冗余校验码(CRC)。
CRC码基于要从外部控制器传送的数据来产生。外部控制器将带有CRC码的数据传送至半导体器件。随后，半导体器件基于CRC码和从外部器件传送的数据来执行操作，并且产生操作的结果。可以利用操作的结果来检测在数据传输期间发生的错误。
图1是说明传统的半导体器件的框图。
如图1中所示，半导体器件包括控制器110和半导体器件120。
控制器110将数据DAT和与数据DAT相对应的CRC码传送至半导体器件120。半导体器件120基于CRC码和数据DAT执行操作，并且检测在数据传输中发生的错误。半导体器件120将检测的错误信息INF_ERR传送至控制器110。控制器110基于检测的错误信息INF_ERR来判定在数据传输中是否发生了错误。如果在数据传输中发生了错误，则控制器110将数据再次传送至半导体器件120。
同时，在按DRAM寻址(在下文中，被称作为‘PDA’)模式和CRC模式中，数据经由数据焊盘输入。在CRC模式中，数据焊盘用于计算数据传送中错误概率。即，在CRC模式中数据焊盘具有数据值。然而，在PDA模式中，数据焊盘用于利用DRAM模块选择特定器件，但是数据焊盘不具有数据值。因而，在PDA模式中，数据焊盘不需要CRC操作，并且如果数据焊盘经由CRC操作接收错误信息，则会被错误地操作。
在同时进入PDA模式和CRC模式的情况下，会发生PDA模式的操作和CRC模式的操作之间的冲突，并且这会引起故障。
发明内容
本发明的示例性实施例涉及一种半导体器件、半导体系统以及半导体器件的控制方法，所述半导体器件能在同时进入PDA模式和CRC模式时防止由PDA模式的操作和CRC模式的操作之间的冲突产生的故障。
根据本发明的一个示例性实施例，一种半导体器件包括：模式寄存器配置，适用于产生包括第一内部控制信号和第二内部控制信号的内部控制信号；按DRAM寻址(PDA)驱动单元，适用于响应于第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及循环冗余校验(CRC)驱动单元，适用于响应于第一内部控制信号和第二内部控制信号而通过检查数据是否经由数据焊盘被正确地输入而没有错误来执行CRC操作。
根据本发明的一个示例性实施例，一种半导体系统包括：存储器件，适用于响应于通过模式寄存器设置操作产生的多个内部控制信号而执行按DRAM寻址(PDA)操作和循环冗余校验(CRC)操作中的一个；以及存储器控制器，适用于控制存储器件，其中，存储器件包括：按DRAM寻址(PDA)驱动单元，适用于响应于多个内部控制信号中的第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及循环冗余校验(CRC)驱动单元，适用于：响应于多个内部控制信号中的第一内部控制信号和第二内部控制信号，通过检查数据是否经由数据焊盘被正确地输入而没有错误来执行CRC操作。
根据本发明的一个示例性实施例，一种半导体器件的控制方法包括以下步骤：通过模式寄存器设置操作来产生包括第一内部控制信号和第二内部控制信号的内部控制信号；响应于第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及响应于第一内部控制信号和第二内部控制信号而通过检测数据是否经由数据焊盘被无误地输入来执行CRC操作。
附图说明
图1是说明传统的半导体器件的框图。
图2是说明根据本发明的一个示例性实施例的半导体器件的框图。
图3是说明根据本发明的一个示例性实施例的图2中所示的CRC驱动单元的详细框图。
图4是说明根据本发明的一个示例性实施例的半导体系统的框图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的形式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记在本发明的各种附图和实施例中直接对应于相同的部分。
附图并非按比例绘制，而在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。在本说明书中，利用了特定的术语。利用术语来描述本发明，而不用于限定意义或者限制本发明的范围。
也应当注意的是，在本说明书中，“和/或”表示包括了布置在“和/或”之前和之后的一个或更多个部件。另外，“连接/耦接”不仅表示一个部件直接与另一个部件耦接，也表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。另外，在说明书中使用的“包括”表示存在或增加一个或多个部件、步骤、操作以及元件。
图2是说明根据本发明的一个示例性实施例的半导体器件的框图。
如图2中所示，根据本发明的一个示例性实施例的半导体器件包括：MRS 1100、CRC驱动单元1200以及PDA驱动单元1300。而且，半导体器件还可以包括锁存器单元1400。
MRS 1100响应于地址信号ADD而通过MRS 1100的设置操作来产生并且输出多个内部控制信号PDAEN和CRCEN。CRC驱动单元1200响应于第一内部控制信号PDAEN和第二内部控制信号CRCEN而通过检测数据是否经由数据焊盘(未示出)被正确地输入而没有错误来执行CRC操作。PDA驱动单元1300响应于第一内部控制信号PDAEN和经由数据焊盘输入的数据而复位MRS 1100。此外，锁存器单元1400响应于数据选通信号DQS而锁存经由数据焊盘输入的数据DQ0，并且将锁存数据L_DATA输出至CRC驱动单元1200和PDA驱动单元1300。
CRC驱动单元1200包括控制单元1210和CRC操作单元1220。控制单元1210接收第一内部控制信号PDAEN和第二内部控制信号CRCEN。当第一内部控制信号PDAEN和第二内部控制信号CRCEN被同时激活时，控制单元1210去激活第二内部控制信号CRCEN，并且输出反相的第二内部就控制信号ICRCEN。
此外，在双倍数据速率4(DDR4)DRAM的情况下，当数据经由数据焊盘接收时，数据值基于参考值被分类成‘0’或‘1’。在本文中，DRAM可以内部产生参考值，并且当恰当地设置参考值的最小值时可以正确地操作。
然而，由于每个DRAM的速度、噪声或者环境不同，所以DRAM的最优化的最小值彼此不同。因而，在PDA模式中，可以在DRAM模块中分别地控制DRAM。
例如，在DRAM模块中的第一DRAM至第九DRAM的情况下，假设当经由数据焊盘输入逻辑低值时至少一个预定的DRAM被选中。当MRS进入PDA模式时，数据焊盘可以用于选择预定的DRAM，而不具有数据值。
例如，如果经由数据焊盘输入逻辑高值，则任意DRAM不响应于MRS命令而执行操作。如果经由数据焊盘输入逻辑低值，则预定的DRAM执行与MRS命令相对应的操作。即，共同输入MRS命令，但是逻辑高值或逻辑低值经由数据焊盘被分别输入至DRAM模块中的每个DRAM。
DDR4 DRAM之后，随着DRAM的操作电压降低并且DRAM的速度增大，数据传输中的错误概率也增大。因而，CRC码被用于检查数据是否被正确地传送。在DRAM的写入操作的情况下，当系统将数据传送至DRAM时数据传输的错误在CRC模式中检测。即，在CRC模式中，数据可以经由数据焊盘传送。换言之，在CRC模式中数据焊盘可以具有数据值。
另一方面，在PDA模式中，数据焊盘用于在DRAM模块中选择特定的DRAM，并且数据不经由数据焊盘传送。换言之，在PDA模式中，数据焊盘不具有数据值。因而，在PDA模式中，不经由数据焊盘执行CRC操作。如果由CRC操作引起的错误信息经由数据焊盘输出，则会在DRAM中执行故障。
因而，如果同时进入CRC模式和PDA模式，则在执行CRC模式和PDA模式时会发生故障。因而，在示例性实施例中，CRC驱动单元1200中的控制单元1210响应于通过内部控制CRC模式和PDA模式确定的优先顺序而将第二内部控制信号CRCEN去激活，并且输出反相的第二内部控制信号ICRCEN。
当从控制单元1210输出的反相的第二内部控制信号ICRCEN被激活时，CRC操作单元1220对从锁存器单元1400输出的锁存数据L_DATA执行CRC操作。即，当第一内部控制信号PDAEN和第二内部控制信号CRCEN被同时激活时，CRC操作单元1220不对锁存数据L_DATA执行CRC操作。
PDA驱动单元1300包括：PDA计算单元1310和复位信号发生单元1320。
PDA计算单元1310响应于第一内部控制信号PDAEN和锁存数据L_DATA而输出用于判定MRS命令是否被执行的判定信号PDA_DQ0。具体地，当第一内部控制信号PDAEN被激活时，PDA计算单元1310基于锁存数据L_DATA来输出判定信号PDA_DQ0。判定信号PDA_DQ0不具有数据值，并且用于判定MRS命令是否被执行。
复位信号发生单元1320响应于从PDA计算单元1310输出的判定信号PDA_DQ0而产生用于复位MRS的复位信号RST。在本文中，如果判定信号PDA_DQ0具有逻辑高值，则复位信号RST被激活，而MRS 1100响应于复位信号RST而被复位，使得MRS命令未被执行。如果判定信号PDA_DQ0具有逻辑低值，则MRS命令被执行。
图3是说明根据本发明的一个示例性实施例的图2中所示的CRC驱动单元1200的详细框图。
如图3中所示，CRC驱动单元1200包括控制单元1210和CRC操作单元1220。
控制单元1210包括第一反相器INV1、与非(NAND)门ND和第二反相器INV2。第一反相器INV1将第一内部控制信号PDAEN反相，并且输出反相的第一内部控制信号IPDAEN。与非门ND对反相的第一内部控制信号IPDAEN和第二内部控制信号CRCEN执行与非运算，并且输出与非运算的结果。第二反相器INV2将与非运算的结果反相，并且输出反相的第二内部控制信号ICRCEN。
因而，当第一内部控制信号PDAEN和第二内部控制信号CRCEN被同时激活时，反相的第二内部控制信号ICRCEN被去激活并且输出。
即，控制单元1210判定第一内部控制信号PDAEN和第二内部控制信号CRCEN的优先顺序，并且响应于优先顺序来输出反相的第二内部控制信号ICRCEN。当第一内部控制信号PDAEN被去激活时，第二内部控制信号CRCEN被输出为反相的第二内部控制信号ICRCEN。当第一内部控制信号PDAEN被激活时，反相的第二内部控制信号ICRCEN被输出成具有固定的逻辑低电平。因而，第二内部控制信号CRCEN会依赖于第一内部控制信号PDAEN。
CRC操作单元1220包括CRC选通信号发生单元1221、CRC计算单元1222以及CRC错误信息输出单元1223。当反相的第二内部控制信号ICRCEN被激活时，操作单元1220操作。
当反相的第二内部控制信号ICRCEN被激活时，CRC选通信号发生单元1221接收经由锁存器单元1400的锁存数据L_DATA，并且响应于反相的第二内部控制信号ICRCEN而产生CRC选通信号CRC_DQS。CRC计算单元1222利用CRC选通信号CRC_DQS来计算错误值ERR。错误信息输出单元1223基于计算的错误值ERR来输出关于锁存数据L_DATA的错误状态的错误信息INF_ERR。
图4是说明根据本发明的一个示例性实施例的半导体系统的框图。
如图4中所示，根据本发明的实施例的半导体系统包括存储器件1000和存储器控制器2000。
存储器件1000响应于通过模式寄存器设置操作产生的多个内部控制信号而进入PDA模式和CRC模式中的一个。在此，由于存储器件1000的配置和操作与图2中所示的半导体器件的配置和操作大体相同，所以将省略对存储器件1000的描述。
存储器控制器2000可以控制存储器件1000。存储器控制器2000产生用于模式寄存器设置操作的地址信号ADD，并且将用于数据锁存操作的数据DQ0经由数据焊盘传送至存储器件1000。在此，数据选通信号DQS被传送至用于数据锁存操作的存储器件1000。
如上所述，当基于模式寄存器设置信息同时进入PDA模式和CRC模式时，根据本发明的一个示例性实施例的半导体器件可以基于半导体器件的内部优选顺序来控制PDA模式或CRC模式。因而，半导体器件可以防止执行故障。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
模式寄存器配置，所述模式寄存器配置适用于产生内部控制信号，所述内部控制信号包括第一内部控制信号和第二内部控制信号；
按DRAM寻址PDA驱动单元，所述PDA驱动单元适用于响应于所述第一内部控制信号和经由数据焊盘输入的数据的输入值而复位所述模式寄存器配置；以及
循环冗余校验CRC驱动单元，所述CRC驱动单元适用于：响应于所述第一内部控制信号和所述第二内部控制信号，通过检查数据是否经由所述数据焊盘在没有错误的情况下被正确地输入来执行CRC操作。
技术方案2.如技术方案1所述的半导体器件，其中，所述PDA驱动单元在所述第一内部控制信号被激活时复位所述模式寄存器配置。
技术方案3.如技术方案1所述的半导体器件，其中，所述CRC驱动单元在所述第一内部控制信号和所述第二内部控制信号被同时激活时不执行所述CRC操作。
技术方案4.如技术方案1所述的半导体器件，还包括：
数据锁存器单元，所述数据锁存器单元适用于锁存经由所述数据焊盘输入的所述数据。
技术方案5.如技术方案1所述的半导体器件，其中，所述CRC驱动单元包括：
控制单元，所述控制单元适用于在所述第一内部控制信号和所述第二内部控制信号被同时激活时去激活并且输出反相的第二内部控制信号；以及
CRC操作单元，所述CRC操作单元适用于响应于所述反相的第二内部控制信号而对所述数据执行所述CRC操作。
技术方案6.如技术方案5所述的半导体器件，其中，所述控制单元包括：
第一逻辑门，所述第一逻辑门适用于将所述第一内部控制信号反相、并且输出反相的第一内部控制信号；
第二逻辑门，所述第二逻辑门适用于对所述反相的第一内部控制信号和所述第二内部控制信号执行与非运算；以及
第三逻辑门，所述第三逻辑门适用于将所述第二逻辑门的输出反相，以输出所述反相的第二内部控制信号。
技术方案7.如技术方案1所述的半导体器件，其中，所述PDA驱动单元包括：
PDA计算单元，所述PDA计算单元适用于响应于所述第一内部控制信号和所述数据而输出表示所述模式寄存器配置的状态的判定信号；以及
复位信号发生单元，所述复位信号发生单元适用于响应于所述判定信号而复位所述模式寄存器配置。
技术方案8.一种半导体系统，包括：
存储器件，所述存储器件适用于：响应于通过模式寄存器设置操作产生的多个内部控制信号，执行按DRAM寻址PDA操作和循环冗余校验CRC操作中的一个；以及
存储器控制器，所述存储器控制器适用于控制所述存储器件；
其中，所述存储器件包括：
按DRAM寻址PDA驱动单元，所述PDA驱动单元适用于响应于所述多个内部控制信号中的第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及
循环冗余校验CRC驱动单元，所述CRC驱动单元适用于：响应于所述多个内部控制信号中的所述第一内部控制信号和第二内部控制信号，通过检查数据是否经由所述数据焊盘在没有错误的情况下被正确地输入来执行CRC操作。
技术方案9.如技术方案8所述的半导体系统，其中，所述PDA驱动单元在所述第一内部控制信号被激活时复位所述模式寄存器配置。
技术方案10.如技术方案8所述的半导体系统，其中，所述CRC驱动单元在所述第一内部控制信号和所述第二内部控制信号被同时激活时不执行所述CRC操作。
技术方案11.如技术方案8所述的半导体系统，还包括：
数据锁存器单元，所述数据锁存器单元适用于锁存经由所述数据焊盘输入的所述数据。
技术方案12.如技术方案8所述的半导体系统，其中，所述CRC驱动单元包括：
控制单元，所述控制单元适用于：当所述第一内部控制信号和所述第二内部控制信号被同时激活时，去激活并输出反相的第二内部控制信号；以及
CRC操作单元，所述CRC操作单元适用于响应于所述反相的第二内部控制信号而对所述数据执行所述CRC操作。
技术方案13.如技术方案12所述的半导体系统，其中，所述控制单元包括：
第一逻辑门，所述第一逻辑门适用于将所述第一内部控制信号反相，并且适用于输出反相的第一内部控制信号；以及
第二逻辑门，所述第二逻辑门适用于对所述反相的第一内部控制信号和所述第二内部控制信号执行与非运算；以及
第三逻辑门，所述第三逻辑门适用于将所述第二逻辑门的输出反相，以输出所述反相的第二内部控制信号。
技术方案14.如技术方案8所述的半导体系统，其中，所述PDA驱动单元包括：
PDA计算单元，所述PDA计算单元适用于响应于所述第一内部控制信号和所述数据而输出表示所述模式寄存器配置的状态的判定信号；以及
复位信号发生单元，所述复位信号发生单元适用于响应于所述判定信号而复位所述模式寄存器配置。
技术方案15.一种半导体器件的控制方法，包括以下步骤：
通过模式寄存器设置操作来产生内部控制信号，所述内部控制信号包括第一内部控制信号和第二内部控制信号；
响应于所述第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及
响应于所述第一内部控制信号和所述第二内部控制信号，通过检测数据是否经由所述数据焊盘在没有错误的情况下输入来执行CRC操作。
技术方案16.如技术方案15所述的控制方法，其中，所述模式寄存器配置在所述第一内部控制信号被激活时而被复位。
技术方案17.如技术方案15所述的控制方法，其中，当所述第一内部控制信号和所述第二内部控制信号被同时激活时，不执行所述CRC操作。
技术方案18.如技术方案15所述的控制方法，还包括以下步骤：
锁存经由所述数据焊盘输入的所述数据。
技术方案19.如技术方案15所述的控制方法，其中，检测数据是否经由所述数据焊盘在没有错误的情况下输入的步骤包括以下步骤：
当所述第一内部控制信号和所述第二内部控制信号被同时激活时，去激活并且输出反相的第二内部控制信号；以及
响应于所述反相的第二内部控制信号而对所述数据执行所述CRC操作。
技术方案20.如技术方案15所述的控制方法，其中，复位所述模式寄存器配置的步骤包括以下步骤：
响应于所述第一内部控制信号和所述数据来产生表示所述模式寄存器配置的状态的判定信号；以及
响应于所述判定信号而复位所述模式寄存器配置。

Claims (20)

1.一种半导体器件，包括：
模式寄存器配置，所述模式寄存器配置适用于产生内部控制信号，所述内部控制信号包括第一内部控制信号和第二内部控制信号；
按DRAM寻址PDA驱动单元，所述PDA驱动单元适用于响应于所述第一内部控制信号和经由数据焊盘输入的数据的输入值而复位所述模式寄存器配置；以及
循环冗余校验CRC驱动单元，所述CRC驱动单元适用于：响应于所述第一内部控制信号和所述第二内部控制信号，通过检查数据是否经由所述数据焊盘在没有错误的情况下被正确地输入来执行CRC操作。
2.如权利要求1所述的半导体器件，其中，所述PDA驱动单元在所述第一内部控制信号被激活时复位所述模式寄存器配置。
3.如权利要求1所述的半导体器件，其中，所述CRC驱动单元在所述第一内部控制信号和所述第二内部控制信号被同时激活时不执行所述CRC操作。
4.如权利要求1所述的半导体器件，还包括：
数据锁存器单元，所述数据锁存器单元适用于锁存经由所述数据焊盘输入的所述数据。
5.如权利要求1所述的半导体器件，其中，所述CRC驱动单元包括：
控制单元，所述控制单元适用于在所述第一内部控制信号和所述第二内部控制信号被同时激活时去激活并且输出反相的第二内部控制信号；以及
CRC操作单元，所述CRC操作单元适用于响应于所述反相的第二内部控制信号而对所述数据执行所述CRC操作。
6.如权利要求5所述的半导体器件，其中，所述控制单元包括：
第一逻辑门，所述第一逻辑门适用于将所述第一内部控制信号反相、并且输出反相的第一内部控制信号；
第二逻辑门，所述第二逻辑门适用于对所述反相的第一内部控制信号和所述第二内部控制信号执行与非运算；以及
第三逻辑门，所述第三逻辑门适用于将所述第二逻辑门的输出反相，以输出所述反相的第二内部控制信号。
7.如权利要求1所述的半导体器件，其中，所述PDA驱动单元包括：
PDA计算单元，所述PDA计算单元适用于响应于所述第一内部控制信号和所述数据而输出表示所述模式寄存器配置的状态的判定信号；以及
复位信号发生单元，所述复位信号发生单元适用于响应于所述判定信号而复位所述模式寄存器配置。
8.一种半导体系统，包括：
存储器件，所述存储器件适用于：响应于通过模式寄存器设置操作产生的多个内部控制信号，执行按DRAM寻址PDA操作和循环冗余校验CRC操作中的一个；以及
存储器控制器，所述存储器控制器适用于控制所述存储器件；
其中，所述存储器件包括：
按DRAM寻址PDA驱动单元，所述PDA驱动单元适用于响应于所述多个内部控制信号中的第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及
循环冗余校验CRC驱动单元，所述CRC驱动单元适用于：响应于所述多个内部控制信号中的所述第一内部控制信号和第二内部控制信号，通过检查数据是否经由所述数据焊盘在没有错误的情况下被正确地输入来执行CRC操作。
9.如权利要求8所述的半导体系统，其中，所述PDA驱动单元在所述第一内部控制信号被激活时复位所述模式寄存器配置。
10.如权利要求8所述的半导体系统，其中，所述CRC驱动单元在所述第一内部控制信号和所述第二内部控制信号被同时激活时不执行所述CRC操作。
11.如权利要求8所述的半导体系统，还包括：
数据锁存器单元，所述数据锁存器单元适用于锁存经由所述数据焊盘输入的所述数据。
12.如权利要求8所述的半导体系统，其中，所述CRC驱动单元包括：
控制单元，所述控制单元适用于：当所述第一内部控制信号和所述第二内部控制信号被同时激活时，去激活并输出反相的第二内部控制信号；以及
CRC操作单元，所述CRC操作单元适用于响应于所述反相的第二内部控制信号而对所述数据执行所述CRC操作。
13.如权利要求12所述的半导体系统，其中，所述控制单元包括：
第一逻辑门，所述第一逻辑门适用于将所述第一内部控制信号反相，并且适用于输出反相的第一内部控制信号；以及
第二逻辑门，所述第二逻辑门适用于对所述反相的第一内部控制信号和所述第二内部控制信号执行与非运算；以及
第三逻辑门，所述第三逻辑门适用于将所述第二逻辑门的输出反相，以输出所述反相的第二内部控制信号。
14.如权利要求8所述的半导体系统，其中，所述PDA驱动单元包括：
PDA计算单元，所述PDA计算单元适用于响应于所述第一内部控制信号和所述数据而输出表示所述模式寄存器配置的状态的判定信号；以及
复位信号发生单元，所述复位信号发生单元适用于响应于所述判定信号而复位所述模式寄存器配置。
15.一种半导体器件的控制方法，包括以下步骤：
通过模式寄存器设置操作来产生内部控制信号，所述内部控制信号包括第一内部控制信号和第二内部控制信号；
响应于所述第一内部控制信号和经由数据焊盘输入的数据的输入值而复位模式寄存器配置；以及
响应于所述第一内部控制信号和所述第二内部控制信号，通过检测数据是否经由所述数据焊盘在没有错误的情况下输入来执行CRC操作。
16.如权利要求15所述的控制方法，其中，所述模式寄存器配置在所述第一内部控制信号被激活时而被复位。
17.如权利要求15所述的控制方法，其中，当所述第一内部控制信号和所述第二内部控制信号被同时激活时，不执行所述CRC操作。
18.如权利要求15所述的控制方法，还包括以下步骤：
锁存经由所述数据焊盘输入的所述数据。
19.如权利要求15所述的控制方法，其中，检测数据是否经由所述数据焊盘在没有错误的情况下输入的步骤包括以下步骤：
当所述第一内部控制信号和所述第二内部控制信号被同时激活时，去激活并且输出反相的第二内部控制信号；以及
响应于所述反相的第二内部控制信号而对所述数据执行所述CRC操作。
20.如权利要求15所述的控制方法，其中，复位所述模式寄存器配置的步骤包括以下步骤：
响应于所述第一内部控制信号和所述数据来产生表示所述模式寄存器配置的状态的判定信号；以及
响应于所述判定信号而复位所述模式寄存器配置。
CN201410006832.4A 2013-06-17 2014-01-07 半导体器件、半导体系统以及半导体器件的控制方法 Active CN104240752B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130068877A KR102083374B1 (ko) 2013-06-17 2013-06-17 반도체 장치 및 그의 제어 방법
KR10-2013-0068877 2013-06-17

Publications (2)

Publication Number Publication Date
CN104240752A CN104240752A (zh) 2014-12-24
CN104240752B true CN104240752B (zh) 2018-05-22

Family

ID=52020362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410006832.4A Active CN104240752B (zh) 2013-06-17 2014-01-07 半导体器件、半导体系统以及半导体器件的控制方法

Country Status (3)

Country Link
US (1) US9280415B2 (zh)
KR (1) KR102083374B1 (zh)
CN (1) CN104240752B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236045B2 (en) 2012-09-21 2019-03-19 Samsung Electronics Co., Ltd. Semiconductor memory device having detection clock patterns phase-inverted from each other and detection clock generating method thereof
US10289578B2 (en) 2015-09-01 2019-05-14 International Business Machines Corporation Per-DRAM and per-buffer addressability shadow registers and write-back functionality
KR20170037705A (ko) 2015-09-25 2017-04-05 삼성전자주식회사 입력 신호들을 랭크별로 제어하는 메모리 버퍼를 갖는 메모리 모듈
KR102421153B1 (ko) 2017-12-28 2022-07-14 삼성전자주식회사 Dq 핀들을 통해 연산 코드들을 수신하는 메모리 장치, 이를 포함하는 메모리 모듈, 그리고 메모리 모듈의 설정 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617121A (zh) * 2003-11-14 2005-05-18 Lg电子有限公司 传输和处理命令与数据的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348338A (ja) * 2004-06-07 2005-12-15 Alps Electric Co Ltd 混信判定方法及び端末装置
US7752525B2 (en) * 2006-08-15 2010-07-06 Samsung Electronics Co., Ltd. Efficient parallel cyclic redundancy check calculation using a novel table lookup approach
US8468417B2 (en) * 2009-02-18 2013-06-18 Micron Technology, Inc. Data integrity in memory controllers and methods
KR20120074897A (ko) 2010-12-28 2012-07-06 에스케이하이닉스 주식회사 모드레지스터세트를 구비하는 반도체 메모리 장치
KR101218606B1 (ko) 2011-02-28 2013-01-04 에스케이하이닉스 주식회사 반도체 메모리 장치
US8990159B2 (en) * 2011-11-01 2015-03-24 Mongodb, Inc. Systems and methods for durable database operations in a memory-mapped environment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617121A (zh) * 2003-11-14 2005-05-18 Lg电子有限公司 传输和处理命令与数据的方法

Also Published As

Publication number Publication date
US9280415B2 (en) 2016-03-08
CN104240752A (zh) 2014-12-24
US20140372839A1 (en) 2014-12-18
KR102083374B1 (ko) 2020-04-14
KR20140146351A (ko) 2014-12-26

Similar Documents

Publication Publication Date Title
US11922994B2 (en) Semiconductor device verifying signal supplied from outside
US8732533B2 (en) Devices, methods, and apparatuses for detection, sensing, and reporting functionality for semiconductor memory
KR101308047B1 (ko) 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법
CN104240752B (zh) 半导体器件、半导体系统以及半导体器件的控制方法
CN104714459B (zh) 可编程控制器
CN106205728B (zh) 奇偶校验电路及包括该奇偶校验电路的存储器装置
CN101677023A (zh) 半导体存储器的测试模式信号产生器及其产生方法
KR102035108B1 (ko) 반도체 시스템
TWI226068B (en) Memory devices with selectively enabled output circuits for test mode and method of testing the same
US8566685B2 (en) Command control circuit, integrated circuit having the same, and command control method
CN106328208A (zh) 半导体器件及其操作方法
JP2010123156A (ja) 半導体記憶装置及びその制御方法
CN101399079B (zh) 半导体存储器件及其驱动方法
US9472250B1 (en) Semiconductor device and operating method thereof
US10566074B2 (en) Test mode control circuit
US20210158885A1 (en) Memory system
US10068627B2 (en) Semiconductor integrated circuit including CAS latency setting circuit
US10698781B2 (en) Semiconductor memory module, semiconductor memory system, and method of accessing semiconductor memory module
US9633718B1 (en) Nonvolatile memory device
KR101917165B1 (ko) 반도체 메모리 장치
TWI792218B (zh) 偵測電路和偵測方法
CN116959541A (zh) 半导体存储装置以及读取半导体存储装置的方法
KR20220021695A (ko) 에러정정동작을 수행하기 위한 전자시스템
JP2013222359A (ja) メモリ制御方法、メモリコントローラ及び電子装置
US8782476B2 (en) Memory and test method for memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant