CN104240751A - 存储系统、半导体器件及其操作方法 - Google Patents

存储系统、半导体器件及其操作方法 Download PDF

Info

Publication number
CN104240751A
CN104240751A CN201310625216.2A CN201310625216A CN104240751A CN 104240751 A CN104240751 A CN 104240751A CN 201310625216 A CN201310625216 A CN 201310625216A CN 104240751 A CN104240751 A CN 104240751A
Authority
CN
China
Prior art keywords
stored
flag data
data
flag
read operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310625216.2A
Other languages
English (en)
Other versions
CN104240751B (zh
Inventor
金志烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104240751A publication Critical patent/CN104240751A/zh
Application granted granted Critical
Publication of CN104240751B publication Critical patent/CN104240751B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储系统、半导体存储器件及其操作方法可以在执行读取操作时基于储存在标志寄存器中的标志数据来执行读取操作，而不读取储存在存储器阵列中的标志数据，使得可以减少读取操作所花费的时间。

Description

存储系统、半导体器件及其操作方法
相关申请的交叉引用
本申请要求2013年6月12日提交的申请号为10-2013-0067298的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种示例性实施例涉及电子器件，更具体而言，涉及存储系统、半导体存储器件、以及操作存储系统和半导体存储器件的方法。
背景技术
半导体存储器件可以被分成易失性存储器件和非易失性存储器件。
易失性存储器件典型地执行高速数据读取和写入操作，但在切断电源时保存的数据会丢失。非易失性存储器件以较低的写入速度和读取速度操作，但即使在切断电源时也保存储存的数据。因此，无论电源如何都可以利用非易失性存储器件来储存要保持的数据。非易失性存储器件的实例包括：只读存储器（ROM）器件、可编程只读存储器（PROM）器件、电可编程只读存储器（EPROM）器件、电可擦除可编程只读存储器（EEPROM）器件、快闪存储器件、相变随机存取存储器（RAM）器件、磁性随机存取存储器（MRAM）器件、阻变随机存取存储器（RRAM）器件、铁电随机存取存储器（FRAM）器件等。快闪存储器件可以被典型地分成或非（NOR）器件和与非（NAND）器件。
快闪存储器件利用RAM和ROM器件二者的优点。例如，快闪存储器件可以与RAM器件类似地被任意编程和擦除。与ROM器件类似，快闪存储器件即使不供电时也能保持储存的数据。快闪存储器件已经广泛地用作诸如移动电话、数码照相机、个人数字助理（PDA）以及MP3播放器的便携式电子器件的存储媒介。
近来，由于储存在半导体存储器件的单个存储器单元中的数据的比特数目增加，所以半导体存储器件的读取操作所花费的时间也可能增加。
因此，亟需半导体存储器件的有效读取操作。
发明内容
本发明的各种示例性实施例针对可以有效地执行读取操作的存储系统、半导体存储器件、以及操作存储系统和半导体存储器件的方法。
根据本发明的一个实施例的操作存储系统的方法可以包括：读取半导体存储器件的存储块的每个字线的标志数据，所述标志数据储存在存储块之一中，以及将标志数据储存在半导体存储器件外部的随机存取存储器（RAM）中；读取RAM中的标志数据，并且将标志数据储存在半导体存储器件的标志寄存器中；以及基于储存在标志寄存器中的标志数据、响应于页地址而对选中的页的存储器单元执行读取操作。
根据本发明的另一个示例性实施例的操作存储系统的方法可以包括以下步骤：检查每个字线的标志数据是否储存在半导体存储器件的标志寄存器中，当标志数据未储存在标志寄存器中时，在半导体存储器件中利用适用于控制半导体存储器件的操作的控制器来对选中的字线执行最高有效位（MSB）页读取操作；将通过MSB页读取操作确定的标志数据储存在标志寄存器中；以及基于储存在标志寄存器中的选中的字线的标志数据而对选中的字线执行最低有效位（LSB）页读取操作。
根据本发明的一个示例性实施例的操作半导体存储器件的方法可以包括以下步骤：读取存储块的每个字线的标志数据，所述标志数据储存在存储块之一中；将标志数据储存在标志寄存器中；以及基于储存在标志寄存器中的标志数据、响应于页地址来对选中的页的存储器单元执行读取操作。
根据本发明的一个示例性实施例的操作半导体存储器件的方法可以包括以下步骤：检查标志数据是否储存在标志寄存器中；当标志数据未储存在标志寄存器中时，响应于页地址而对选中的字线执行最低有效位（LSB）页读取操作或最高有效位（MSB）页读取操作；将通过LSB页读取操作或MSB页读取操作确定的标志数据储存在标志寄存器中；以及当对选中的字线再次执行LSB页读取操作或MSB页读取操作时，基于储存在标志寄存器中的选中的字线的标志数据而对选中的字线执行LSB页读取操作或MSB页读取操作。
根据本发明的一个示例性实施例的存储系统可以包括：随机存取存储器（RAM）；半导体存储器件，其中，半导体存储器件包括：存储器阵列，包括存储块并且适用于将存储块的每个字线的标志数据储存在存储块之一中；外围电路，适用于读取标志数据并且将标志数据输出至RAM；以及标志寄存器，适用于储存标志数据；以及控制器，适用于产生读取命令和页地址并且控制RAM以储存标志数据，以及允许标志寄存器储存在RAM中储存的标志数据，其中，半导体存储器件的外围电路适用于基于储存在标志寄存器中的标志数据、响应于读取命令和页地址而对选中的页的存储器单元执行读取操作。
根据本发明的另一个示例性实施例的存储系统可以包括：半导体存储器件和控制器，其中，半导体存储器件包括：存储器阵列，包括存储块并且适用于将存储块的每个字线的标志数据储存在存储块之一中；标志寄存器，适用于储存标志数据；以及外围电路，适用于响应于读取命令和MSB页地址而对选中的字线执行最高有效位（MSB）页读取操作、将通过MSB页读取操作确定的标志数据储存在标志寄存器中、以及响应于读取命令和LSB页地址而对选中的字线执行最低有效位（LSB）页读取操作，其中，基于储存在标志寄存器中的选中的字线的标志数据而执行选中的字线的LSB页读取操作，所述控制器适用于检查每个字线的标志数据是否储存在标志寄存器中，并且当标志数据未储存在标志寄存器中时将选中的字线的MSB页地址和LSB页地址输出。
根据本发明的一个示例性实施例的半导体存储器件可以包括：存储器阵列，包括存储块并且适用于将存储块的每个字线的标志数据储存在存储块之一中；标志寄存器，适用于储存标志数据；以及外围电路，适用于读取每个字线的标志数据并且将标志数据储存在标志寄存器中，以及基于储存在标志寄存器中的标志数据而对选中的页的存储器单元执行读取操作。
根据本发明的另一个示例性实施例的半导体存储器件可以包括：存储器阵列，包括存储块并且适用于将存储块的每个字线的标志数据储存在存储块之一中；标志寄存器，适用于储存标志数据；以及外围电路，被配置成检查标志数据是否储存在标志寄存器中，当标志数据未储存在标志寄存器中时，响应于页地址而对选中的字线执行最低有效位（LSB）页读取操作或最高有效位（MSB）页读取操作，将通过LSB页读取操作或MSB页读取操作确定的标志数据储存在标志寄存器中，以及当再次执行选中的字线的LSB页读取操作或MSB页读取操作时，基于储存在标志寄存器中的选中的字线的标志数据而对选中的字线执行LSB页读取操作或MSB页读取操作。
附图说明
图1是根据本发明的一个示例性实施例的存储系统的框图；
图2是图1中的半导体存储器件的框图；
图3是根据本发明的另一个示例性实施例的存储系统的框图；
图4是根据本发明的另一个示例性实施例的存储系统的框图；
图5是根据本发明的一个示例性实施例的半导体存储器件的框图；
图6是图1至图3和图5中所示的标志寄存器的详细电路图；
图7是说明根据本发明的一个示例性实施例的操作存储系统的方法的流程图；
图8是说明根据本发明的另一个示例性实施例的操作存储系统的方法的流程图；
图9是说明如图7中所示的步骤730的详细过程的流程图；
图10是说明根据本发明的另一个示例性实施例的操作存储系统的方法的流程图；
图11是说明根据本发明的一个示例性实施例的操作半导体存储器件的方法的流程图；
图12是说明根据本发明的另一个示例性实施例的操作半导体器件的方法的流程图；
图13是说明根据本发明的另一个示例性实施例的操作半导体存储器件的方法的流程图；
图14是说明图1中的控制器的详细框图；
图15是融合式存储器件或融合式存储系统的示意性框图，其被配置成根据本发明的前述各种实施例来执行编程操作；以及
图16是包括根据本发明的一个示例性实施例的快闪存储器件的计算系统的示意性框图。
具体实施方式
在下文中，将参照附图详细地描述本发明的各种示例性实施例。在本公开中，附图标记在本发明的各种附图和实施例中与相同编号的部分直接相对应。提供附图使得本领域的技术人员能够根据本发明的示例性实施例来实现并利用本发明。
此外，“连接/耦接”表示一个部件直接与另一个部件耦接、或者经由另一个部件间接耦接。在本说明书中，只要不在句子中特意提及，单数形式可以包括复数形式。此外，在说明书中使用的“包括/包含”或“包括有/包含有”表示存在有或增加一个或多个部件、步骤、操作以及元件。
应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”的意思不仅是“直接在某物上”，也包括在具有中间特征或中间层的情况下“在某物上”的意思；而“在…之上”的意思不仅是指在顶部上，也包括在具有中间特征或中间层的情况下在某物的顶部上的意思。
图1是根据本发明的一个示例性实施例的存储系统的框图。
参见图1，根据本发明的一个实施例的存储系统100可以包括：半导体存储器件110、控制器120以及随机存取存储器（RAM）130。
半导体存储器件110可以读取储存在存储器阵列112的存储块之一中的每个字线的标志数据FDATA，并且将标志数据FDATA储存在RAM130中。
控制器120可以响应于来自主机的请求、通过输出命令CMD和地址ADD来控制半导体存储器件110。控制器120可以控制半导体存储器件110，使得每当半导体存储器件110读取数据时，半导体存储器件110可以管理每个存储块中包括的字线的标志数据，并且半导体存储器件110可以收集管理的标志数据，并将所述标志数据储存在存储块之中的任意存储块的页中。
控制器120可以控制RAM130，使得储存在RAM130中的标志数据FDATA可以被储存在半导体存储器件110的标志寄存器114中。
半导体存储器件110可以基于储存在标志寄存器114中的标志数据FDATA、响应于从控制器120输入的读取命令和页地址而对选中的页的存储器单元执行读取操作。
当接通电源时，每个字线的标志数据FDATA可以被储存在RAM130和标志寄存器114中。
当来自半导体存储器件110的每个字线的标志数据被储存在RAM130中时，控制器120可以控制RAM130，使得可以基于地址而将储存在RAM130中的标志数据之中的执行读取操作的存储块的标志数据储存在标志寄存器114中。因此，标志寄存器114的尺寸可以减小。在这个实例中，每当执行读取操作的存储块的地址改变时，储存在标志寄存器114中的标志数据可以更新。
半导体存储器件110可以将所有字线的标志数据之中的包括执行读取操作的存储块的标志数据的页的标志数据储存在RAM130中。
存储系统100可以将标志数据FDATA首先储存在RAM130中，然后再储存在标志寄存器114中。因此，由于读取操作是基于储存在标志寄存器114中的标志数据来执行的，而不从存储器阵列112中读取标志数据，所以执行读取操作所花费的时间可以减少。
图2是图1中的半导体存储器件的框图。
参见图2，如图1中所示的半导体存储器件110可以包括：存储器阵列112、标志寄存器114以及外围电路116。存储器阵列112可以包括多个存储块MB1至MBn，并且每个字线的标志数据FDATA可以被储存在存储块之一中。标志寄存器114用来储存标志数据FDATA。外围电路116可以读取每个字线的标志数据FDATA，并且将标志数据FDATA输出至RAM130，以及基于储存在标志寄存器114中的标志数据、响应于读取命令和页地址来对选中的页的存储器单元执行读取操作。
存储块MB1至MBn可以包括主单元和标志单元。标志单元可以储存与标志单元耦接的字线的状态信息。状态信息可以包括标志信息，以判断是与字线耦接的主单元的最低有效位（LSB）页被编程（即，是否储存1比特的数据）还是其最高有效位（MSB）页被编程（即，是否储存2比特的数据）。读取电压电平可以在每个字线的读取操作期间由标志信息来确定。
尽管在图2中未示出，但是每个存储块可以包括耦接在位线和公共源极线之间的多个存储串（string）。换言之，每个存储串可以与相应的位线耦接，并且存储串也可以共同耦接到公共源极线。每个存储串可以包括具有与公共源极线耦接的源极的源极选择晶体管、多个存储器单元、以及具有与位线耦接的漏极的漏极选择晶体管。存储器单元可以串联耦接在选择晶体管之间。源极选择晶体管的栅极可以与源极选择线耦接，存储器单元的栅极可以分别与字线耦接，漏极选择晶体管的栅极可以与漏极选择线耦接。
存储块中包括的存储器单元可以基于物理页单位或逻辑页单位来划分。例如，与单个字线耦接的存储器单元可以形成单个物理页。另外，与单个字线耦接的偶数编号的存储器单元可以形成单个偶数物理页，而奇数编号的存储器单元可以形成单个奇数物理页。物理页或偶数物理页和奇数物理页可以是用于编程操作或读取操作的基本单位。储存在与字线耦接的存储器单元中的数据可以形成逻辑页。换言之，当n比特的数据储存在每个存储器单元中时，可以形成n个逻辑页。根据本发明的一个实施例，将参照与单个字线耦接的存储器单元形成一个物理页和两个逻辑页的实例来进行描述。
外围电路116可以响应于读取命令和行地址RADD中包括的LSB页地址，当选中的字线的标志数据是第一数据时通过利用第一读取电压来执行读取操作，而当标志数据是第二数据时通过利用第二读取电压来执行读取操作。
外围电路116可以响应于读取命令和行地址RADD中包括的MSB页地址，当标志数据是第二数据时通过利用第一读取电压和第三读取电压来执行读取操作。
外围电路116可以包括：控制逻辑222、电压供应电路224以及页缓冲器组226。
控制逻辑222可以响应于从控制器120中输出的命令CMD和地址ADD，而产生并输出电压控制信号VCON以产生用于编程操作、验证操作或读取操作的电压，以及产生并输出行地址RADD以确定执行编程操作、验证操作或读取操作的字线。另外，控制逻辑222可以根据操作类型来输出页缓冲器（PB）控制信号PBCON以控制页缓冲器组226中包括的页缓冲器。
电压供应电路224可以响应于来自控制逻辑222的电压控制信号VCON和行地址RADD，而将用于选中的存储块的存储器单元的编程操作和读取操作的操作电压Vop施加至包括漏极选择线、字线以及源极选择线的局部线上。电压供应电路224可以包括电压发生电路和行译码器（未示出）。
电压发生电路可以响应于来自控制逻辑222的电压控制信号VCON，而将用于存储器单元的编程操作或读取操作的操作电压Vop输出至全局线上。例如，电压发生电路（未示出）可以将要施加至选中的页的存储器单元的编程电压和要施加至未选中的存储器单元的通过电压（pass voltage）输出至全局线以执行编程操作。电压发生电路可以将要施加至选中的页的存储器单元的读取电压和要施加至未选中的存储器单元的通过电压输出至全局线以执行读取操作。
行译码器（未示出）可以响应于来自控制逻辑222的行地址信号RADD而将全局线和局部线耦接，使得可以将从电压发生电路输出至全局线上的操作电压从存储器阵列112传送至选中的存储块MB的局部线。以这种方式，编程电压或读取电压可以从电压发生电路经由全局字线施加至与选中的单元耦接的局部字线。另外，通过电压可以从电压发生电路经由全局字线施加至与未选中的单元耦接的局部字线。结果，数据可以通过编程电压被储存在选中的单元中，或者储存在选中的单元中的数据可以通过读取电压来读取。
页缓冲器组226可以包括多个页缓冲器，所述多个页缓冲器经由位线BL与存储器阵列112耦接。页缓冲器组226中的页缓冲器可以响应于控制逻辑222的PB控制信号PBCON而读取并暂时储存在每个标志单元中储存的标志数据FDATA，并且将标志数据FDATA储存在存储块之一中。另外，页缓冲器可以在电源接通时响应于控制逻辑222的PB控制信号PBCON而读取并暂时储存在存储块之一中储存的标志数据FDATA，并且将标志数据FDATA输出至RAM。
图3是根据本发明的另一个示例性实施例的存储系统的框图。
参见图3，存储系统300可以包括半导体存储器件310和控制器320。半导体存储器件310可以包括：存储器阵列312、标志寄存器314以及外围电路316。
由于存储器阵列312和标志寄存器314分别具有与图1中所示的存储器阵列112和标志寄存器114大体相同的配置，所以将省略其详细描述。
外围电路316可以响应于读取命令和MSB页地址而对选中的字线执行MSB页读取操作、将通过MSB页读取操作确定的标志数据FDATA储存在标志寄存器314中、以及响应于读取命令和LSB页地址而对选中的字线执行LSB页读取操作。外围电路316可以基于储存在标志寄存器314中的选中的字线的标志数据FDATA而对选中的字线执行LSB页读取操作。
控制器320可以响应于来自主机的请求而输出命令CMD和地址ADD以控制半导体存储器件310。控制器320可以检查每个字线的标志数据是否储存在标志寄存器314中。当标志数据未储存在标志寄存器314中时，控制器320可以输出选中的字线的MSB页地址，并且随后输出LSB页地址。当标志数据FDATA储存在标志寄存器314中时，控制器320可以输出读取命令和LSB页地址。
外围电路316可以响应于读取命令和MSB页地址而利用第一读取电压来执行MSB页读取操作，并且将读取的数据作为选中的字线的标志数据储存在标志寄存器314中。
外围电路316可以响应于读取命令和LSB页地址，检查储存在标志寄存器314中的选中的字线的标志数据；当选中的字线的标志数据是第一数据时，通过利用第一读取电压来执行读取操作；以及当选中的字线的标志数据是第二数据时，通过利用第二读取电压来执行读取操作。
在如图3所示的存储系统300中，控制器320可以在标志数据FDATA未储存在标志寄存器314中时执行MSB页读取操作、将通过MSB页读取操作确定的标志数据储存在标志寄存器中、以及基于储存在标志寄存器中的标志数据而控制半导体存储器件310以执行LSB页读取操作。结果，不同于图1中所示的标志数据被储存在RAM130中的存储系统100，LSB页读取操作所花费的时间可以减少。
图4是根据本发明的另一个示例性实施例的存储系统的框图。
参见图4，存储系统400可以包括：第一半导体存储器件410<1>至第n半导体存储器件410<n>、控制器420以及RAM430，其中n是正整数。
半导体存储器件410<1>至410<n>可以读取储存在存储块之一中的每个字线的标志数据FDATA，并且将标志数据储存在RAM430中。
控制器420可以响应于来自主机的请求而输出命令CMD1至CMDn和地址ADD1至ADDn，以分别控制第一半导体存储器件410<1>至第n半导体存储器件410<n>。控制器420可以控制RAM430，使得可以将储存在RAM430中的标志数据储存在第一半导体存储器件410<1>至第n半导体存储器件410<n>中的每个的标志寄存器（图4中未示出）中。
第一半导体存储器件410<1>至第n半导体存储器件410<n>可以基于储存在标志寄存器中的标志数据、响应于从控制器420中输入的读取命令和页地址而对选中的页的存储器单元执行读取操作。
除了控制器420控制多个存储器件之外，存储系统400的其他元件的配置与图1中的存储系统大体相同。因此为了方便起见，将省略对其的任何进一步描述。
由于半导体存储器件基于储存在标志寄存器中的标志数据来执行读取操作，而不从存储器阵列112中读取标志数据，所以如图4中所示的存储系统400可以减少多个半导体存储器件执行读取操作所花费的时间。
图5是根据本发明的一个示例性实施例的半导体存储器件的框图。
参见图5，半导体存储器件500可以包括：存储器阵列510、标志寄存器520以及外围电路530。
存储器阵列510可以包括存储块MB1至MBn。每个字线的标志数据可以被储存在存储块之一中。
标志寄存器520可以储存标志数据FDATA。
外围电路530可以读取每个字线的标志数据，并且将标志数据储存在标志寄存器520中。外围电路530可以基于储存在标志寄存器520中的标志数据FDATA而对选中的页的存储器单元执行读取操作。
外围电路530可以在电源接通时从存储器阵列510中读取标志数据FDATA以及将标志数据FDATA储存在标志寄存器520中。
外围电路530可以读取储存在一个存储块中的所有字线的标志数据之中的执行读取操作的存储块的标志数据，并且将所述标志数据储存在标志寄存器520中。
外围电路530可以响应于读取命令和LSB页地址，在选中的字线的标志数据FDATA是第一数据时通过利用第一读取电压来执行读取操作，而在标志数据FDATA是第二数据时通过利用第二读取电压来执行读取操作。
外围电路530可以响应于读取命令和MSB页地址而在标志数据FDATA是第二数据时通过利用第一读取电压和第三读取电压来执行读取操作。
外围电路530可以包括：控制逻辑532、电压供应电路534以及页缓冲器组536。
控制逻辑532、电压供应电路534以及页缓冲器组536可以分别具有与图2的控制逻辑222、电压供应电路224以及页缓冲器组226大体相同的配置。因而，将省略对其的详细描述。
然而，页缓冲器组536可以响应于控制逻辑532的PB控制信号PBCON而读取并暂时储存在一个存储块中储存的标志数据FDATA，并且将标志数据FDATA输出至标志寄存器520。
图5的半导体存储器件500可以将标志数据FDATA储存在半导体存储器件500的标志寄存器520中。因此，可以不需要用于储存标志数据的单独的RAM或者用于通过控制器来控制该单独的RAM的控制操作。半导体存储器件500可以基于储存在标志寄存器114中的标志数据来执行读取操作，而不从存储器阵列112读取标志数据。因此，在没有用于储存标志数据的单独的RAM或者用于通过控制器来控制该单独的RAM的控制操作的情况下，可以减少读取操作所花费的时间。
在半导体存储器件500中，外围电路530可以判断标志寄存器520是否储存标志数据FDATA。当标志数据未储存在标志寄存器520中时，可以响应于页地址对选中的字线执行LSB页读取操作或者MSB页读取操作。通过LSB页读取操作或MSB页读取操作所确定的标志数据可以被储存在标志寄存器520中。可以基于储存在标志寄存器520中的选中的字线的标志数据再次执行选中的字线的LSB页读取操作或MSB页读取操作。
当外围电路530对选中的字线再次执行LSB页读取操作时，外围电路530可以检查储存在标志寄存器520中的选中的字线的标志数据FDATA。当选中的字线的标志数据FDATA是第一数据时，外围电路530可以通过利用第一读取电压来执行读取操作。当选中的字线的标志数据FDATA是第二数据时，外围电路530可以通过利用第二读取电压来执行读取操作。
当外围电路530再次执行选中的字线的MSB页读取操作时，外围电路530可以检查储存在标志寄存器520中的选中的字线的标志数据FDATA，当选中的字线的标志数据FDATA是第二数据时通过利用第一读取电压和第三读取电压来执行读取操作。
因此，即使每个字线的标志数据之前未被储存在标志寄存器中，也可以减少读取操作所花费的时间。
图6是图1至图3和图5中所示的标志寄存器的详细电路图。
参见图6，标志寄存器可以包括多个存储部（storage）610n、610m。每个存储部可以包括初始化单元612m、612n，数据设定单元614m、614n，锁存器单元616m、616n，以及数据输出单元618m、618n，其中m是正整数。
例如，第n存储部的初始化单元612n可以响应于初始化信号reset_b而初始化储存的数据。初始化单元612n可以包括第一PMOS晶体管P1n。第一PMOS晶体管P1n可以耦接在电源端子和数据节点Q之间，并且可以响应于具有低电平的初始化信号reset_b而将电源端子与数据节点Q耦接。初始化单元612n可以响应于处于低电平的初始化信号reset_b而将数据初始化为具有高电平的数据。
数据设定单元614n可以响应于字线选择信号SELWLn、数据锁存使能信号以及标志数据信号而设定字线WLn的标志数据。数据设定单元614n可以包括第一NMOS晶体管N1n至第三NMOS晶体管N3n。第一NMOS晶体管N1n至第三NMOS晶体管N3n可以串联耦接在数据节点Q和接地端子之间，并且可以响应于字线选择信号SELWLn、数据锁存使能信号以及标志数据信号而将数据节点Q与接地端子耦接。数据设定单元614n可以响应于字线选择信号SELWLn、数据锁存使能信号以及具有高电平的标志数据信号而通过将数据节点Q放电来设定字线WLn的标志数据。
锁存器单元616n可以锁存设定的标志数据。锁存器单元616n可以包括耦接在数据节点Q和反相数据节点Qb之间的锁存器。锁存器可以包括第一反相器INV1n和第二反相器INV2n。
数据输出单元618n可以响应于字线选择信号SELWLn而将锁存的标志数据输出至外围电路。数据输出单元618n可以包括：第三反相器INV3n、第四NMOS晶体管N4n以及第二PMOS晶体管P2n。第三反相器INV3n可以与反相数据节点Qb耦接，并且被配置成将数据反相。第四NMOS晶体管可以耦接在第三反相器INV3n和输出节点reg.check之间，并且被配置成响应于字线选择信号SELWLn和反相字线选择信号SELWLn_b而将通过第三反相器INV3n反相的数据传送至输出节点reg.check。
包括上述配置的标志寄存器可以将标志数据反相并输出。当标志数据是高电平数据‘1’时，可以输出低电平的数据。当标志数据是低电平数据‘0’时，可以输出高电平的数据。
图7是说明根据本发明的一个示例性实施例的操作存储系统的方法的流程图。
参见图7，根据本发明的一个示例性实施例的操作存储系统的方法，在步骤S710中，可以读取储存在半导体存储器件的存储块之一中的每个字线的标志数据，并且将所述标志数据储存在半导体存储器件外部的RAM中。
随后，在步骤S720中，可以将储存在RAM中的标志数据储存在半导体存储器件的标志寄存器中。
当接通电源时，可以执行步骤S710和S720。
随后，在步骤S730，可以基于储存在标志寄存器中的标志数据、响应于页地址而对选中的页的存储器单元执行读取操作。
最后，在步骤S740中可以输出读取的数据。
根据如上所述操作存储系统的方法，由于读取操作是基于储存在标志寄存器中的标志数据来执行的，而不从存储块中读取标志数据，所以可以减小读取操作所花费的时间。
图8是说明根据本发明的另一个示例性实施例的操作存储系统的方法的流程图。
参见图8，根据本发明的另一个实施例的操作存储系统的方法，当在步骤S710之后储存在RAM中的标志数据被储存在半导体存储器件的标志寄存器中时，可以在步骤S820将储存在RAM中的标志数据之中的执行读取操作的存储块的标志数据储存在标志寄存器中。
根据如上所述的操作存储系统的方法，由于可以不需要将每个字线的标志数据储存在标志寄存器中，所以可以减小标志寄存器的尺寸。
在步骤S710，当读取每个字线的标志数据并且将所述标志数据储存在半导体存储器件外部的RAM中时，通过将包括执行读取操作的存储块的标志数据的页的数据储存在RAM中，可以减小RAM的尺寸。
图9是说明步骤S730的详细过程的流程图。
参见图9，在步骤S720之后，可以在步骤S910在从控制器输入至半导体存储器件的地址之中检查页地址。
当从控制器输入的页地址是LSB页地址时，可以在步骤S920执行LSB页读取操作。当从控制器输入的页地址是MSB页地址时，可以在步骤S930执行MSB页读取操作。
在LSB页读取操作期间，可以在步骤S922检查储存在标志寄存器中的选中的字线的标志数据。
当选中的字线的标志数据是第一数据时，可以在步骤S924利用第一读取电压R1来执行读取操作。当选中的字线的标志数据是第二数据时，可以在步骤S926利用第二读取电压R2来执行读取操作。
在MSB页读取操作期间，可以在步骤S932检查储存在标志寄存器中的选中的字线的标志数据。
当选中的字线的标志数据是第一数据时，可以输出每个数据作为第一数据。当选中的字线的标志数据是第二数据时，可以在步骤S934和S936利用第一读取电压和第三读取电压来执行读取操作。
图10是说明根据本发明的另一个示例性实施例的操作存储系统的方法的流程图。
参见图10，根据本发明的另一个实施例的操作存储系统的方法，在步骤S1010，可以检查每个字线的标志数据是否储存在半导体存储器件的标志寄存器中。
当标志数据未储存在标志寄存器中时，在步骤S1020，半导体存储器件可以通过被配置成控制半导体存储器件的操作的控制器来对选中的字线执行MSB页读取操作。
在MSB页读取操作期间，在步骤S1022，可以通过利用第一读取电压来执行读取操作，并且在步骤S1024，可以将通过读取操作所确定的标志数据储存在标志寄存器中。
随后，可以在步骤S1026检查标志数据。
当标志数据是第一数据时，每个数据可以是第一数据，并且处理进入步骤S740。当标志数据是第二数据时，可以在步骤S1028通过利用第三读取电压R3来执行读取操作，并且处理进入步骤S740。
当在步骤S1010标志数据被储存在标志寄存器中时，处理可以进入步骤S920，在步骤S920可以基于储存在标志寄存器中的选中的字线的标志数据来对选中的字线执行LSB页读取操作。
当在步骤S1010标志数据被储存在标志寄存器中时，处理进入步骤S920。
上述根据本发明的另一个示例性实施例的操作存储系统的方法，由于通过对选中的字线执行MSB页读取操作来将标志数据储存在标志寄存器中，并且基于储存的标志数据对选中的字线执行LSB页读取操作，所以在不将标志数据储存在RAM中的情况下，可以减小LSB页读取操作所花费的时间。
图11是说明根据本发明的一个示例性实施例的操作半导体存储器件的方法的流程图。
参见图11，根据本发明的一个实施例的操作半导体存储器件的方法，在步骤S1110，可以读取储存在存储块之一中的每个字线的标志数据并且将所述标志数据储存在标志寄存器中。
当接通电源时，可以读取每个字线的标志数据并且将所述标志数据储存在标志寄存器中。
随后，处理可以进入步骤S730，在步骤S730可以基于储存在标志寄存器中的标志数据而响应于页地址来对选中的页的存储器单元执行读取操作。
根据上述操作半导体存储器件的方法，标志数据可以被储存在半导体存储器件的标志寄存器中。因此，可以不需要用于储存标志数据的单独的RAM或者用于通过控制器来控制该RAM的控制操作。可以在不从存储器阵列中读取标志数据的情况下基于储存在标志寄存器中的标志数据来执行半导体存储器件的读取操作。因此，在没有用于储存标志数据的单独的RAM或者用于通过控制器来控制RAM的控制操作的情况下，可以减小读取操作所花费的时间。
图12是说明根据本发明的另一个示例性实施例的操作半导体存储器件的方法的流程图。
参见图12，根据本发明的另一个实施例的操作半导体存储器件的方法，当读取储存在存储块之一中的每个字线的标志数据并且将所述标志数据储存在半导体存储器件的标志寄存器中时，在步骤S1210，可以将所有字线的标志数据之中的执行读取操作的存储块的标志数据储存在标志寄存器中。
随后，处理进入步骤S730，在步骤S730可以基于储存在标志寄存器中的标志数据、响应于页地址而对选中的页的存储器单元执行读取操作。
根据上述操作存储系统的方法，由于可以不需要将每个字线的标志数据储存在标志寄存器中，所以可以减小标志寄存器的尺寸。
图13是说明根据本发明的另一个示例性实施例的操作半导体存储器件的方法的流程图。
参见图13，根据本发明的另一个示例性实施例的操作半导体存储器件的方法，在步骤S1310，可以检查标志数据是否储存在标志寄存器中。
当标志数据未储存在标志寄存器中时，在步骤S1320可以检查页地址。
随后，可以响应于页地址而对选中的字线执行LSB页读取操作或MSB页读取操作。当页地址是MSB页地址时，处理进入步骤S1020，在步骤S1020执行MSB页读取操作。
当页地址是LSB页地址时，可以执行LSB页读取操作。在LSB页读取操作期间，在步骤S1330可以利用第二读取电压R2来执行读取操作，以及在步骤S1340可以将通过读取操作确定的标志数据储存在标志寄存器中。
随后，在步骤S1350可以检查标志数据。
当标志数据是第二数据时，处理进入步骤S740。当标志数据是第一数据时，在步骤S1360可以利用第一读取电压R1来执行读取操作，并且处理进入步骤S740。
当在步骤S1020或步骤S1340标志数据储存在标志寄存器中时，处理可以进入步骤S910，在步骤S910可以基于储存在标志寄存器中的选中的字线的标志数据而对选中的字线执行LSB页读取操作或MSB页读取操作。
因此，即使选中的字线的标志数据未储存在标志寄存器中，如果对选中的字线再次执行LSB页读取操作或MSB页读取操作，则可以基于储存在标志寄存器中的选中的字线的标志数据而执行选中的字线的LSB页读取操作或MSB页读取操作。
当在步骤S1310标志数据储存在标志寄存器中时，处理进入步骤S910，在步骤S910可以基于选中的字线的标志数据而对选中的字线执行LSB页读取操作或MSB页读取操作。
根据上述操作半导体存储器件的方法，即使每个字线的标志数据之前未被储存在标志寄存器中，也可以减少读取操作所花费的时间。
图14是说明图1中的控制器的详细框图。
如图1中所示的存储系统100可以是结合半导体存储器件110和控制器120的固态盘（SSD）或者存储卡。
参见图14，控制器120可以包括：SRAM121、CPU122、主机接口（I/F）123、错误检查和校正（ECC）124以及存储器接口（I/F）125。SRAM121可以用作CPU122的操作存储器。主机接口123可以包括与存储系统100耦接的主机的数据交换协议。另外，ECC124可以检查并校正从非易失性存储器件120读取的数据中包括的错误。存储器接口125可以与非易失性存储器件120接口。CPU122可以对存储器控制器120的数据交换执行总体的控制操作。
尽管未在图14中示出，但是存储系统100也可以包括ROM（未示出），所述ROM储存与主机接口的码数据。半导体存储器件110可以是由多个快闪存储器芯片组成的多芯片封装体。存储系统100可以被提供作为具有高可靠性和低错误率的存储媒介。根据本发明的一个实施例的快闪存储器件可以被提供在已经积极进行研究的诸如半导体盘器件（例如，固态盘（SSD））的存储系统中。例如，当存储系统100是SSD时，存储器控制器120可以经由包括USB、MMC、PCI-E、SATA、PATA、SCSI、ESDI、以及IDE的接口协议中的一种而与外部源（例如，主机）通信。
图15是执行根据前述各种实施例的编程操作的融合式存储器件或融合式存储系统的示意性框图。例如，本发明的技术特征可以被应用于OneNand（一体式与非型）快闪存储器件1500作为融合式存储器件。
OneNand快闪存储器件1500可以包括：主机接口（I/F）1510、缓冲RAM1520、控制器1530、寄存器1540以及NAND（与非型）快闪存储器单元阵列1550。主机接口1510可以被配置成经由不同的协议与器件交换各种类型的信息。缓冲RAM1520可以具有用于驱动存储器件或暂时储存数据的内建码。控制器1530可以被配置成响应于外部给定的控制信号和命令而控制读取和编程操作以及每个状态。寄存器1540可以被配置成将包括指令、地址以及限定系统操作环境的配置的数据储存在存储器件中。NAND快闪存储器单元阵列1550可以包括操作电路，所述操作电路包括非易失性存储器单元和页缓冲器。响应于来自主机的写入请求，OneNand快闪存储器件1500可以采用前述的方式来编程数据。
图16是包括根据本发明的一个示例性实施例的快闪存储器件1612的计算系统的示意性框图。
根据本发明的一个实施例的计算系统1600可以包括与系统总线1660电耦接的微处理器（CPU）1620、RAM1630、用户接口1640、诸如基带芯片组的调制解调器1650、以及存储系统1610。另外，如果计算系统1600是移动设备，则可以提供电池来将操作电压供应至计算系统1600。尽管在图16中未示出，但是计算系统1600还可以包括应用芯片组、照相机图像处理器（CIS）、或者移动DRAM。存储系统1610可以是利用非易失性存储器来储存数据的固态驱动器/盘（SSD）。存储系统1610可以被提供作为融合式快闪存储器，例如OneNAND快闪存储器。
对于本领域的技术人员显然的是，本发明的以上示例性实施例可以通过被配置成执行与实施例的组成相对应的功能的程序或记录程序的记录媒介以及本文公开的装置和方法来实施。
根据本发明的实施例的存储系统、半导体存储器件及其操作方法，由于基于储存在标志寄存器中的标志数据来执行读取操作，而不读取储存在存储器阵列中的标志数据，所以可以减少读取操作所花费的时间。
尽管已经参照本发明的某些示例性实施例示出并描述了本发明，但是对本领域技术人员将理解的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种变化。
通过以上实施例可以看出，本申请提供了以下的技术方案。
1.一种操作存储系统的方法，所述方法包括以下步骤：
读取半导体存储器件的存储块的每个字线的标志数据，所述标志数据储存在所述存储块之一中，以及将所述标志数据储存在所述半导体存储器件外部的随机存取存储器中；
读取所述随机存取存储器中的所述标志数据，以及将所述标志数据储存在所述半导体存储器件的标志寄存器中；以及
基于储存在所述标志寄存器中的所述标志数据、响应于页地址而对选中的页的存储器单元执行读取操作。
2.如技术方案1所述的方法，其中，执行所述读取操作包括以下步骤：
当对选中的字线执行最低有效位页读取操作时，检查储存在所述标志寄存器中的所述选中的字线的标志数据；以及
当所述选中的字线的标志数据是第一数据时，通过利用第一读取电压来执行读取操作，而当所述选中的字线的标志数据是第二数据时，通过利用第二读取电压来执行所述读取操作。
3.如技术方案1所述的方法，其中，执行所述读取操作包括以下步骤：
当对选中的字线执行最高有效位页读取操作时，检查储存在所述标志寄存器中的所述选中的字线的标志数据；以及
当所述选中的字线的标志数据是第二数据时，通过利用第一读取电压和第三读取电压来执行所述读取操作。
4.如技术方案1所述的方法，其中，在接通电源时执行将所述标志数据储存在所述随机存取存储器中的步骤以及将所述标志数据储存在所述标志寄存器中的步骤。
5.如技术方案1所述的方法，其中，将储存在所述随机存取存储器中的所述标志数据储存到所述半导体存储器件的所述标志寄存器中包括以下步骤：将储存在所述随机存取存储器中的所述标志数据之中的执行所述读取操作的存储块的标志数据储存在所述标志寄存器中。
6.如技术方案5所述的方法，其中，读取每个字线的标志数据以及将所述标志数据储存在所述随机存取存储器中包括以下步骤：储存包括执行所述读取操作的存储块的标志数据的页的数据。
7.一种操作存储系统的方法，所述方法包括以下步骤：
检查每个字线的标志数据是否储存在半导体存储器件的标志寄存器中；
当所述标志数据未储存在所述标志寄存器中时，在所述半导体存储器件中利用被配置成控制所述半导体存储器件的操作的控制器来对选中的字线执行最高有效位页读取操作；
将通过所述最高有效位页读取操作确定的标志数据储存在所述标志寄存器中；以及
基于储存在所述标志寄存器中的所述选中的字线的标志数据而对所述选中的字线执行最低有效位页读取操作。
8.如技术方案7所述的方法，其中，将通过所述最高有效位页读取操作确定的标志数据储存在所述标志寄存器中包括以下步骤：将通过利用第一读取电压执行所述最高有效位页读取操作而读取的数据作为所述选中的字线的标志数据储存在所述标志寄存器中。
9.如技术方案7所述的方法，其中，基于储存在所述标志寄存器中的所述选中的字线的标志数据而对所述选中的字线执行所述最低有效位页读取操作包括以下步骤：
检查储存在所述标志寄存器中的所述选中的字线的标志数据；以及
当所述选中的字线的标志数据是第一数据时，通过利用第一读取电压来执行读取操作，而当所述选中的字线的标志数据是第二数据时，通过利用第二读取电压来执行读取操作。
10.如技术方案7所述的方法，其中，当检查所述标志数据是否储存在所述半导体存储器件的所述标志寄存器中的结果是所述标志数据被储存在所述标志寄存器中时，基于储存在所述标志寄存器中的所述标志数据来执行所述最低有效位页读取操作。
11.一种存储系统，包括：
随机存取存储器；
半导体存储器件，其中，所述半导体存储器件包括：
存储器阵列，所述存储器阵列包括存储块，并且被配置成将所述存储块的每个字线的标志数据储存在所述存储块之一中；
外围电路，所述外围电路被配置成读取所述标志数据，并且将所述标志数据输出至所述随机存取存储器；以及
标志寄存器，所述标志寄存器被配置成储存所述标志数据；以及
控制器，所述控制器被配置成产生读取命令和页地址并且控制所述随机存取存储器以储存所述标志数据，以及允许所述标志寄存器储存在所述随机存取存储器中储存的所述标志数据，
其中，所述半导体存储器件的所述外围电路被配置成基于储存在所述标志寄存器中的所述标志数据、响应于所述读取命令和所述页地址而对选中的页的存储器单元执行读取操作。
12.如技术方案11所述的存储系统，其中，所述外围电路被配置成：响应于所述读取命令和最低有效位页地址，当所述标志数据是第一数据时通过利用第一读取电压来执行所述读取操作，而当选中的字线的标志数据是第二数据时通过利用第二读取电压来执行所述读取操作。
13.如技术方案11所述的存储系统，其中，所述外围电路被配置成：响应于所述读取命令和最高有效位页地址，当所述标志数据是第二数据时利用第一读取电压和第三读取电压来执行所述读取操作。
14.如技术方案11所述的存储系统，其中，当接通电源时，每个字线的标志数据被储存在所述随机存取存储器和所述标志寄存器中。
15.如技术方案11所述的存储系统，其中，所述控制器被配置成控制所述随机存取存储器，使得将储存在所述随机存取存储器中的所述标志数据之中的执行所述读取操作的存储块的每个字线的标志数据储存在所述标志寄存器中。
16.如技术方案15所述的存储系统，其中，所述半导体存储器件被配置成将包括执行所述读取操作的存储块的标志数据的页的标志数据储存在所述随机存取存储器中。

Claims (10)

1.一种操作存储系统的方法，所述方法包括以下步骤：
读取半导体存储器件的存储块的每个字线的标志数据，所述标志数据储存在所述存储块之一中，以及将所述标志数据储存在所述半导体存储器件外部的随机存取存储器中；
读取所述随机存取存储器中的所述标志数据，以及将所述标志数据储存在所述半导体存储器件的标志寄存器中；以及
基于储存在所述标志寄存器中的所述标志数据、响应于页地址而对选中的页的存储器单元执行读取操作。
2.如权利要求1所述的方法，其中，执行所述读取操作包括以下步骤：
当对选中的字线执行最低有效位页读取操作时，检查储存在所述标志寄存器中的所述选中的字线的标志数据；以及
当所述选中的字线的标志数据是第一数据时，通过利用第一读取电压来执行读取操作，而当所述选中的字线的标志数据是第二数据时，通过利用第二读取电压来执行所述读取操作。
3.如权利要求1所述的方法，其中，执行所述读取操作包括以下步骤：
当对选中的字线执行最高有效位页读取操作时，检查储存在所述标志寄存器中的所述选中的字线的标志数据；以及
当所述选中的字线的标志数据是第二数据时，通过利用第一读取电压和第三读取电压来执行所述读取操作。
4.如权利要求1所述的方法，其中，在接通电源时执行将所述标志数据储存在所述随机存取存储器中的步骤以及将所述标志数据储存在所述标志寄存器中的步骤。
5.如权利要求1所述的方法，其中，将储存在所述随机存取存储器中的所述标志数据储存到所述半导体存储器件的所述标志寄存器中包括以下步骤：将储存在所述随机存取存储器中的所述标志数据之中的执行所述读取操作的存储块的标志数据储存在所述标志寄存器中。
6.如权利要求5所述的方法，其中，读取每个字线的标志数据以及将所述标志数据储存在所述随机存取存储器中包括以下步骤：储存包括执行所述读取操作的存储块的标志数据的页的数据。
7.一种操作存储系统的方法，所述方法包括以下步骤：
检查每个字线的标志数据是否储存在半导体存储器件的标志寄存器中；
当所述标志数据未储存在所述标志寄存器中时，在所述半导体存储器件中利用被配置成控制所述半导体存储器件的操作的控制器来对选中的字线执行最高有效位页读取操作；
将通过所述最高有效位页读取操作确定的标志数据储存在所述标志寄存器中；以及
基于储存在所述标志寄存器中的所述选中的字线的标志数据而对所述选中的字线执行最低有效位页读取操作。
8.如权利要求7所述的方法，其中，将通过所述最高有效位页读取操作确定的标志数据储存在所述标志寄存器中包括以下步骤：将通过利用第一读取电压执行所述最高有效位页读取操作而读取的数据作为所述选中的字线的标志数据储存在所述标志寄存器中。
9.如权利要求7所述的方法，其中，基于储存在所述标志寄存器中的所述选中的字线的标志数据而对所述选中的字线执行所述最低有效位页读取操作包括以下步骤：
检查储存在所述标志寄存器中的所述选中的字线的标志数据；以及
当所述选中的字线的标志数据是第一数据时，通过利用第一读取电压来执行读取操作，而当所述选中的字线的标志数据是第二数据时，通过利用第二读取电压来执行读取操作。
10.如权利要求7所述的方法，其中，当检查所述标志数据是否储存在所述半导体存储器件的所述标志寄存器中的结果是所述标志数据被储存在所述标志寄存器中时，基于储存在所述标志寄存器中的所述标志数据来执行所述最低有效位页读取操作。
CN201310625216.2A 2013-06-12 2013-11-28 存储系统、半导体器件及其操作方法 Active CN104240751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0067298 2013-06-12
KR20130067298A KR20140144989A (ko) 2013-06-12 2013-06-12 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법

Publications (2)

Publication Number Publication Date
CN104240751A true CN104240751A (zh) 2014-12-24
CN104240751B CN104240751B (zh) 2018-07-10

Family

ID=52020279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310625216.2A Active CN104240751B (zh) 2013-06-12 2013-11-28 存储系统、半导体器件及其操作方法

Country Status (3)

Country Link
US (2) US9431076B2 (zh)
KR (1) KR20140144989A (zh)
CN (1) CN104240751B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107766257A (zh) * 2016-08-19 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN109753376A (zh) * 2017-11-07 2019-05-14 爱思开海力士有限公司 存储器系统及其操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060203560A1 (en) * 2005-03-10 2006-09-14 Yasuhiro Tomita Driving method of nonvolatile memory and nonvolatile memory used in the same method
CN101093724A (zh) * 2006-05-18 2007-12-26 三星电子株式会社 单锁存结构的多位闪存器件及编程方法、系统和存储卡
CN101477833A (zh) * 2009-01-08 2009-07-08 西安电子科技大学 钟控异步fifo存储器
US20100107021A1 (en) * 2007-10-03 2010-04-29 Kabushiki Kaisha Toshiba Semiconductor memory device
US20120008397A1 (en) * 2010-07-09 2012-01-12 Tai Sik Shin Memory system and method of operating the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP4303803B2 (ja) * 1998-04-22 2009-07-29 株式会社東芝 キャッシュフラッシュ装置
KR100598097B1 (ko) * 2003-12-29 2006-07-07 삼성전자주식회사 듀얼 칩 패키지
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
KR100684909B1 (ko) * 2006-01-24 2007-02-22 삼성전자주식회사 읽기 에러를 방지할 수 있는 플래시 메모리 장치
KR100885783B1 (ko) * 2007-01-23 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 장치 및 동작 방법
KR100895065B1 (ko) * 2007-03-26 2009-05-04 삼성전자주식회사 리페어 데이터의 신뢰성을 높일 수 있는 플래시 메모리장치 및 그것의 리페어 방법
KR101532754B1 (ko) * 2008-09-22 2015-07-02 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
KR100967026B1 (ko) * 2009-01-21 2010-06-30 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 캐쉬리드 방법
KR20110001074A (ko) 2009-06-29 2011-01-06 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR101829208B1 (ko) * 2009-12-31 2018-02-20 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법
KR101205628B1 (ko) * 2010-08-04 2012-11-27 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 독출 방법
KR101716716B1 (ko) * 2010-10-28 2017-03-15 삼성전자주식회사 플래그 셀들을 갖는 플래시 메모리 장치 및 그것의 프로그램 동작 방법
KR20130060749A (ko) * 2011-11-30 2013-06-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 그것의 읽기 방법 및 그것을 포함하는 데이터 저장 장치
US9256525B2 (en) * 2011-12-02 2016-02-09 Kabushiki Kaisha Toshiba Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area
KR102068342B1 (ko) * 2013-03-07 2020-01-20 삼성전자주식회사 메모리 제어기 및 그것을 포함하는 메모리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060203560A1 (en) * 2005-03-10 2006-09-14 Yasuhiro Tomita Driving method of nonvolatile memory and nonvolatile memory used in the same method
CN101093724A (zh) * 2006-05-18 2007-12-26 三星电子株式会社 单锁存结构的多位闪存器件及编程方法、系统和存储卡
US20100107021A1 (en) * 2007-10-03 2010-04-29 Kabushiki Kaisha Toshiba Semiconductor memory device
CN101477833A (zh) * 2009-01-08 2009-07-08 西安电子科技大学 钟控异步fifo存储器
US20120008397A1 (en) * 2010-07-09 2012-01-12 Tai Sik Shin Memory system and method of operating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107766257A (zh) * 2016-08-19 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN107766257B (zh) * 2016-08-19 2021-07-23 爱思开海力士有限公司 存储器系统及其操作方法
CN109753376A (zh) * 2017-11-07 2019-05-14 爱思开海力士有限公司 存储器系统及其操作方法
CN109753376B (zh) * 2017-11-07 2022-05-24 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
US20160329083A1 (en) 2016-11-10
CN104240751B (zh) 2018-07-10
US9922687B2 (en) 2018-03-20
US20140372690A1 (en) 2014-12-18
KR20140144989A (ko) 2014-12-22
US9431076B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
KR102232922B1 (ko) 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치
CN107799149A (zh) 数据存储装置及其操作方法
CN110827906B (zh) 存储器系统及其操作方法
CN106920575B (zh) 数据存储装置及其操作方法
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器系统
CN105097026B (zh) 半导体存储器件
CN107066201B (zh) 数据存储装置及其方法
US10754768B2 (en) Memory system using descriptor lookup tables to access setting information for a non-volatile memory, and an operating method thereof
CN106205712A (zh) 半导体存储器件及其操作方法
US9728264B2 (en) Nonvolatile memory device, operating method thereof, and data storage device including the same
CN109426453A (zh) 数据存储装置及其操作方法
US20210049067A1 (en) Memory device and method of operating the same
US9588708B2 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
CN104240751A (zh) 存储系统、半导体器件及其操作方法
US20230168820A1 (en) Device having page buffer, memory system, and method of operating the same
US11810613B2 (en) Ultra-compact page buffer
US9368217B2 (en) Voltage generator, integrated circuit, and voltage generating method
CN112711377B (zh) 分布式存储系统的存储节点及其操作方法
CN107301872A (zh) 半导体存储器装置的操作方法
US9318164B2 (en) Semiconductor memory device with power-saving signal
CN109710450B (zh) 数据编码方法、存储器控制电路单元与存储器存储装置
CN109508252B (zh) 数据编码方法、存储器控制电路单元与存储器存储装置
US9966148B1 (en) Data storage device and operating method thereof
US10141072B2 (en) Efficient encoder based on modified RU algorithm
US20240347120A1 (en) Failsafe memory card architecture using voltage driver output enable signals

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant