CN104218082A - 高迁移率鳍型场效应晶体管及其制造方法 - Google Patents

高迁移率鳍型场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN104218082A
CN104218082A CN201310218019.9A CN201310218019A CN104218082A CN 104218082 A CN104218082 A CN 104218082A CN 201310218019 A CN201310218019 A CN 201310218019A CN 104218082 A CN104218082 A CN 104218082A
Authority
CN
China
Prior art keywords
semiconductor fin
layer
ray
fin
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310218019.9A
Other languages
English (en)
Other versions
CN104218082B (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310218019.9A priority Critical patent/CN104218082B/zh
Priority to US14/280,217 priority patent/US9853026B2/en
Publication of CN104218082A publication Critical patent/CN104218082A/zh
Application granted granted Critical
Publication of CN104218082B publication Critical patent/CN104218082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明涉及高迁移率鳍型场效应晶体管及其制造方法。在本发明的一个示范性实施例中，一种鳍型场效应晶体管，包括：衬底；鳍体，设置在该衬底上，该鳍体包括：第一半导体鳍条，具有第一导电类型；以及第二半导体鳍层，共形地覆盖所述第一半导体鳍条，且具有与该第一导电类型不同的第二导电类型；栅极，覆盖所述鳍体，其中所述栅极和所述鳍体通过栅极绝缘层间隔开；以及源极和漏极，分别设置在所述栅极的相反两侧且接触所述第一半导体鳍条和所述第二半导体鳍层二者。

Description

高迁移率鳍型场效应晶体管及其制造方法
技术领域
本发明总体上涉及鳍型场效应晶体管（FinFET），更特别地，涉及具有InGaAs和Ge量子阱结构的高迁移率FinFET及其制造方法。
背景技术
作为一直以来的一个趋势，金属氧化物半导体场效应晶体管（MOSFET）器件的持续性能改善可通过将这些器件“按比例缩小（scaling）”到更小尺寸来实现。场效应晶体管的沟道长度可被减小以增大操作速度和每芯片部件数。然而，当沟道长度减小到与源漏结的耗尽层宽度大约相同的量级时，出现了所谓的“短沟道效应”。
已经提出了高电子迁移率晶体管（HEMT）来克服短沟道效应引起的问题。高电子迁移率晶体管是一种场效应晶体管，其包括不同带隙的两种材料的结（即异质结）作为沟道，代替金属氧化物半导体场效应晶体管中一般使用的掺杂区域沟道。以GaAs/n-AnGaAs异质结为例，由于该异质结在GaAs一侧的导带中形成量子阱，所以n型AlGaAs层中产生的电子完全进入到GaAs层中，从而形成耗尽的AlGaAs层。电子可以在量子阱中迅速移动而不与任何杂质碰撞，因为GaAs层基本上是未掺杂的。这样，产生了非常高浓度的高迁移率传导电子薄层，也称为二维电子气。二维电子气的面电荷密度将受到施加到栅极的电压的控制。
克服短沟道效应的另一选项是使用鳍型场效应晶体管（FinFET）。与常规的平面型场效应晶体管不同，鳍型场效应晶体管的沟道从晶片表面隆起，而不是就在晶片表面下方。因此，可以使栅极包绕沟道的三个侧面，从而对沟道内的载流子提供更大的静电控制。
此外，还提出了将量子阱结构应用到鳍型场效应晶体管。然而，由于例如量子阱结构的材料和形成工艺以及鳍型场效应晶体管的几何构型等方面的限制，可用的量子阱鳍型场效应晶体管（QW-FinFET）较少。而且，量子阱鳍型场效应晶体管一般具有复杂的结构和制造工艺。
发明内容
本发明的一个方面在于提供一种量子阱鳍型场效应晶体管，其具有新颖的结构，并且能够简化制造n型和p型场效应晶体管的工艺。
根据本发明的一个方面，提供一种鳍型场效应晶体管（FinFET），包括：衬底；鳍体，设置在该衬底上，该鳍体包括：第一半导体鳍条，具有第一导电类型；以及第二半导体鳍层，共形地覆盖所述第一半导体鳍条，且具有与该第一导电类型不同的第二导电类型；栅极，覆盖所述鳍体，其中所述栅极和所述鳍体通过栅极绝缘层间隔开；以及源极和漏极，分别设置在所述栅极的相反两侧且接触所述第一半导体鳍条和所述第二半导体鳍层二者。
在本发明一示范性实施例中，所述第二半导体鳍层的带隙大于所述第一半导体鳍条的带隙。
在本发明一示范性实施例中，所述第一半导体鳍条由锗量子阱层形成，且所述第一导电类型是p型。
在本发明一示范性实施例中，所述第二半导体鳍层由InGaAs量子阱层形成，且所述第二导电类型是n型。
在本发明一示范性实施例中，所述鳍体还包括势垒层，其共形地覆盖所述第二半导体鳍层。
在本发明一示范性实施例中，所述势垒层的带隙大于所述第二半导体鳍层的带隙。
在本发明一示范性实施例中，所述势垒层由n型InP层形成。
在本发明一示范性实施例中，所述第二半导体鳍层位于所述栅极的正下方。所述第一半导体鳍条的位于所述栅极正下方的部分与未被所述栅极覆盖的部分之间形成有台阶。
在本发明一示范性实施例中，所述FinFET还包括：缓冲层，设置在该衬底与该鳍体之间。该缓冲层可由SiGe、GaAs或AlGaAs形成。所述半导体衬底可以是硅（111）衬底。
在本发明一示范性实施例中，所述源极和漏极主要由InGaAs形成。
根据本发明的另一方面，提供一种形成鳍型场效应晶体管（FinFET）的方法，包括：在衬底上形成第一半导体鳍条，该第一半导体鳍条具有第一导电类型；在该第一半导体鳍条上形成第二半导体鳍层，该第二半导体鳍层共形地覆盖所述第一半导体鳍条，且具有与该第一导电类型不同的第二导电类型；在该第二半导体鳍层上形成栅极绝缘层；在该栅极绝缘层上形成栅极；以及分别在该栅极的相反两侧形成源极和漏极，其中所述源极和漏极中的每个都形成为接触该第一半导体鳍层和该第二半导体鳍层二者。
在本发明一示范性实施例中，所述第二半导体鳍层的带隙大于所述第一半导体鳍条的带隙。
在本发明一示范性实施例中，所述第一半导体鳍条由锗量子阱层形成，所述第一导电类型是P型，且其中，所述第二半导体鳍层由InGaAs量子阱层形成，所述第二导电类型是N型。
在本发明一示范性实施例中，形成所述源极和漏极的步骤包括：进行蚀刻以暴露所述第一半导体鳍条的一部分和所述第二半导体鳍层的侧壁；以及生长所述源极和漏极以接触所述第一半导体鳍条的暴露部分和所述第二半导体鳍层的暴露侧壁。
在本发明一示范性实施例中，所述蚀刻包括：将所述栅极用作掩模，进行定向蚀刻以暴露所述第一半导体鳍条的部分顶表面；以及进行各向同性蚀刻以形成对所述栅极下面的所述第一半导体鳍条和所述第二半导体鳍层的底切。
在本发明一示范性实施例中，所述源极和漏极由InGaAs形成。
在本发明一示范性实施例中，所述方法还包括：在形成所述栅极绝缘膜之前，形成共形地覆盖所述第二半导体鳍层的势垒层。所述势垒层的带隙可以大于所述第二半导体鳍层的带隙。在本发明一示范性实施例中，所述势垒层由n型InP层形成。
在本发明一示范性实施例中，所述方法还包括：在所述衬底上形成缓冲层。所述第一半导体鳍条可以生长在所述缓冲层上。所述缓冲层可以由SiGe、GaAs或AlGaAs形成，所述衬底可以是Si（111）衬底。
本发明的其他方面和优点将从下面结合附图对示范性实施例的详细描述变得显然，附图以示例的方式说明了本发明的原理。
附图说明
所描述的实施例将通过下面结合附图进行的详细说明而变得易于理解，附图中相似的附图标记始终表示相似的结构元件，并且除非另外说明，否则结构元件不是按比例绘制的。
图1是根据本发明一实施例的部分被切除的量子阱鳍型场效应晶体管的透视图；
图2A、2B和2C是能带图，示出根据本发明一实施例的量子阱鳍型场效应晶体管在不同条件下的能带；
图3是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图4A和4B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图5A和5B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图6A和6B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图7A和7B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图8A和8B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图9A和9B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图10A和10B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图11A和11B是截面图，示出根据本发明一实施例用于形成量子阱鳍型场效应晶体管的工艺中的中间结构；
图12A和12B是截面图，示出根据本发明一实施例形成的量子阱鳍型场效应晶体管。
图4A至12A是沿与鳍型场效应晶体管的鳍的延伸方向垂直的方向截取的界面图，图4B至12B是沿鳍型场效应晶体管的鳍的延伸方向截取的界面图。
相似的附图标记始终表示相似的元件。除非另外说明，否则元件不是按比例绘制的。
具体实施方式
在下面的详细描述中将会阐述许多具体细节，以便提供关于所描述的示范性实施例的全面理解。然而，对于本领域技术人员而言显而易见的是，所描述的示范性实施例也可以在没有一些或全部此类细节的情况下实施。在另一些实施例中，没有详细描述众所周知的结构或工艺步骤，以免不必要地模糊本发明的概念。
图1是根据本发明一实施例的量子阱鳍型场效应晶体管的透视图，其中量子阱鳍型场效应晶体管的一部分被切除以在截面图中清楚地示出晶体管的结构。图1示出了第一p型场效应晶体管100和第二n型场效应晶体管200设置在公共衬底10上，二者通过浅沟槽隔离（STI）结构分隔开。本领域技术人员可以理解，本发明不限于此。例如，可以单独地形成多个第一p型晶体管100或者多个第二n型晶体管200。
如图1所示，在公共衬底10上可以形成有n阱（NW）和p阱（PW），第一p型场效应晶体管100可以形成在n阱上，而第二n型场效应晶体管200可以形成在p阱上。衬底10可以是体硅衬底或者是绝缘体上硅（SOI）衬底（图1仅示出绝缘体上的硅层）。在一优选实施例中，衬底10可以是Si（111）衬底。
可选地，可以在衬底10的表面上形成例如缓冲层11以缓解衬底与其上将要形成的半导体层之间的晶格失配，或者向将要形成的半导体层提供张应力或压应力。缓冲层11的材料可以根据所述将要形成的半导体层来选择。在本发明一优选实施例中，缓冲层11可以由SiGe、GaAs或AlGaAs形成。n阱和p阱可以从缓冲层11一直延伸到半导体衬底10中。
鳍条20形成在n阱和p阱上。衬底10的未被鳍条20覆盖的部分可以用绝缘保护层12覆盖，绝缘保护层12可以由诸如二氧化硅层的无机绝缘材料形成。n阱和p阱之间的浅沟槽隔离结构也可以用例如二氧化硅形成。
鳍条20可以被鳍层21所覆盖。鳍层21可以共形地形成在鳍条20上，覆盖鳍条20的三个侧面。如下面将要描述的那样，鳍条20用作第一量子阱层，鳍层21用作第二量子阱层，二者一起形成本发明的量子阱鳍型场效应晶体管的鳍。在本发明一示范性实施例中，鳍条20可以由第一窄带隙半导体材料形成，鳍层21可以由第二窄带隙半导体材料形成，其中第一窄带隙半导体材料的带隙比第二窄带隙半导体材料的带隙更窄。在本发明一优选实施例中，鳍条20可以由例如Ge层形成。在一实施例中，鳍条20可以由例如p型杂质掺杂的Ge层形成，优选为浅掺杂，例如掺杂浓度为1×1016至5×1017cm-3的范围。在另一实施例中，鳍条20可以由例如未掺杂Ge层形成。应注意，在本发明中，p型杂质掺杂的Ge和未掺杂Ge都可称为p型Ge，因为如下面将要描述的那样，未掺杂Ge由于异质结的特殊能带结构而也能够传导空穴载流子，因而可被视为p型Ge。鳍层21可以由例如n型InGaAs层形成，例如In0.25Ga0.75As。
鳍层21上可以共形地覆盖有势垒层30。势垒层30可以限制二维电子气在垂直于所述二维的第三维度上的传导。在本发明一示范性实施例中，势垒层30可以由宽带隙半导体材料形成。在一优选实施例中，势垒层30可以由例如n型InP层形成。
势垒层30可以被栅极40共形地覆盖，栅极绝缘层41位于势垒层30和栅极40之间。栅极绝缘层41可以由高k电介质材料诸如TiSiOx或Al2O3等形成。栅极40可以由金属材料形成，诸如NiAu或TiAu等。
源极和漏极50可以形成在栅极40的两侧并且接触鳍条20和鳍层21二者。对于第一p型场效应晶体管100，源极和漏极50可以由p+型半导体材料诸如InGaAs形成；而对于第二n型场效应晶体管200，源极和漏极50可以由n+型半导体材料诸如InGaAs形成。应理解，图1中源极和漏极之一被切除以示出结构截面。
图2A、2B和2C是能带图，示出根据本发明一实施例的量子阱鳍型场效应晶体管在不同条件下的能带。具体而言，图2A示出平带，图2B示出第二n型场效应晶体管200在正栅极偏置下的能带，图2C示出第一p型场效应晶体管100在负栅极偏置下的能带。下面，将结合图1以及图2A、2B和2C来描述本发明的量子阱鳍型场效应晶体管的操作。
首先参照图2A的平带图，由宽带隙半导体材料诸如InP形成的势垒层30具有较宽的带隙，例如1.35eV，由例如InGaAs形成的鳍层21具有较窄的带隙，例如1.0eV，由例如Ge形成的鳍条20具有更窄的带隙，例如0.66eV。SiGe缓冲层可具有例如1.25eV的带隙。
对于第二n型场效应晶体管200而言，当正偏置电压施加到栅极40时，在InP/InGaAs异质结的InGaAs一侧形成电子量子阱，即InGaAs的导带在费米能级EF以下的部分。n型InP层中的电子载流子进入InGaAs一侧的量子阱中，形成二维电子气（2DEG），执行导电功能，如图1中的虚线B所示。InP层被耗尽。可以理解，InP层的厚度和掺杂浓度对于控制二维电子气而言是重要的。当负偏置电压施加到栅极40时，第二n型场效应晶体管200截止。
另一方面，对于第一p型场效应晶体管100而言，当负偏置电压施加到栅极40时，在InGaAs/Ge异质结的Ge一侧形成空穴量子阱，即Ge的价带在费米能级EF以上的部分（价带顶），p型Ge鳍中的空穴载流子进入量子阱中，形成二维空穴气（2DHG），执行导电功能，如图1中的虚线A所示。当正偏置电压施加到栅极40时，第一p型场效应晶体管100截止。
从上面结合图1、2A、2B和2C的描述可以看出，本发明的p型和n型场效应晶体管具有相同的合成沟道结构，该合成沟道结构包括势垒层30、鳍层21和鳍条20。p型和n型场效应晶体管的不同之处仅在于源极和漏极的导电类型。而在现有技术中，需要为p型和n型场效应晶体管分别形成不同的p型和n型沟道。因此，与现有技术相比，本发明能够大大地简化制造工艺。这将从下面结合附图对本发明的量子阱鳍型场效应晶体管的制造工艺的描述中变得更加显然。
此外，从上面的描述可以看出，通过用Ge形成鳍条20，用InGaAs形成鳍层21和用InP形成势垒层30，这种结构由于其能带结构而产生了特殊的效果。然而，本领域技术人员可以理解，虽然上述材料是优选的，但是本发明并不限于这些特定材料。根据本发明的原理，亦可选择其他具有适当能带的半导体材料来实现本发明。上面给出这些具体的材料示例仅是为了充分和全面地公开本发明，以使本领域技术人员能够实践本发明。
图3至图12B是一系列截面图，示出根据本发明一实施例的制造量子阱鳍型场效应晶体管的工艺。应理解，虽然图3至图12B示出了在衬底上同时形成p型和n型量子阱鳍型场效应晶体管，但是本发明不限于此。本发明亦可应用于在衬底上形成单独的p型或n型量子阱鳍型场效应晶体管。
此外，虽然以从图3至图12B的顺序描述了该工艺，但是本领域技术人员可以理解，该工艺不限于该顺序。而是，一些步骤可以同时执行或者以与附图所示的顺序不同的顺序执行。此外，一些步骤可以被省略，或者本领域技术人员可以添加一些附加的步骤。
参照图3，提供衬底10。衬底10可以是例如体硅衬底或绝缘体上硅（SOI）衬底（图3中仅示出绝缘体上的硅）。优选地，衬底10可以是Si（111）衬底。
在一示范性实施例中，还在衬底10上形成缓冲层11。例如，可以通过金属有机化学气相沉积（MOCVD）、分子束外延（MBE）、原子层沉积（ALD）等工艺在Si（111）衬底上外延生长SiGe、GaAs或AlGaAs缓冲层11。缓冲层11的厚度可形成为大约10至500nm。
在一示范性实施例中，还可以在衬底10中形成p阱PW和n阱NW。例如，可以分别通过离子注入As+和B+来形成n阱和p阱。也可以使用于本领域技术人员已知的其他离子注入杂质。
图4A和4B是截面图，示出分别在n阱和p阱上形成鳍条20。注意，图4A是沿与鳍条20的延伸方向（或沟道方向）垂直的方向截取的截面图，图4B是沿鳍条20延伸的方向截取的截面图。
鳍条20可以通过首先用金属有机化学气相沉积、分子束外延、原子层沉积等工艺在缓冲层11上外延生长p型Ge层，然后对p型Ge层执行光刻和蚀刻工艺而形成。p型Ge层可外延生长至大约10到200nm的厚度。在对所述p型Ge层进行蚀刻时，还可以在衬底10中在p阱和n阱之间形成用于浅沟槽隔离结构的沟槽。
接下来，如图5A和5B所示，可以形成绝缘保护层12以覆盖衬底10（或缓冲层11）的未被鳍条20覆盖的部分以及形成浅沟槽隔离结构。保护层12和浅沟槽隔离结构都可以由相同材料诸如二氧化硅形成。例如，首先通过物理气相沉积（PVD）或者化学气相沉积（CVD）工艺来沉积二氧化硅以覆盖图4A和4B的结构的表面并填充所述沟槽，然后进行化学机械抛光（CMP）平坦化，直至暴露鳍条20的顶表面。然后，可以继续进行回蚀，直到衬底上的保护层12具有适当的厚度。
继续参照图6A和6B，在鳍条20上形成鳍层21和势垒层30。鳍层21可以是通过金属有机化学气相沉积、分子束外延等工艺主要利用半导体材料诸如InGaAs而形成的n型InGaAs量子阱层，其厚度可以在大约10至100nm的范围。势垒层30也可通过金属有机化学气相沉积、分子束外延等工艺形成，其材料可以是例如InP，并且可以包括n型杂质，例如0.5-10×1018cm-3、优选1.2×1018cm-3的硅杂质，厚度可以在大约50至100nm的范围。通过所述外延生长工艺，鳍层21和势垒层30可以良好地覆盖鳍条20的三个表面。
应注意，这里对于p沟道场效应晶体管和n沟道场效应晶体管采用了相同的形成步骤，即形成了相同的合成沟道结构20、21和30。而且，鳍层21和势垒层30可以在真空设备中连续地外延生长而成，不需要中断真空。而在常规技术中，需要针对p沟道场效应晶体管和n沟道场效应晶体管单独形成不同的沟道，这需要在p型沟道和n型沟道的形成步骤之间的额外的掩模（masking）、光刻、蚀刻等工艺，而且中断了真空状态。与常规技术相比，本发明能大大简化制造工艺，提高产率。
继续参照图7A和7B，在势垒层30上形成栅极绝缘膜41。栅极绝缘膜41可以通过金属有机化学气相沉积、原子层沉积、等离子体增强化学气相沉积等工艺形成，并且可由高k电介质材料形成。合适的高k电介质材料的示例包括Al2O3、TiSiOx等，其厚度可以为大约1至5nm。此时，所形成的栅极绝缘膜41可以良好地覆盖鳍结构20、21和30，并且还覆盖衬底的表面。
接下来，参照图8A和8B，在栅极绝缘膜41上形成栅极层（未示出），并进行图案化工艺以形成栅极40和栅极绝缘层41。栅极层可由NiAu、CrAu形成为金属栅极，并且可通过物理气相沉积、金属有机化学气相沉积、原子层沉积、分子束外延等工艺形成，以良好地覆盖鳍的表面。图案化工艺可包括本领域公知的光刻、蚀刻等工艺，此处不再详细描述。栅极层和栅极绝缘膜可以在同一个蚀刻步骤中被蚀刻，或者可以通过多个蚀刻步骤被蚀刻。
如图8A和8B所示，所形成的栅极40和栅极绝缘层41优选地位于鳍的中部，并且覆盖鳍的三个表面。
然后，如图9A和9B所示，在栅极40和栅极绝缘层41的侧壁上形成侧壁间隔物42。侧壁间隔物42可由无机绝缘材料诸如二氧化硅形成。例如，可以先通过各向同性沉积工艺共形地形成二氧化硅膜，然后通过定向蚀刻工艺去除位于顶表面上的二氧化硅，留下位于栅极40和栅极绝缘层41的侧壁以及鳍结构的侧壁上的二氧化硅间隔物。
接下来，参照图10A和10B所示，利用栅极40和栅极间隔物42作为掩模，执行定向蚀刻工艺，例如感应耦合等离子体（ICP）干法蚀刻，以去除鳍条20上的部分势垒层30和鳍层21，直到暴露鳍条20的顶表面。然后，继续参照图11A和11B，执行各向同性蚀刻工艺，以去除在鳍条20的侧壁上的势垒层30和鳍层21。各向同性蚀刻工艺可以采用湿法蚀刻，例如采用非选择性蚀刻溶剂H3PO4:H2O2:H2O。这样，鳍条20的未被栅极40覆盖的部分被暴露，而且鳍层21的侧表面被暴露。
应指出的是，如图11B所示，在执行各向同性蚀刻时，会在栅极40和栅极间隔物42正下方的区域中发生底切（undercut），从而InP势垒层30和鳍层21的宽度减小，同时在鳍条21中形成一台阶部分。将理解，该底切可以基本上确定沟道长度。因此，可以通过控制栅极40和栅极间隔物42的宽度以及该底切来控制沟道长度。
然后，如图12A和12B所示，可以形成源极和漏极50。例如，可以首先通过金属有机化学气相沉积、分子束外延等工艺来形成InGaAs外延层，所形成的InGaAs层直接接触Ge量子阱层20以及InGaAs量子阱层21。然后可以针对第一p型场效应晶体管100和第二n型场效应晶体管200分别进行掺杂工艺。例如，可以首先掩蔽第二n型场效应晶体管200，而对第一p型场效应晶体管100的源极和漏极50进行p型杂质掺杂，所采用的p型杂质可以是例如Mg和Zn等，掺杂浓度可以是例如1019-1020cm-3；然后可以掩蔽第一p型场效应晶体管100，而对第二n型场效应晶体管200的源极和漏极50进行n型杂质掺杂，所采用的n型杂质可以是例如Si，掺杂浓度可以是例如1019-1020cm-3。应理解，工艺顺序不限于此。在本发明一实施例中，还可以掩蔽第一p型场效应晶体管100和第二n型场效应晶体管200之一，而直接为另一个外延生长掺杂的源极/漏极。
在上面参照图10A、10B、11A、11B、12A和12B描述的形成源极和漏极的工艺中，通过先进行干法蚀刻，然后进行湿法蚀刻，再进行外延生长来形成源极和漏极，以精确控制沟道长度。本领域技术人员可以知晓，还可以采用多种其他方法来形成源极和漏极。例如，可以对图9A和9B所示的结构进行干法蚀刻，然后直接外延生成源极和漏极。或者，还可以利用图9A和9B所示的栅极和栅极侧壁间隔物作为掩模，直接进行离子注入掺杂工艺来形成源极和漏极。
然后，还可以在源极和漏极50上形成源极和漏极电极（未示出）。源极和漏极电极可以由例如TiAu或NiAu形成。由此，形成了根据本发明一实施例的第一p型场效应晶体管100和第二n型场效应晶体管200。
继续参照图12A和12B，如前面参照图2B和2C所述的那样，当第一p型场效应晶体管100的栅极40被负偏置时，可以在InGaAs/Ge异质结的Ge一侧形成二位空穴气，如虚线A所示；当第二n型场效应晶体管200的栅极40被正偏置时，可以在InP/InGaAs异质结的InGaAs一侧形成二位电子气，如虚线B所示。
在前述说明书中，已参照本发明的特定的示例性实施例描述了本发明，这些特定实施例包含了许多细节。将显而易见的是，在不脱离如权利要求中阐述的本发明的更宽泛的精神和范围的情况下，可对这些示例性实施例进行各种变化和修改。本发明的范围仅由所附权利要求及其等价物限定。

Claims (19)

1.一种鳍型场效应晶体管（FinFET），包括：
衬底；
鳍体，设置在该衬底上，该鳍体包括：
第一半导体鳍条，具有第一导电类型；以及
第二半导体鳍层，共形地覆盖所述第一半导体鳍条，且具有与该第一导电类型不同的第二导电类型；
栅极，覆盖所述鳍体，其中所述栅极和所述鳍体通过栅极绝缘层间隔开；以及
源极和漏极，分别设置在所述栅极的相反两侧且接触所述第一半导体鳍条和所述第二半导体鳍层二者。
2.如权利要求1所述的FinFET，其中，所述第二半导体鳍层的带隙大于所述第一半导体鳍条的带隙。
3.如权利要求1所述的FinFET，其中，所述第一半导体鳍条由锗量子阱层形成，且所述第一导电类型是p型。
4.如权利要求1所述的FinFET，其中，所述第二半导体鳍层由InGaAs量子阱层形成，且所述第二导电类型是n型。
5.如权利要求1所述的FinFET，其中，所述鳍体还包括势垒层，其共形地覆盖所述第二半导体鳍层。
6.如权利要求5所述的FinFET，其中，所述势垒层的带隙大于所述第二半导体鳍层的带隙。
7.如权利要求5所述的FinFET，其中，所述势垒层由n型InP层形成。
8.如权利要求1所述的FinFET，其中，所述第二半导体鳍层位于所述栅极的正下方，且
其中，所述第一半导体鳍条的位于所述栅极正下方的部分与未被所述栅极覆盖的部分之间形成有台阶。
9.如权利要求1所述的FinFET，还包括：
缓冲层，设置在该衬底与该鳍体之间，
其中，该缓冲层由SiGe、GaAs或AlGaAs形成，且
其中，所述半导体衬底是硅（111）衬底。
10.如权利要求1所述的FinFET，其中，所述源极和漏极主要由InGaAs形成。
11.一种形成鳍型场效应晶体管（FinFET）的方法，包括：
在衬底上形成第一半导体鳍条，该第一半导体鳍条具有第一导电类型；
在该第一半导体鳍条上形成第二半导体鳍层，该第二半导体鳍层共形地覆盖所述第一半导体鳍条，且具有与该第一导电类型不同的第二导电类型；
在该第二半导体鳍层上形成栅极绝缘层；
在该栅极绝缘层上形成栅极；以及
分别在该栅极的相反两侧形成源极和漏极，其中所述源极和漏极中的每个都形成为接触该第一半导体鳍层和该第二半导体鳍层二者。
12.如权利要求11所述的方法，其中，所述第二半导体鳍层的带隙大于所述第一半导体鳍条的带隙。
13.如权利要求11所述的方法，其中，所述第一半导体鳍条由锗量子阱层形成，所述第一导电类型是P型，且
其中，所述第二半导体鳍层由InGaAs量子阱层形成，所述第二导电类型是N型。
14.如权利要求11所述的方法，其中，形成所述源极和漏极的步骤包括：
进行蚀刻以暴露所述第一半导体鳍条的一部分和所述第二半导体鳍层的侧壁；以及
生长所述源极和漏极以接触所述第一半导体鳍条的暴露部分和所述第二半导体鳍层的暴露侧壁。
15.如权利要求14所述的方法，其中，所述蚀刻包括：
将所述栅极用作掩模，进行定向蚀刻以暴露所述第一半导体鳍条的部分顶表面；以及
进行各向同性蚀刻以形成对所述栅极下面的所述第一半导体鳍条和所述第二半导体鳍层的底切。
16.如权利要求14所述的方法，其中，所述源极和漏极由InGaAs形成。
17.如权利要求11所述的方法，还包括：在形成所述栅极绝缘膜之前，形成共形地覆盖所述第二半导体鳍层的势垒层，
其中，所述势垒层的带隙大于所述第二半导体鳍层的带隙。
18.如权利要求17所述的方法，其中，所述势垒层由n型InP层形成。
19.如权利要求11所述的方法，还包括：在所述衬底上形成缓冲层，
其中，所述第一半导体鳍条生长在所述缓冲层上，
其中，所述缓冲层由SiGe、GaAs或AlGaAs形成，且
其中，所述衬底是Si（111）衬底。
CN201310218019.9A 2013-06-04 2013-06-04 高迁移率鳍型场效应晶体管及其制造方法 Active CN104218082B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310218019.9A CN104218082B (zh) 2013-06-04 2013-06-04 高迁移率鳍型场效应晶体管及其制造方法
US14/280,217 US9853026B2 (en) 2013-06-04 2014-05-16 FinFET device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310218019.9A CN104218082B (zh) 2013-06-04 2013-06-04 高迁移率鳍型场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN104218082A true CN104218082A (zh) 2014-12-17
CN104218082B CN104218082B (zh) 2017-08-25

Family

ID=51984154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310218019.9A Active CN104218082B (zh) 2013-06-04 2013-06-04 高迁移率鳍型场效应晶体管及其制造方法

Country Status (2)

Country Link
US (1) US9853026B2 (zh)
CN (1) CN104218082B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105355557A (zh) * 2015-11-26 2016-02-24 西安电子科技大学 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法
CN105390540A (zh) * 2015-10-21 2016-03-09 西安电子科技大学 一种基于GaN异质结材料的Fin-HEMT器件
CN105762078A (zh) * 2016-05-06 2016-07-13 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
CN106486366A (zh) * 2015-08-26 2017-03-08 中芯国际集成电路制造(北京)有限公司 减薄磷化铟层的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890207B2 (en) * 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
CN103943498B (zh) * 2013-01-22 2016-08-10 中芯国际集成电路制造(上海)有限公司 三维量子阱晶体管及其形成方法
DE112013007072T5 (de) * 2013-06-28 2016-01-28 Intel Corporation Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
US9263586B2 (en) * 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
CN106471624B (zh) 2014-07-14 2021-01-05 英特尔公司 用于基于鳍状物的电子设备的固体源扩散结
US9929154B2 (en) 2014-11-13 2018-03-27 United Microelectronics Corp. Fin shape structure
CN107154355B (zh) * 2016-03-03 2020-04-10 上海新昇半导体科技有限公司 鳍状场效应晶体管及其制备方法
CN107452680B (zh) * 2016-06-01 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11251270B2 (en) * 2017-08-02 2022-02-15 Faquir Chand Jain Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices
US10269803B2 (en) * 2017-08-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid scheme for improved performance for P-type and N-type FinFETs
US10636869B2 (en) * 2018-03-09 2020-04-28 Xilinx, Inc. Mitigation for FinFET technology using deep isolation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7229886B2 (en) * 2004-08-23 2007-06-12 Enpirion, Inc. Method of forming an integrated circuit incorporating higher voltage devices and low voltage devices therein
US8558278B2 (en) * 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8283653B2 (en) 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8890207B2 (en) * 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
KR20130096953A (ko) * 2012-02-23 2013-09-02 삼성전자주식회사 반도체 장치의 제조 방법
US8846510B2 (en) * 2012-10-15 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure to boost MOSFET performance and NBTI
US9159824B2 (en) * 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486366A (zh) * 2015-08-26 2017-03-08 中芯国际集成电路制造(北京)有限公司 减薄磷化铟层的方法
CN106486366B (zh) * 2015-08-26 2019-09-27 中芯国际集成电路制造(北京)有限公司 减薄磷化铟层的方法
CN105390540A (zh) * 2015-10-21 2016-03-09 西安电子科技大学 一种基于GaN异质结材料的Fin-HEMT器件
CN105355557A (zh) * 2015-11-26 2016-02-24 西安电子科技大学 一种基于GaN基HEMT器件的Fin-HEMT器件及其制备方法
CN105762078A (zh) * 2016-05-06 2016-07-13 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法
CN105762078B (zh) * 2016-05-06 2018-11-16 西安电子科技大学 GaN基纳米沟道高电子迁移率晶体管及制作方法

Also Published As

Publication number Publication date
US9853026B2 (en) 2017-12-26
US20140353715A1 (en) 2014-12-04
CN104218082B (zh) 2017-08-25

Similar Documents

Publication Publication Date Title
CN104218082A (zh) 高迁移率鳍型场效应晶体管及其制造方法
US10164022B2 (en) FinFETs with strained well regions
CN107887441B (zh) 半导体器件及其制造方法及包括该器件的电子设备
US10453757B2 (en) Transistor channel
US9324853B2 (en) III-V semiconductor device having self-aligned contacts
US10163677B2 (en) Electrically insulated fin structure(s) with alternative channel materials and fabrication methods
US9142672B2 (en) Strained source and drain (SSD) structure and method for forming the same
US9748142B2 (en) FinFETs with strained well regions
US20140131735A1 (en) Source and drain doping using doped raised source and drain regions
JP6175411B2 (ja) 半導体装置
US9059235B2 (en) Semiconductor device and method of manufacturing the same
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
US10553496B2 (en) Complementary metal-oxide-semiconductor field-effect transistor and method thereof
US10096711B2 (en) Silicon-containing, tunneling field-effect transistor including III-N source
US9660027B2 (en) Expitaxially regrown heterostructure nanowire lateral tunnel field effect transistor
US20150243769A1 (en) Semiconductor device and manufacturing method thereof
US11973126B2 (en) Isolation structures for transistors
US9419103B2 (en) Stress modulation in field effect transistors in reducing contact resistance and increasing charge carrier mobility
US9484443B2 (en) Semiconductor device
CN108122761B (zh) 半导体结构及其形成方法
US9514996B2 (en) Process for fabricating SOI transistors for an increased integration density
CN108369954B (zh) 隧穿场效应晶体管及其制作方法
CN116598362A (zh) 底部u型栅围栅晶体管器件及制作方法、设备及制作方法
US20160351695A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant