CN104181970B - 一种内嵌基准运算放大器的低压差线性稳压器 - Google Patents

Abstract

本发明属于集成电路技术领域，具体涉及到一种内嵌基准运算放大器的低压差线性稳压器。本发明的低压差线性稳压器，与传统的LDO相比，对传统的LDO结构进行了一定的修改。本发明将传统结构中的两个结构结合了起来，即将误差放大器与基准电压源这两个模块设计成一个内建基准运放模块。本发明减小了电路面积，同时表征功耗大小的静态电流也得到了明显的减小，在保持LDO高效率和低噪声的同时，减小了LDO的电路面积和功耗本发明尤其适用于低压差线性稳压器。

Description

一种内嵌基准运算放大器的低压差线性稳压器

技术领域

本发明属于集成电路技术领域，具体涉及到一种内嵌基准运算放大器的低压差线性稳压器。

背景技术

低压差线性稳压器是电源管理芯片中的一类重要电路，主要为模拟电路和射频电路提供低噪声电源。传统的低压差线性稳压器结构相对稳定，一般包括以下四个模块：电压基准源、误差放大器、电阻分压网络以及调整管。这种LDO具有输出噪声小、电路结构简单和电压纹波小等优点，在商用LDO中得到了广泛的应用。

随着集成电路规模的发展,电子设备的体积、重量和功耗越来越小,这对电源电路的小型化和低功耗提出了越来越高的要求。更小的低压差线性稳压器芯片面积不仅适应了电子产品便携化的趋势并且降低了制造成本，功耗的降低在符合低碳生活的要求的同时切实降低了用户的产品使用成本。因此在电路设计时，对于LDO芯片面积和功耗的考虑也越来越重。但是如果采用传统的LDO结构，由于各个模块和内部的电路结构都相对稳定，LDO面积和功耗都不易减小。因此需要对传统的LDO模块结构进行一定的改进从而可以有效地减小芯片面积和功耗。

发明内容

本发明的目的，就是为了减小现有低压差线性稳压器的电路面积和功耗，提出了一种低压差线性稳压器。

本发明的技术方案：如图1所示，一种内嵌基准运算放大器的低压差线性稳压器，其特征在于，包括依次连接的启动电路、内建基准运放电路和输出级电路；其中，

所述启动电路由PMOS管MP2、MP9、MP10、MP11，NMOS管MN7、MN8、MN9、MN10、MN11，电阻R5、R6、R9，NPN型三极管QN8构成；其中，MP2的源极通过R9后接电源VIN，其栅极接MP9的栅极、MP10的栅极和MN10的漏极，其漏极接MN7的栅极和QN8的集电极；MN7的漏极接电源VIN，其源极通过R6接QN8的基极；QN8的发射极接地VSS；MP9的源极接电源VIN，其漏极接MN8的漏极；MN8的栅极接MN9的栅极、MN11的栅极和MP11的栅极，其源极通过R5后接地VSS；MP10的源极接电源VIN，其漏极接MN9的漏极；MN9的源极接地VSS；MP11的源极接电源，其漏极接MN10的栅极和MN11的漏极；MN11的源极接地VSS；MN10的源极接地VSS；

所述内建基准运放电路由PMOS管MP3、MP4、MP7、MP8，NMOS管MN1、MN2、MN3、MN5、MN6，PNP型三极管QP1、QP2、QP3、QP4、QP5，NPN型三极管QN1、QN2、QN3、QN4、QN6、QN7，二极管D1、D2，电阻R1、R2，电容C2构成；其中，MP3的源极接电源VIN，其栅极接MP2的栅极，其漏极接QP5的发射极、QN3的基极和QN4的基极；QP5的集电极接MN5的漏极；MN5的栅极和漏极互连，其栅极接MN6的栅极，其源极接地VSS；MN6的源极接地VSS，其漏极接MP8的漏极；MP8的栅极和漏极互连，其栅极接MP7的栅极，其源极接D1的负极；D1的正极接电源VIN；MP7的源极接QP4的集电极，其漏极接MN2的栅极和QN7的集电极；QP4的发射极接电源VIN，其基极接QP3的基极；MN2的漏极接电源VIN，其源极接MN7源极与R6的连接点；QN7的基极接QN6的基极，其发射极接地VSS；QP3的发射极接电源VIN，其集电极与基极互连，其集电极接QN3的集电极；QN3的发射极接QN1的集电极；QN1的基极接QN2的基极，其发射极依次通过R1和C2后接地VSS；QP1的发射极接电源VIN，其基极与集电极互连，其基极接QP2的基极，其集电极接QN4的集电极；QN4的发射极接QN2的集电极；QN2的发射极通过R2后接地VSS；QP2的发射极接电源VIN，其集电极接MN1的漏极；MN1的栅极接MN3的栅极，其源极接QN6的集电极；QN6的发射极接地VSS；MP4的源极接电源VIN，其栅极接MP3的栅极，其漏极接MN3的漏极；MN3的栅极与漏极互连，其源极接D2的正极；D2的负极接地VSS；三极管QP2的集电极与NMOS管MN1漏极之间的连接点连接到三极管QN5与三极管QP6的基极；电阻R1与电容C2之间的连接点连接到三极管QN2的发射极与电阻R2之间的连接点；

所述输出级电路由PMOS管MP1、MP5、MP6，NPN型三极管QN5，PNP型三极管QP6，电阻R3、R4、R7、R8，电容C1构成；其中，MP5的源极接电源VIN，其栅极接MP4的栅极，其漏极接QN5的发射极、QP6的发射极、MP6的漏极和MP1的栅极；QN5的集电极接电源VIN，其基极接QP6的基极；QP6的集电极接地VSS；MP6的源极通过R7后接电源VIN，其栅极通过R8后接电源VIN；MP1的源极接电源VIN，其漏极依次通过R3和R4后接地VSS；R3和R4的连接点接QP5的基极；MN1源极与QN6集电极的连接点通过C1后接MP1漏极与R3的连接点作为输出级电路的输出端。

本发明的有益效果为，本发明的低压差线性稳压器，与传统的LDO(主要模块即误差放大器、基准电压源、电阻反馈网络和调整管)相比，对传统的LDO结构进行了一定的修改。本发明将传统结构中的两个结构结合了起来，即将误差放大器与基准电压源这两个模块设计成一个内建基准运放模块。本发明减小了电路面积，同时表征功耗大小的静态电流也得到了明显的减小。本发明所提出的电路结构在保持LDO高效率和低噪声的同时，减小了LDO的电路面积和功耗，符合电子产品便携化和低碳生活的要求。同时本发明对于LDO传统结构的修改对后来研究者也有很重要的启示意义。

附图说明

图1为本发明的低压差线性稳压器电路结构示意图；

图2为本发明的小信号等效电路示意图；

图3为静态电流温度特性曲线示意图。

具体实施方式

下面结合附图对本发明进行详细的描述

针对现有LDO电路面积和功耗过大的问题，本发明提出了一种对传统结构有所改进的低压差线性稳压器，具体电路结构如图1所示，包括PMOS管M1～M11、NMOS管M1～M11、PNP管QP1～QP6、NPN管QN1～QN8、电阻单元R1～R8和电容C1～C2和二极管D1～D2。具体连接关系如下：

PMOS管MP11、MP10、MP9、MP3、MP4、MP5、MP1的源极、NMOS管MN7、MN2的漏极、二极管D1的正极、PNP管QP1、QP2、QP3、QP4的发射极、NPN管QN5和电阻R7、R8、R9的一端连接外部电源电压V_IN。

NMOS管(MN10、MN11、MN9、MN5和MN6)的源极、电阻(R5和R4)的一端、二极管D2的负极、NPN管(QN8、QN7和QN6)的发射极、PNP管QP6的集电极和电容C2的一端连接地VSS。

PMOS管MP10的漏极与栅极相连接后连接PMOS管MP2、MP3、MP4、MP5、MP9的栅极以及NMOS管MN10、MN9的漏极；NMOS管MN10的栅极连接NMOS管MN11的漏极和PMOS管MP11的漏极；NMOS管MN8的源极连接电阻R5，MN8的漏极与栅极相连接后连接PMOS管MP9的漏极和MN9、MN11、MP11的栅极；NPN管QN8的集电极连接NMOS管MN7的栅极、MP2的漏极；电阻R6的一端连接NPN管QN8的基极，另一端连接NMOS管MN7的源极、NPN管QN7、QN6的基极；NMOS管MN5的漏极与栅极相连接后连接NMOS管MN6的栅极和PNP管QP5的集电极；PMOS管MP8的源极连接二极管D1的负极，PMOS管MP8的漏极与栅极相连接后连接PMOS管MP7的栅极和NMOS管MN6的漏极；NPN管QN7的集电极连接NMOS管MN2的栅极和PMOS管MP7的漏极；PNP管QP3的集电极与基极相连接后连接PNP管QP4的基极和NPN管QN3的集电极，PNP管QP4的集电极连接PMOS管MP7的源极；NPN管QN1的基极连接NPN管QN2、PNP管QP5的基极以及电阻R3和R4的公共端，NPN管QN1的集电极连接NPN管QN3的发射极，NPN管QN1的发射极连接电阻R1的一端，电阻R1的另一端连接电容C2的一端、电阻R2的一端和NPN管QN2的发射极；PNP管QP1的基极和集电极相连接后连接PNP管QP2的基极和NPN管QN4的集电极，NPN管QN4的基极与NPN管QN3的基极相互连接，NPN管QN4的发射极与NPN管QN2的集电极相互连接；NMOS管MN3的源极连接二极管D2的正极，NMOS管MN3的漏极与栅极相连接后连接PMOS管MP4的漏极和MN1的栅极；NMOS管MN1的源极连接NPN管QN6的集电极和电容C1的一端，NMOS管MN1的漏极连接PNP管QP2的集电极以及QN5和QP6的基极；PMOS管MP1的栅极连接PMOS管MP5、MP6的漏极、NPN管QN5的发射极和PNP管QP6的发射极，PMOS管MP1的漏极连接电容C1的另一端和电阻R3的另一端。

其中，NMOS管MN10、MN11和PMOS管MP11共同构成了启动电路；PMOS管MP10、MP9、NMOS管MN8、MN9、电阻R5共同构成了偏置电路；电阻R6作用是改变启动电路关断点，从而QN6开启一段时间后QN8才开启；NPN管的QN1和QN2的发射极面积比为8:1；PMOS管MP3和PNP管QP5为NPN管QN1、QN2提供基极偏置电流；NMOS管MN1为环路的密勒补偿提供作用，PMOS管MP7是为了与MN1支路保持对称，起到嵌位QP4的作用，从而减小QP3，4的镜像误差；PMOS管MP6的作用是当掉电情况下，为电路提供反向电流泄放通路。

本发明的工作原来为：

电源上电后，MP11首先导通，然后将MN10栅极电位拉高直到其开启，并通过其将MP10栅极电位拉低而导通，电流源电路开始工作。随后MP2、MN7、QN8、R6、R9构成的支路一对QN7和QN6进行启动，MP3、MN5、QP5构成的支路二对QN1～QN4进行启动，从而使得误差放大器脱离零简并点。当LDO的误差放大器脱离零简并点后，支路一中的QN8导通，将MN7的栅极电位拉低，从而关断启动支路一；启动支路二始终保持导通，为QN1～QN4提供基极电流。当LDO的输出电压低于设定的电压值时，内建参考电位的误差放大器会由于基准运放并未启动，使得L3和L2节点电位比稳定值偏低，功率管开启并对输出电容充电。当输出电压达到设定的电压值时，即输出采样电压达到误差放大器稳定工作点时，整个电路启动完成，并开始通过环路调节输出电压。

下面对本发明的LDO内建基准运放、BUFFER和输出级的原理进行具体说明。

假设QN1和QN2的电流分别为I1和I2，节点L1的电压为V_{BE_QN1}，节点L2的电压为V_{BE_QN2}，V_T是热电压，则

$V_{BE\_QN1}=V_T\ln \frac{I_1}{8I_S}$

$V_{BE\_QN2}=V_{T}ln\frac{I_2}{I_S}$

$I_1=\frac{V_{BE\_QN2}-V_{BE\_QN1}}{R_1}=\frac{V_T}{R_1}ln\frac{8I_1}{I_2}$

由于在LDO稳定工作时，I₁≈I₂,则：

$I_1\≈\frac{V_T}{R_1}ln8$

$V_{L1}\≈(I_1+I_2)R_2+V_{BE\_QN2}=2\frac{R_2}{R_1}{V}_{T}ln8+V_{BE\_QN2}$

可知，V_L1近似为一阶补偿的带隙基准电压，可通过调节R1和R2来设定V_L1的稳定值在零温度系数状态。

上述电路在提供基准电压的同时，还作为误差运算放大器，L1点便是运放的输入端，考虑误差运放的增益：

结点L1为运算放大器输入，通过两条路径到运放的输出点L3：

路径1：QN1→QP4→QN6→MN1→L3

增益为：

A_V1≈-G_{m_QN1}R_o1

其中G_{m_QN1}是QN1作为输入管的支路等效跨导，R_o1为运放输出点的等效输出阻抗。

路径2：QN2→QP1→QP2→L3

增益为：

A_V1≈G_{m_QN2}R_o1

其中G_{m_QN2}是QN2作为输入管的支路等效跨导，R_o1为运放输出点的等效输出阻抗。

又可知：

$G_{m\_QN1}\≈\frac{g_{m\_QN1}}{1+g_{m\_QN1}\[R_1+R_2\left|\right|(1/g_{m\_QN2})\left|\right|(1/{\mathrm{SC}}_2)\]}$

$G_{m\_QN2}\≈\frac{g_{m\_QN2}}{1+g_{m\_QN2}\[R_2\left|\right|(R_1+1/g_{m\_QN1})\left|\right|(1/{\mathrm{SC}}_2)\]}$

总的增益：

A_{v_EA}≈(G_{m_QN2}-G_{m_QN1})R_o1

Buffer级采用推挽输出结构，静态时MP5电流流过QP6实现电平位移，QN5截止。当负载发生重载跳轻载的情况时，LDO输出首先会升高，从而导致结点L3的电位升高，此时由于功率管栅极存在较大电容，导致结点L2的电位变化较慢，使得QP6关断，QN5开启，产生一股较大的充电电流，将功率管栅极电位快速拉升，提高LDO瞬态响应速度。当负载发生轻载跳重载的情况时，LDO输出首先会下降，从而导致结点L3的电位下降，，QN5保持关断状态，QP6电流增大，快速拉低功率管栅电位，起到增强瞬态响应的作用。因此，通过本发明中的推挽结构的Buffer级可以增强电路的瞬态调整能力。

下面对本发明的LDO环路频率分析进行具体说明。

本发明提出的LDO交流等效模型如图2所示。G_m为功率管跨导，G_{m_QN1}为误差运算放大器中QN1输入支路的等效跨导，G_{m_QN2}为误差运算放大器中QN2输入支路的等效跨导，g_m3为MN1源极的看进去的等效跨导，R_o1为运算放大器的输出电阻，R_o为LDO输出结点的等效电阻，CL为LDO输出等效负载电容。

小信号分析：

$-(v_{in}{G}_{m\_QN2}+v_1{g}_{m3})R_{o1}{G}_m=(v_{out}-v_1){\mathrm{SC}}_1+\frac{v_{out}}{Ro//(1/{\mathrm{SC}}_L)}$

v_inG_{m_QN1}+v₁g_m3＝(v_out-v₁)SC₁

假设C_L>>C₁,G_mR_o>>1,由上式得：

$\frac{v_{out}}{v_{in}}=\frac{-(G_{m\_QN2}-G_{m\_QN1})R_{o1}{G}_m{R}_o(1+\frac{C_1{G}_{m\_QN2}}{(G_{m\_QN2}-G_{m\_QN1})g_{m3}}S)}{\frac{R_o{C}_L{C}_1}{g_{m3}}{S}^2+R_{o1}{G}_m{R}_0{C}_{1}S+1}$

低频增益：

$A_{v\_LOOP}=-(G_{m\_QN2}-G_{m\_QN1})R_{o1}{G}_m{R}_o\frac{R_{F2}}{R_{F1}+R_{F2}}$

零极点：

$P_{-3db}=-\frac{1}{G_m{R}_0{R}_{o1}{C}_1}$

$P_{nd}=-\frac{g_{m3}{R}_{o1}{G}_m}{C_L}$

$Z_0=-\frac{(G_{m\_QN2}-G_{m\_QN1})g_{m3}}{G_{m\_QN1}{C}_1}$

Z0用于抵消次极点Pnd的影响，保证电路稳定工作。同时，电路中误差放大器中的C2与R2可以形成一对零极点对，而且零点频率低于极点频率，构成相位超前补偿，提高了电路稳定性。

图3给出了在典型情况下LDO的静态电流，从图中可以看到，静态电流约为2.12uA，实现了低功耗的目的。

Claims (1)

1.一种内嵌基准运算放大器的低压差线性稳压器，其特征在于，包括依次连接的启动电路、内建基准运放电路和输出级电路；其中，

所述启动电路由PMOS管MP2、MP9、MP10、MP11，NMOS管MN7、MN8、MN9、MN10、MN11，电阻R5、R6、R9，NPN型三极管QN8构成；其中，MP2的源极通过R9后接电源VIN，其栅极接MP9的栅极、MP10的栅极和MN10的漏极，其漏极接MN7的栅极和QN8的集电极；MN7的漏极接电源VIN，其源极通过R6接QN8的基极；QN8的发射极接地VSS；MP9的源极接电源VIN，其漏极接MN8的漏极；MN8的栅极接MN9的栅极、MN11的栅极和MP11的栅极，其源极通过R5后接地VSS；MP10的源极接电源VIN，其漏极接MN9的漏极；MN9的源极接地VSS；MP11的源极接电源，其漏极接MN10的栅极和MN11的漏极；MN11的源极接地VSS；MN10的源极接地VSS；

所述内建基准运放电路由PMOS管MP3、MP4、MP7、MP8，NMOS管MN1、MN2、MN3、MN5、MN6，PNP型三极管QP1、QP2、QP3、QP4、QP5，NPN型三极管QN1、QN2、QN3、QN4、QN6、QN7，二极管D1、D2，电阻R1、R2，电容C2构成；其中，MP3的源极接电源VIN，其栅极接MP2的栅极，其漏极接QP5的发射极、QN3的基极和QN4的基极；QP5的集电极接MN5的漏极；MN5的栅极和漏极互连，其栅极接MN6的栅极，其源极接地VSS；MN6的源极接地VSS，其漏极接MP8的漏极；MP8的栅极和漏极互连，其栅极接MP7的栅极，其源极接D1的负极；D1的正极接电源VIN；MP7的源极接QP4的集电极，其漏极接MN2的栅极和QN7的集电极；QP4的发射极接电源VIN，其基极接QP3的基极；MN2的漏极接电源VIN，其源极接MN7源极与R6的连接点；QN7的基极接QN6的基极，其发射极接地VSS；QP3的发射极接电源VIN，其集电极与基极互连，其集电极接QN3的集电极；QN3的发射极接QN1的集电极；QN1的基极接QN2的基极，其发射极依次通过R1和C2后接地VSS；QP1的发射极接电源VIN，其基极与集电极互连，其基极接QP2的基极，其集电极接QN4的集电极；QN4的发射极接QN2的集电极；QN2的发射极通过R2后接地VSS；QP2的发射极接电源VIN，其集电极接MN1的漏极；MN1的栅极接MN3的栅极，其源极接QN6的集电极；QN6的发射极接地VSS；MP4的源极接电源VIN，其栅极接MP3的栅极，其漏极接MN3的漏极；MN3的栅极与漏极互连，其源极接D2的正极；D2的负极接地VSS；三极管QP2的集电极与NMOS管MN1漏极之间的连接点连接到三极管QN5与三极管QP6的基极；电阻R1与电容C2之间的连接点连接到三极管QN2的发射极与电阻R2之间的连接点；

所述输出级电路由PMOS管MP1、MP5、MP6，NPN型三极管QN5，PNP型三极管QP6，电阻R3、R4、R7、R8，电容C1构成；其中，MP5的源极接电源VIN，其栅极接MP4的栅极，其漏极接QN5的发射极、QP6的发射极、MP6的漏极和MP1的栅极；QN5的集电极接电源VIN，其基极接QP6的基极；QP6的集电极接地VSS；MP6的源极通过R7后接电源VIN，其栅极通过R8后接电源VIN；MP1的源极接电源VIN，其漏极依次通过R3和R4后接地VSS；R3和R4的连接点接QP5的基极；MN1源极与QN6集电极的连接点通过C1后接MP1漏极与R3的连接点作为输出级电路的输出端。