CN104167387A - 晶圆级芯片的封装工艺 - Google Patents

晶圆级芯片的封装工艺 Download PDF

Info

Publication number
CN104167387A
CN104167387A CN201410378126.2A CN201410378126A CN104167387A CN 104167387 A CN104167387 A CN 104167387A CN 201410378126 A CN201410378126 A CN 201410378126A CN 104167387 A CN104167387 A CN 104167387A
Authority
CN
China
Prior art keywords
blind hole
wafer stage
stage chip
nozzle
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410378126.2A
Other languages
English (en)
Other versions
CN104167387B (zh
Inventor
赖芳奇
张志良
吕军
陈�胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Keyang Semiconductor Co., Ltd
Original Assignee
SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY Co Ltd filed Critical SUZHOU KEYANG PHOTOELECTRIC TECHNOLOGY Co Ltd
Priority to CN201410378126.2A priority Critical patent/CN104167387B/zh
Publication of CN104167387A publication Critical patent/CN104167387A/zh
Application granted granted Critical
Publication of CN104167387B publication Critical patent/CN104167387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明公开一种晶圆级芯片的封装工艺，包括以下步骤：将晶圆级芯片固定于所述晶圆级静电喷涂装置上；开启静电发生器从而使得金属托盘带上正电荷或负电荷，从而在晶圆级芯片表面、盲孔侧表面和底部形成一层均匀的保护光阻层；将曝光后的晶圆级芯片放置于封闭显影机的腔体内，对盲孔底部进行显影，暴露出盲孔底部的钝化层；通过蚀刻去除位于引脚焊盘正上方的钝化层、氧化硅层，从而露出引脚焊盘；在盲孔四壁、底部以及晶圆级芯片表面镀覆一金属导电层，此金属导电层与引脚焊盘电连接。本发明有利于在高深宽比的盲孔内，将保护光阻液均匀覆盖于盲孔四壁、底部，提升产品性能，也提高了后续显影的精度，进一步提升电性能、产品可靠性和良率。

Description

晶圆级芯片的封装工艺
技术领域
本发明涉及一种晶圆级芯片的封装工艺，属于半导体封装技术领域。
背景技术
目前，半导体芯片的TSV封装一般采用先开槽状开口，再开圆孔硅开口，使圆孔硅底部露出芯片的引脚焊盘，然后激光打孔打穿芯片引脚焊盘，完成电路的导出。这种方式，比较适合芯片引脚焊盘较大的结构，而对于芯片的引脚焊盘偏小的产品，在芯片的引脚焊盘上开圆孔的开口大小相对具有局限性，这就导致激光打孔的偏移量允许范围较小，激光打孔容易打到圆孔边缘的硅造成短路，从而使产品的不良率较高；其次，由于底部盲孔的焊盘厚度仅为1um左右，且此种方式封装线路和晶圆触点连接是环形的线接触，接触面积很有限，同时受热冲击或者机械冲击的情况下，容易造成触点处断裂等不良，可靠性较差。
发明内容
本发明目的是提供一种晶圆级芯片的封装工艺，该重布线制造工艺其封装线路和晶圆触点采用面接触，增大接触面积，提升电性能和产品可靠性；其次，有利于在高深宽比的盲孔内，将保护光阻液均匀覆盖于盲孔四壁、底部，提升产品性能，也提高了后续显影的精度，进一步提升电性能、产品可靠性和良率。
为达到上述目的，本发明采用的技术方案是：一种晶圆级芯片的封装工艺，所述晶圆级芯片表面的四周边缘区域分布有若干个盲孔，所述晶圆级芯片表面和盲孔侧表面、底部具有钝化层，位于此盲孔底部钝化层下方具有氧化硅层，一引脚焊盘位于氧化硅层与盲孔相背的一侧且位于盲孔正下方；所述重布线制造工艺包括以下步骤：
步骤一、将晶圆级芯片固定于所述晶圆级静电喷涂装置上；所述晶圆级静电喷涂装置包括腔体、金属托盘、喷嘴和静电发生器，所述喷嘴上端安装有高压气体输入管，喷嘴侧壁安装有用于传输保护光阻层的液体传输管，所述金属托盘设置于腔体底部的中央区域，所述静电发生器的第一电极输出端通过导线连接到金属托盘，所述静电发生器的第二电极输出端通过导线连接到喷嘴，所述晶圆级芯片放置于所述金属托盘上表面上，至少2个固定于金属托盘边缘区域的压爪夹持所述晶圆级芯片边缘区；
步骤二、开启所述静电发生器从而使得金属托盘带上正电荷或负电荷，喷嘴带上正电荷或负电荷，金属托盘和喷嘴带电荷相反，保护光阻液从液体传输管进入喷嘴并在来自高压气体输入管的高压氮气驱动下，喷射至晶圆级芯片表面、盲孔侧表面和底部从而在晶圆级芯片表面、盲孔侧表面和底部形成一层均匀的保护光阻层，所述保护光阻液带上正电荷或负电荷；
步骤三、使用步进曝光机对晶圆级芯片的盲孔底部保护光阻层进行曝光；
步骤四、将曝光后的晶圆级芯片放置于封闭显影机的腔体内，对盲孔底部进行显影，显出工艺窗口从而暴露出盲孔底部的钝化层；
步骤五、通过蚀刻去除位于引脚焊盘正上方的钝化层、氧化硅层，从而露出引脚焊盘；
步骤六、用物理气相沉积或者电子束蒸发在盲孔四壁、底部以及晶圆级芯片表面镀覆一金属导电层，此金属导电层与引脚焊盘电连接；
步骤七、在金属导电层与钝化层相背的表面制作一防焊层，此防焊层上开设若干个通孔，一焊球通过所述通孔与金属导电层电连接。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，所述金属托盘带上正电荷，所述喷嘴带上负电荷，所述保护光阻液带上负电荷。
2. 上述方案中，所述喷嘴从上往下以一定的步进移动来回喷涂，完成一个整面喷涂。
3. 上述方案中，所述喷嘴绕其轴线旋转。
4. 上述方案中，所示步骤四中同时对封闭显影机的腔体进行压送气体形成高压，从而有利于显影液与盲孔内保护光阻层充分接触。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
本发明晶圆级芯片的封装工艺，其封装线路和晶圆触点采用面接触，增大接触面积，提升电性能和产品可靠性；其次，有利于在高深宽比的盲孔内，将保护光阻液均匀覆盖于盲孔四壁、底部，提升产品性能，也提高了后续显影的精度，进一步提升电性能、产品可靠性和良率。
附图说明
附图1为本发明重布线后晶圆级芯片的结构示意图；
附图2~6为本发明晶圆级芯片重布线流程示意图；
附图7为本发明晶圆级静电喷涂装置结构示意图；
附图8~10为本发明显影工艺流程图。
以上附图中：1、晶圆级芯片；2、盲孔；3、钝化层；4、氧化硅层；5、引脚焊盘；6、晶圆级静电喷涂装置；7、腔体；8、金属托盘；9、喷嘴；10、静电发生器；11、高压气体输入管；12、液体传输管；13、压爪；14、保护光阻层；15、封闭显影机；16、金属导电层；17、防焊层；18、通孔；19、焊球。
具体实施方式
下面结合实施例对本发明作进一步描述：
实施例：一种晶圆级芯片的封装工艺，所述晶圆级芯片1表面的四周边缘区域分布有若干个盲孔2，所述晶圆级芯片1表面和盲孔2侧表面、底部具有钝化层3，位于此盲孔2底部钝化层3下方具有氧化硅层4，一引脚焊盘5位于氧化硅层4与盲孔2相背的一侧且位于盲孔2正下方；所述重布线制造工艺包括以下步骤：
步骤一、将晶圆级芯片1固定于所述晶圆级静电喷涂装置6上；所述晶圆级静电喷涂装置6包括腔体7、金属托盘8、喷嘴9和静电发生器10，所述喷嘴9上端安装有高压气体输入管11，喷嘴9侧壁安装有用于传输保护光阻层的液体传输管12，所述金属托盘8设置于腔体7底部的中央区域，所述静电发生器10的第一电极输出端通过导线连接到金属托盘8，所述静电发生器10的第二电极输出端通过导线连接到喷嘴9，所述晶圆级芯片1放置于所述金属托盘8上表面上，至少2个固定于金属托盘8边缘区域的压爪13夹持所述晶圆级芯片1边缘区；
步骤二、开启所述静电发生器10从而使得金属托盘8带上正电荷或负电荷，喷嘴9带上正电荷或负电荷，金属托盘8和喷嘴9带电荷相反，保护光阻液从液体传输管12进入喷嘴9并在来自高压气体输入管11的高压氮气驱动下，喷射至晶圆级芯片1表面、盲孔2侧表面和底部从而在晶圆级芯片1表面、盲孔2侧表面和底部形成一层均匀的保护光阻层14，所述保护光阻液带上正电荷或负电荷；
步骤三、使用步进曝光机对晶圆级芯片1的盲孔2底部保护光阻层14进行曝光；
步骤四、将曝光后的晶圆级芯片1放置于封闭显影机15的腔体内，对盲孔2底部进行显影，显出工艺窗口从而暴露出盲孔2底部的钝化层3，同时对封闭显影机15的腔体进行压送气体形成高压，从而有利于显影液与盲孔2内保护光阻层14充分接触；
如附图8所示，表示将显影腔体的气体抽走，使腔体内达到一种低真空状态，气泡和腔体间的液面上下形成压力差，这样气泡就会自然往上升；
如附图9所示，当气泡上升到液面上时会爆破，药水和底部也会充分接触；
如附图10所示，显影液和底部需要显影的部分充分接触保证了充分的显影，这样显影效果可以得到保障；
步骤五、通过蚀刻去除位于引脚焊盘5正上方的钝化层3、氧化硅层4，从而露出引脚焊盘5；
步骤六、用物理气相沉积或者电子束蒸发在盲孔2四壁、底部以及晶圆级芯片1表面镀覆一金属导电层16，此金属导电层16与引脚焊盘5电连接；
步骤七、在金属导电层16与钝化层3相背的表面制作一防焊层17，此防焊层17上开设若干个通孔18，一焊球19通过所述通孔18与金属导电层16电连接。
上述金属托盘8带上正电荷，所述喷嘴9带上负电荷，所述保护光阻液带上负电荷。
上述喷嘴9从上往下以一定的步进移动来回喷涂，完成一个整面喷涂。
采用上述晶圆级芯片的封装工艺时，其封装线路和晶圆触点采用面接触，增大接触面积，提升电性能和产品可靠性；其次，有利于在高深宽比的盲孔内，将保护光阻液均匀覆盖于盲孔四壁、底部，提升产品性能，也提高了后续显影的精度，进一步提升电性能、产品可靠性和良率。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (5)

1. 一种晶圆级芯片的封装工艺，其特征在于：所述晶圆级芯片（1）表面的四周边缘区域分布有若干个盲孔（2），所述晶圆级芯片（1）表面和盲孔（2）侧表面、底部具有钝化层（3），位于此盲孔（2）底部钝化层（3）下方具有氧化硅层（4），一引脚焊盘（5）位于氧化硅层（4）与盲孔（2）相背的一侧且位于盲孔（2）正下方；所述重布线制造工艺包括以下步骤：
步骤一、将晶圆级芯片（1）固定于所述晶圆级静电喷涂装置（6）上；所述晶圆级静电喷涂装置（6）包括腔体（7）、金属托盘（8）、喷嘴（9）和静电发生器（10），所述喷嘴（9）上端安装有高压气体输入管（11），喷嘴（9）侧壁安装有用于传输保护光阻层的液体传输管（12），所述金属托盘（8）设置于腔体（7）底部的中央区域，所述静电发生器（10）的第一电极输出端通过导线连接到金属托盘（8），所述静电发生器（10）的第二电极输出端通过导线连接到喷嘴（9），所述晶圆级芯片（1）放置于所述金属托盘（8）上表面上，至少2个固定于金属托盘（8）边缘区域的压爪（13）夹持所述晶圆级芯片（1）边缘区；
步骤二、开启所述静电发生器（10）从而使得金属托盘（8）带上正电荷或负电荷，喷嘴（9）带上正电荷或负电荷，金属托盘（8）和喷嘴（9）带电荷相反，保护光阻液从液体传输管（12）进入喷嘴（9）并在来自高压气体输入管（11）的高压氮气驱动下，喷射至晶圆级芯片（1）表面、盲孔（2）侧表面和底部从而在晶圆级芯片（1）表面、盲孔（2）侧表面和底部形成一层均匀的保护光阻层（14），所述保护光阻液带上正电荷或负电荷；
步骤三、使用步进曝光机对晶圆级芯片（1）的盲孔（2）底部保护光阻层（14）进行曝光；
步骤四、将曝光后的晶圆级芯片（1）放置于封闭显影机（15）的腔体内，对盲孔（2）底部进行显影，显出工艺窗口从而暴露出盲孔（2）底部的钝化层（3）；
步骤五、通过蚀刻去除位于引脚焊盘（5）正上方的钝化层（3）、氧化硅层（4），从而露出引脚焊盘（5）；
步骤六、用物理气相沉积或者电子束蒸发在盲孔（2）四壁、底部以及晶圆级芯片（1）表面镀覆一金属导电层（16），此金属导电层（16）与引脚焊盘（5）电连接；
步骤七、在金属导电层（16）与钝化层（3）相背的表面制作一防焊层（17），此防焊层（17）上开设若干个通孔（18），一焊球（19）通过所述通孔（18）与金属导电层（16）电连接。
2. 根据权利要求1 所述的晶圆级芯片的封装工艺，其特征在于：所述金属托盘（8）带上正电荷，所述喷嘴（9）带上负电荷，所述保护光阻液带上负电荷。
3. 根据权利要求1 所述的晶圆级芯片的封装工艺，其特征在于：所示步骤四中同时对封闭显影机（15）的腔体进行压送气体形成高压，从而有利于显影液与盲孔（2）内保护光阻层（14）充分接触。
4. 根据权利要求1 所述的晶圆级芯片的封装工艺，其特征在于：所述喷嘴（9）从上往下以一定的步进移动来回喷涂，完成一个整面喷涂。
5. 根据权利要求1 所述的晶圆级芯片的封装工艺，其特征在于：所述喷嘴（9）绕其轴线旋转。
CN201410378126.2A 2014-08-04 2014-08-04 晶圆级芯片的封装工艺 Active CN104167387B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410378126.2A CN104167387B (zh) 2014-08-04 2014-08-04 晶圆级芯片的封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410378126.2A CN104167387B (zh) 2014-08-04 2014-08-04 晶圆级芯片的封装工艺

Publications (2)

Publication Number Publication Date
CN104167387A true CN104167387A (zh) 2014-11-26
CN104167387B CN104167387B (zh) 2017-05-17

Family

ID=51911150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410378126.2A Active CN104167387B (zh) 2014-08-04 2014-08-04 晶圆级芯片的封装工艺

Country Status (1)

Country Link
CN (1) CN104167387B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构
CN108461627A (zh) * 2017-02-22 2018-08-28 Tdk株式会社 磁传感器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004044273A1 (en) * 2002-11-12 2004-05-27 Asm Nutool, Inc. Electropolishing system and process
CN201289581Y (zh) * 2008-07-16 2009-08-12 欣兴电子股份有限公司 一种电路板制作设备
CN102321235A (zh) * 2011-06-28 2012-01-18 四川大学 聚3,4-乙撑二氧噻吩及其复合物阵列的制备方法
CN103096633A (zh) * 2011-11-03 2013-05-08 深南电路有限公司 线路板阻焊方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004044273A1 (en) * 2002-11-12 2004-05-27 Asm Nutool, Inc. Electropolishing system and process
CN201289581Y (zh) * 2008-07-16 2009-08-12 欣兴电子股份有限公司 一种电路板制作设备
CN102321235A (zh) * 2011-06-28 2012-01-18 四川大学 聚3,4-乙撑二氧噻吩及其复合物阵列的制备方法
CN103096633A (zh) * 2011-11-03 2013-05-08 深南电路有限公司 线路板阻焊方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106229272A (zh) * 2016-08-23 2016-12-14 苏州科阳光电科技有限公司 晶圆级芯片封装方法及结构
CN108461627A (zh) * 2017-02-22 2018-08-28 Tdk株式会社 磁传感器及其制造方法

Also Published As

Publication number Publication date
CN104167387B (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
US9773684B2 (en) Method of manufacturing fan out wafer level package
TWI550802B (zh) 晶片封裝體及其製造方法
TWI569400B (zh) 晶片封裝體及其形成方法
TWI446512B (zh) 晶片封裝體及其形成方法
CN101800207B (zh) 半导体器件的封装结构及其制造方法
US9548282B2 (en) Metal contact for semiconductor device
US9769927B2 (en) Structural body and method for manufacturing same
TWI493634B (zh) 晶片封裝體及其形成方法
CN103426838A (zh) 晶片封装体及其形成方法
CN106206632A (zh) 晶片封装体及其制造方法
CN105304585A (zh) 侧壁及背面带有绝缘保护的芯片封装结构及方法
CN104167387A (zh) 晶圆级芯片的封装工艺
US9312175B2 (en) Surface modified TSV structure and methods thereof
CN105655365B (zh) 半导体芯片封装结构及其封装方法
CN103779245A (zh) 芯片封装方法及封装结构
US9893003B2 (en) Package substrate and flip-chip package circuit including the same
TWI593079B (zh) 電子封裝件及其製法
US20080153263A1 (en) Singulation method of semiconductor device
CN104167386A (zh) 用于晶圆级芯片的重布线制造工艺
US10008478B2 (en) Fabricating method for wafer-level packaging
CN106935558A (zh) 晶片封装体及其制造方法
CN111627857A (zh) 封装方法及封装结构
CN204029766U (zh) 晶圆级芯片用喷涂装置
TWI549202B (zh) 晶片封裝體及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 215143, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou

Patentee after: Suzhou Keyang Semiconductor Co., Ltd

Address before: 215143, No. 568, Fang Qiao Road, Lake Industrial Park, Xiangcheng Economic Development Zone, Jiangsu, Suzhou

Patentee before: SUZHOU KEYANG PHOTOELECTRIC SCIENCE & TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder