CN104167364B - 一种缩小版场效应管的制造方法 - Google Patents

一种缩小版场效应管的制造方法 Download PDF

Info

Publication number
CN104167364B
CN104167364B CN201410427093.6A CN201410427093A CN104167364B CN 104167364 B CN104167364 B CN 104167364B CN 201410427093 A CN201410427093 A CN 201410427093A CN 104167364 B CN104167364 B CN 104167364B
Authority
CN
China
Prior art keywords
type
region
field limiting
limiting ring
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410427093.6A
Other languages
English (en)
Other versions
CN104167364A (zh
Inventor
于波
董彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Zhonghuan Semiconductor Joint Stock Co Ltd
Original Assignee
Tianjin Zhonghuan Semiconductor Joint Stock Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Zhonghuan Semiconductor Joint Stock Co Ltd filed Critical Tianjin Zhonghuan Semiconductor Joint Stock Co Ltd
Priority to CN201410427093.6A priority Critical patent/CN104167364B/zh
Publication of CN104167364A publication Critical patent/CN104167364A/zh
Application granted granted Critical
Publication of CN104167364B publication Critical patent/CN104167364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Abstract

本发明公开了一种缩小版场效应管的制造方法。该方法首先在N型硅外延片上制作场限环、终端扩展及主结过渡区结构,然后制作出N型截止环及多晶结构,再制作出接触孔和正面金属结构电极,最后制作出背面金属结构。通过采用场限环和终端扩展技术,经优化的尺寸结构、注入剂量及能量、推进温度及时间,成功制造出缩小版场效应管。在保证原有芯片性能的前提下,较原有采用电阻场板技术的场效应管芯片面积缩小了17.8%,以6寸硅片计算,单片硅片所制作出的芯片数由1070支增加到1257支,芯片数量增加17.47%,大大降低了单位芯片的成本,从而满足了市场需求。

Description

一种缩小版场效应管的制造方法
技术领域
本发明涉及功率器件领域中一种缩小版场效应管的制造方法。
背景技术
近年来,迅猛发展的电子市场给高压大电流半导体注入了新的活力,场效应管得到了蓬勃的发展。这种电流垂直流动的双扩散MOS器件是电压控制型器件。在合适的栅极电压的控制下,半导体表面反型,形成导电沟道,于是漏极和源极之间流过适量的电流。它兼有双极晶体管和普通MOS器件的优点。与双极晶体管相比,它的开关速度,开关损耗小;输入阻抗高,驱动功率小;频率特性好;跨导高度线性。
但随着市场竞争不断激化,出于单位芯片的成本考虑市场需求在保持原有芯片性能的前提下尽可能缩小芯片面积,因此场效应管芯片的小型化也就成为了目前市场的主流趋势,也是我们急于开发的重要课题。
发明内容
本发明的目的是提供一种缩小版场效应管的制造方法。芯片尺寸的缩小主要是通过两种方式:1、优化器件单胞设计缩小主芯片面积;2、优化外围耐压环设计缩小保护环变面积。本发明设计的缩小版场效应管采用的是第二种方法,也就是优化耐压环设计方案。
本发明为实现上述目的采取的技术方案是:一种缩小版场效应管的制造方法,其特征在于:首先在N型硅外延片上制作主结过渡区和场限环,接着制作出N型截止环,接着通过高温推进,场限环形成为终端扩展结构,接着制作出多晶硅结构,最后制作出背面金属结构,其步骤是:
步骤一.经过一次氧化在N型硅外延片表面生长一层氧化硅绝缘介质膜,通过光刻方法制作出场限环区域及主结过渡区域,并对场限环区域和主结过渡区域加以注入P型离子;
步骤二.经过二次氧化在N型硅外延片表面生长一层氧化硅绝缘介质膜,通过光刻方法制作出N型截止环区,并对N型截止环区注入N型离子,在高温推进作用下扩散形成N型截止环和终端扩展结构;
步骤三.通过氧化形成栅氧,然后淀积掺磷多晶硅后,通过光刻方法制作出多晶栅图形,通过干法刻蚀形成多晶栅结构,对整体区域注入P型离子,并通过高温推进强化终端扩展结构;
步骤四.通过光刻方法对N型截止环区再次注入N型离子,强化N型截止环;
步骤五.通过化学气相淀积方法淀出绝缘介质层,利用光刻方法制作出接触孔图形,通过湿法刻蚀和干法刻蚀刻蚀出接触孔;
步骤六.通过物理淀积方法在硅片表面淀积一层金属,再利用光刻方法制作出正面金属结构图形,最后利用湿法刻蚀方法刻蚀出金属场板、栅极电极及源极电极;
步骤七.最后利用研磨方法将硅片减薄,利用蒸发方法在硅片背面蒸发上金属,制作出背面漏极电极。
本发明产生的有益效果是:通过采用场限环和终端扩展技术,经优化的尺寸结构、注入剂量及能量、推进温度及时间,成功制造出缩小版场效应管。在保证原有芯片性能的前提下,较原有采用电阻场板技术的场效应管芯片面积缩小了17.8%,以6寸硅片计算,单片硅片所制作出的芯片数由1070支增加到1257支,芯片数量增加17.47%,大大降低了单位芯片的成本,从而满足了市场需求。
附图说明
图1是缩小版场效应管俯视示意图;
图中A显示为场限环和终端扩展结构部分;
图2、图3、图4、图5、图6分别是图1中场限环和终端扩展结构部分A的分层剖面图。
具体实施方式
以下结合附图和实施例对本发明作进一步说明:
一、 制作光刻板,根据反向抑制电压600V和导通电流7A制作出芯片面积为3720μm*3120μm的场效应管的光刻板转移图形(参见图1),图中A显示为场限环和终端扩展结构部分。
二、参见图2,经过一次氧化在N型硅外延片表面生长一层氧化硅绝缘介质膜(场氧,宽度为220.5μm)1,从有源区开始(图2中从右至左),在经过一次氧化生长的氧化硅绝缘介质膜之上的43μm处通过光刻方法制作出主结过渡区3;在氧化硅绝缘介质膜之上距主结过渡区10μm处通过光刻方法制作出宽度为10μm的第一条场限环区域2,在氧化硅绝缘介质膜之上距第一条场限环区域10μm处通过光刻方法制作出宽度为10μm的第二条场限环区域2,在氧化硅绝缘介质膜之上距第二条场限环区域10μm处通过光刻方法制作出宽度为10μm的第三条场限环区域2,在氧化硅绝缘介质膜之上距第三条场限环区域12μm处通过光刻方法制作出宽度为10μm的第四条场限环区域2,在氧化硅绝缘介质膜之上距第四条场限环区域13μm处通过光刻方法制作出宽度为14μm的第五条场限环区域2,并对五条场限环区域2和主结过渡区域3分别加以注入浓度为4.5E13/ cm2的P型离子硼。
三、参照图3,经过二次氧化在N型硅外延片表面生长一层氧化硅绝缘介质膜,在经过二次氧化生长的氧化硅绝缘介质膜之上左端的11.5μm处通过光刻方法制作出N型截止环4,并对截止环4注入浓度为1.0E12/cm2的N型离子磷;之后以温度为1150℃高温推进540min,形成五个终端扩展结构5和N型截止环4。
四、参照图4,通过氧化形成栅氧,然后淀积掺磷多晶硅后,通过光刻方法制作出多晶栅图形,在距左端9.5μm处的 N型截止环4和二次氧化生长的氧化硅绝缘介质膜之上以及在右端的主结过渡区3结构之上分别形成宽度为8μm和宽度为38μm的多晶栅结构6,并对整体区域注入浓度为4.3E12/cm2的P型离子硼,并加以温度为1150℃高温推进 120min,以强化终端扩展结构5。
五、参照图5,通过光刻方法对N截止环4区注入浓度为5.0E15/cm2的N型离子磷,以强化N型截止环4。
六、参照图5,通过化学气相淀积方法在强化的N型截止环区4、终端扩展结构5及主结过渡区3淀积出绝缘介质层7,并在距左端63μm的第五个终端扩展结构5之上和距右端32μm处的多晶栅结构6之上分别通过湿法刻蚀和干法刻蚀刻蚀出宽度为3μm的条形接触孔8。
七、参照图6,通过物理气相淀积方法在强化的N型截止环区4、终端扩展区5及主结过渡区3淀积出正面金属层,利用湿法刻蚀方法在距左端49.5μm的绝缘介质层之上刻蚀出宽度为34μm的金属场板9,在距右端23μm处的绝缘介质层之上刻蚀出宽度为30μm的栅极电极10以及自右端起刻蚀出宽度为17μm源极电极11。
八、最后利过研磨方法最终将硅片减薄到280μm,利用蒸发方法在硅片背面蒸发上金属,制作出背面漏极电极。
本实施例的7A 600V场效应管经检测后的各项参数经标准评定均达到了规格要求(见下表)

Claims (7)

1.一种缩小版场效应管的制造方法,其特征在于:首先在N型硅外延片上制作主结过渡区和场限环,接着制作出N型截止环,接着通过高温推进,场限环形成为终端扩展结构,接着制作出多晶硅结构,再制作出接触孔和正面金属结构电极,最后制作出背面金属结构,其步骤是:
步骤一.经过一次氧化在N型硅外延片表面生长一层氧化硅绝缘介质膜,通过光刻方法制作出场限环区域及主结过渡区域,并对场限环区域和主结过渡区域加以注入P型离子;
步骤二.经过二次氧化在N型硅外延片表面生长一层氧化硅绝缘介质膜,通过光刻方法制作出N型截止环区,并对N型截止环区注入N型离子,在高温推进作用下扩散形成N型截止环和终端扩展结构;
步骤三.通过氧化形成栅氧,然后淀积掺磷多晶硅后,通过光刻方法制作出多晶栅图形,通过干法刻蚀形成多晶栅结构,对整体区域注入P型离子,并通过高温推进强化终端扩展结构;
步骤四.通过光刻方法对N型截止环区再次注入N型离子,强化N型截止环;
步骤五.通过化学气相淀积方法淀积出绝缘介质层,利用光刻方法制作出接触孔图形,通过湿法刻蚀和干法刻蚀刻蚀出接触孔;
步骤六.通过物理淀积方法在硅片表面淀积一层金属,再利用光刻方法制作出正面金属结构图形,最后利用湿法刻蚀方法刻蚀出金属场板、栅极电极及源极电极;
步骤七.最后利用研磨方法将硅片减薄,利用蒸发方法在硅片背面蒸发上金属,制作出背面漏极电极;
从有源区开始,在经过一次氧化生长的氧化硅绝缘介质膜之上的43μm处通过光刻方法制作出主结过渡区;在氧化硅绝缘介质膜之上距主结过渡区10μm处通过光刻方法制作出宽度为10μm的第一条场限环区域,在氧化硅绝缘介质膜之上距第一条场限环区域10μm处通过光刻方法制作出宽度为10μm的第二条场限环区域,在氧化硅绝缘介质膜之上距第二条场限环区域10μm处通过光刻方法制作出宽度为10μm的第三条场限环区域,在氧化硅绝缘介质膜之上距第三条场限环区域12μm处通过光刻方法制作出宽度为10μm的第四条场限环区域,在氧化硅绝缘介质膜之上距第四条场限环区域13μm处通过光刻方法制作出宽度为14μm的第五条场限环区域,并对五条场限环区域分别加以注入浓度为4.5E13/ cm2的P型离子硼。
2.根据权利要求1所述的一种缩小版场效应管的制造方法,其特征在于:在经过二次氧化生长的氧化硅绝缘介质膜之上左端的11.5μm处通过光刻方法制作出N型截止环,并对N型截止环注入浓度为1.0E12/cm2的N型离子磷;之后以温度为1150℃高温推进540min,形成五个终端扩展结构和N型截止环。
3.根据权利要求2所述的一种缩小版场效应管的制造方法,其特征在于:在距左端9.5μm处的 N型截止环和二次氧化生长的氧化硅绝缘介质膜之上以及在右端的主结过渡区结构之上分别形成宽度为8μm和宽度为38μm的多晶栅结构,并对整体区域注入浓度为4.3E12/cm2的P型离子硼,并加以温度为1150℃高温推进 120min,以强化终端扩展结构。
4.根据权利要求3所述的一种缩小版场效应管的制造方法,其特征在于:通过光刻方法对N截止环区注入浓度为5.0E15/cm2的N型离子磷,以强化N型截止环。
5.根据权利要求4所述的一种缩小版场效应管的制造方法,其特征在于:通过化学气相淀积方法在强化的N型截止环区、终端扩展区及主结过渡区淀积出绝缘介质层,并在距左端63μm的第五个终端扩展结构之上和距右端32μm处的多晶栅结构之上分别通过湿法刻蚀和干法刻蚀刻蚀出宽度为3μm的条形接触孔。
6.根据权利要求5所述的一种缩小版场效应管的制造方法,其特征在于:通过物理气相淀积方法在强化的N型截止环区、终端扩展区及主结过渡区淀积出正面金属层,利用湿法刻蚀方法在距左端49.5μm的绝缘介质层之上刻蚀出宽度为34μm的金属场板,在距右端23μm处的绝缘介质层之上刻蚀出宽度为30μm的栅极电极以及自右端起刻蚀出宽度为17μm源极电极。
7.根据权利要求6所述的一种缩小版场效应管的制造方法,其特征在于:最后利用研磨方法最终将硅片减薄到280μm,并利用蒸发方法在硅片背面蒸发上金属,制作出背面漏极电极。
CN201410427093.6A 2014-08-27 2014-08-27 一种缩小版场效应管的制造方法 Active CN104167364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410427093.6A CN104167364B (zh) 2014-08-27 2014-08-27 一种缩小版场效应管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410427093.6A CN104167364B (zh) 2014-08-27 2014-08-27 一种缩小版场效应管的制造方法

Publications (2)

Publication Number Publication Date
CN104167364A CN104167364A (zh) 2014-11-26
CN104167364B true CN104167364B (zh) 2017-06-16

Family

ID=51911134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410427093.6A Active CN104167364B (zh) 2014-08-27 2014-08-27 一种缩小版场效应管的制造方法

Country Status (1)

Country Link
CN (1) CN104167364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113903667A (zh) * 2021-09-08 2022-01-07 上海先进半导体制造有限公司 场限环结构的制备方法及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311287A (zh) * 2013-03-11 2013-09-18 电子科技大学 一种具有系列p浮空埋层的rc-igbt

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100485131B1 (ko) * 2002-10-18 2005-04-25 재단법인서울대학교산학협력재단 반도체 소자의 접합 마감 구조
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311287A (zh) * 2013-03-11 2013-09-18 电子科技大学 一种具有系列p浮空埋层的rc-igbt

Also Published As

Publication number Publication date
CN104167364A (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN110459602A (zh) 具有纵向浮空场板的器件及其制造方法
CN102916048A (zh) 一种基于体硅材料的无结硅纳米线晶体管及其制备方法
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
CN114975602A (zh) 一种高可靠性的igbt芯片及其制作方法
CN103578967A (zh) 改善沟槽型igbt 栅极击穿能力的制备方法
CN104167364B (zh) 一种缩小版场效应管的制造方法
CN103646965A (zh) 一种jfet器件及其制造方法
CN103681817A (zh) Igbt器件及其制作方法
CN104201208A (zh) 一种恒流jfet器件及其制造方法
CN208062057U (zh) 一种鳍式沟道的氧化镓基垂直场效应晶体管
CN115117151B (zh) 一种具复合元胞结构的igbt芯片及其制作方法
CN104282750B (zh) 主辅栅分立控制u形沟道无掺杂场效应晶体管
CN105742179B (zh) 一种igbt器件的制备方法
CN115084224A (zh) 一种垂直结构的NiO/Ga2O3 JFET及其制备方法
CN104465737A (zh) 体硅双栅绝缘隧穿基极双极晶体管及其制造方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
CN204315577U (zh) 一种二极管结构
CN104934469A (zh) 一种igbt终端结构及其制造方法
CN204332965U (zh) 一种平面栅igbt
CN105336774B (zh) 垂直双扩散场效应晶体管及其制作方法
CN107302020A (zh) 一种沟槽栅rc‑igbt及其制备方法
CN106356304A (zh) 半导体制作工艺
CN104241128B (zh) 一种垂直SiGe FinFET的制备方法
CN106298946A (zh) 一种降低低压Trench DMOS导通电阻的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant