CN104160628A - 用于将模拟信号转换成数字信号的装置 - Google Patents
用于将模拟信号转换成数字信号的装置 Download PDFInfo
- Publication number
- CN104160628A CN104160628A CN201380011300.3A CN201380011300A CN104160628A CN 104160628 A CN104160628 A CN 104160628A CN 201380011300 A CN201380011300 A CN 201380011300A CN 104160628 A CN104160628 A CN 104160628A
- Authority
- CN
- China
- Prior art keywords
- analog signal
- value
- converted
- signal
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/345—Analogue value compared with reference values for direct conversion to a residue number representation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
用于将多个信道的模拟信号转换成数字信号的方法和装置。共用电路(2,3)产生对应于数字信号的高阶位的第一模拟信号。对于每个信道,第一装置将第一模拟信号与待转换的信号比较。第一装置(18)存储与接近待转换的信号的第一模拟信号的值相对应的高阶位。装置(9)存储待转换的模拟信号与所述第一检测值之间的偏差。产生装置(11,12)产生预定数量的第二模拟信号。第二装置通过逐次逼近,将所述第二模拟信号与所述偏差比较。装置(20)存储与所述第二装置的比较所产生的结果相对应的低阶位。装置(22)组合所述高阶位和所述低阶位。
Description
技术领域
本发明涉及将模拟信号转换成数字信号的领域。
尤其是在包括传感器的矩阵的成像器的领域中,存在(present)于传感器的列的端部的模拟信号需要被转换成数字信号。
背景技术
文献US-2007/0279506描述了一种借助于阶跃和通过逐次逼近而进行转换的转换装置。然而,该装置不太令人满意,特别是由于大量电子元器件的使用,使得原始的模拟信号和所获得的数字信号之间通信缓慢且具有不确定性。
至于传感器的列的宽度趋于降低,以改善图像的质量,难题出现。该难题与转换的速度有关,降低所用的电子电路的电能消耗,获得高分辨率,即获得高比特数的数字信号,获得可靠的数字信号,即尽可能准确的表示该模拟信号,减少所述电子电路所占据的区域,电子电路的宽度须和传感器的列的宽度相匹配。
发明内容
本发明目的是提供一种解决这些难题的方法。
一种用于将分别存在于多个信道的模拟信号转换成数字信号的方法被提供。
该方法包括:产生共用于所有的信道(common to all the channels)的连续的预定的第一模拟信号,该第一模拟信号在具有宽的连续阶位的阶梯中(in a staircase with wide successive steps)具有预定值,每一个值对应于数字信号的最高有效位(m)。
对于每一个信道,该方法包括:依次将待转换的模拟信号的值和每个所述预定值比较;检测与待转换的模拟信号的值接近的第一模拟信号的预定的第一值;存储与所述检测的预定的第一值相对应的最高有效位的值;存储由待转换的模拟信号的值和所述检测的预定值之间的差值所产生的残余或剩余部分;通过逐次逼近将所述残余或剩余部分与被包含在模拟信号的两个边界值之间的预定的第二模拟信号比较,其之间的差值大于所述连续的所述阶位(step);依次存储与数字信号的最低有效位相对应的、通过逐次逼近所比较的结果的状态。
然后,对于每一个信道,该方法包括:组合最高有效位和最低有效位,以传送与待转换的模拟信号的值相对应的数字信号,该数字信号包含除了最高位的最低有效位以及最高有效位,其中最低有效位的最高位被添加至该最高有效位。
该方法可能包括:以递减顺序依次将待转换的模拟信号的值和每个所述预定值比较,检测小于待转换的模拟信号的值的第一模拟信号的预定的第一值。
一种用于将分别存在于多个信道的模拟信号转换成数字信号的装置也被提供。
该装置包括:共用的(common)产生电路,其能够产生连续的预定的第一模拟信号,该第一模拟信号具有与数字信号的最高有效位相对应的预定的第一值。
此外,对于每一个信道,该装置包括局部电路,该局部电路包括:第一比较装置,其包括单个比较器,该单个比较器用于将所述预定的第一模拟信号和待转换的模拟信号比较;第一装置,其用于存储数字信号的最高有效位,该数字信号的最高有效位对应于预定的第一模拟信号的值,该第一模拟信号接近待转换的以及由所述第一比较装置检测的相应的模拟信号;装置,其用于存储由待转换的相应的模拟信号和所述检测的预定的第一值之间的差值所产生的残余或剩余部分;产生装置,其能够产生预定数量的第二模拟信号;第二比较装置,其包括所述单个比较器,该单个比较器用于通过逐次逼近将所述第二模拟信号分别和所述残余或剩余部分比较;第二装置,其用于存储与来自所述第二比较装置的结果相对应的数字信号的最低有效位;以及组合装置,其用于组合所述最高有效位和最低有效位,以传送与待转换的相应的模拟信号相对应的数字信号。
用于存储残余或剩余部分的装置包括电容器。
配备有转换装置的传感器的矩阵也被提供,局部电路被放置在该矩阵的列的端部,共用电路被放置在一行(line)的端部。
附图说明
现在将结合附图和非限制性的实施例对本发明的转换装置进行说明:
图1 表示转换装置的整体电路图;
图2 表示该转换装置更详细的电路图;
图3 表示根据第一操作配置的转换装置的电路图;
图4 表示根据第二操作配置的转换装置的电路图;
图5 示意性表示转换装置的布局。
具体实施方式
图1中所示的转换装置1是用于存在于多个信道V-1, V-2 … V-i … V-n的模拟信号Sa-1, Sa-2 … Sa-i … Sa-n的转换,其中该多个信道(例如)由传感器(特别是图像传感器,光或热辐射传感器,诸如辐射热测定器,光电倍增器,或检测传感器)的矩阵的终端连接而形成。
转换装置1包括一个共用电路Cc,该共用电路Cc被连接至多个局部电路Cl-1,Cl-2 … Cl-i … Cl-n,这些局部电路是适用的,使得分别被传送到局部电路Cl-1,Cl-2 … Cl-i的模拟信号Sa-1, Sa-2 … Sa-i … Sa-n被转换成数字信号Sn-1, Sn-2 … Sn-i … Sn-n,该数字信号能够在这些局部电路的输出端获得。
如图2所示,共用电路Cc包括数字控制电路2和转换器3,,其中数字控制电路2接受(subjected to)时钟信号clk1并且能产生第一数字信号,转换器3能够将这些第一数字信号转换成第一模拟信号,该第一模拟信号在共用电连接线4上传送。
每一个局部电路Cl-i包括比较器5,该比较器5的一个输入端6通过开关7被连接至相应的信道V-i,并通过开关8和电容器9被连接至共用线4,电容器9被放置在输入端6和开关8之间。
开关8和电容器9之间的共用连接由开关10连接至接地装置。
每一个局部电路Cl-i包括数字定序器11,该数字定序器11接受时钟信号clk2并被连接至转换器12,该转换器12能够通过开关14将第二模拟信号传送至比较器5的另一个输入端13。
该另一个输入端13通过开关15被连接至共用线4。
数字定序器11具有输出端,该输出端被连接到选择电路16的控制输入端,该选择电路16接收时钟信号clk1和clk2,其输出端被连接到比较器5的控制输入端17。
数字定序器11具有传送用于控制开关7,8和15的信号ФS的输出端以及传送用于控制开关10和14的信号ФF的输出端。
数字定序器11还包含存储寄存器18,该存储寄存器18由来自比较器5的输出端19的指令信号控制,并且存储寄存器18的输入端被连接至数字控制电路2的输出端。
数字定序器11还包括被连接到比较器5的输出端21的存储寄存器20。
数字定序器11还包括被连接至存储寄存器18和20并具有外部输出端23的组合电路22。
转换装置1能够以以下方式运行。
为了进行第一转换阶段,转换装置1按图3所示的配置放置。
根据该配置,每个局部电路Cl-i的开关7,8和15处于闭合状态,从而比较器5的输入端6被连接到相应的信道V-i,并且比较器5的输入端13被连接到共用线4。每个局部电路Cl-i的开关10和14处于断开状态。比较器5由通过电路16的时钟信号clk1所控制。
在连续时钟信号clk1的影响下,数字控制电路2产生连续的预定的第一编码信号。每个编码信号包含对应于预定的数字信号的最大有效位数(m)的多个状态。
连续的预定的编码信号被转换器3转换成连续的第一模拟信号,该第一模拟信号通过连接线4被传送至每个局部电路Cl-i。这些第一模拟信号在形成阶跃或连续等级的阶梯中(in a staircase forming a ramp or a succession of levels)具有多个值,该阶梯具有宽的和规则或不规则的阶位,这些值依次递减。选择这些第一模拟信号的最大预定值和最小预定值,使得被待转换的模拟信号Sa-i的值介于这些最大值和最小值之间。
每个局部电路Cl-i的操作随后如下。
只要来自转换器3的模拟信号的等级的值(values of the levels)高于待转换的相应的信号Sa-i的值,那么比较器5的输出端19保持不变。相反,一旦来自转换器3的模拟信号具有低于模拟信号Sa-i的值的等级值(level value),则比较器5的输出端19将改变状态。
比较器5的输出信号的状态的改变被传送到存储寄存器18,并引起最高有效位的编码信号在存储寄存器18中的记录,其中该最高有效位的编码信号来自于数字控制电路2并且对应于来自转换器3的预定的模拟信号。对于所讨论的局部电路Cl-i,第一转换阶段已完成。
比较器5的输出信号的状态的改变也被传送到数字定序器11,该数字定序器11随后将局部电路Cl-i放置在如图4所示的第二配置中。
数字定序器11将开关7,8和18放置为断开状态,从而将局部电路Cl-i从信道V-i以及从共用线4隔开。完成后,电容器9两端的电压等于信道V-i的模拟信号的值与确定的模拟信号的值之间的差值,该差值引起状态的改变。该差值被定义为“剩余”或“残余部分”。电容器构成“剩余”或“残余部分”的存储器,它的值等于或小于由转换器3传送的模拟信号的两个连续值之间的所述阶位(step),并且等于或小于被添加到所述检测的模拟信号的值的所述阶位,该值引起比较器的输出的状态的改变,以获得待转换的模拟信号Sa-i的值。
数字定序器11将开关10放置为闭合状态,以使转换器12连接到比较器5的输入端13;将开关14放置为闭合状态,以使电容器9的相应端连接到比较器5的输入端8;并控制电路16,以使比较器5接受到时钟信号clk2。
对于所讨论的局部电路Cl-i,第二转换阶段随后开始执行,其具体通过逐次逼近进行,以将剩余部分转换成数字信号的连续的最低有效位n。通过逐次逼近的这种转换被描述,特别是在1995年由Behzad Razavi编写并由IEEE发表的题为“数据转换系统设计的原理”手册的第143页,例如,可以按以下描述进行。
上模拟界值(upper analog bound)和下模拟界值(lower analog bound)被存储在转换器12中,其之间的差值大于所述连续阶位中的阶位。例如,该界值之间的差值可能等于两个阶位。
在第一时钟信号clk2的作用下,定序器产生编码信号,该编码信号由转换器12转换成模拟信号,其值对应于所述界值之间的差值的一半。
可能出现两种情况。
第一种情况,如果来自于转换器12的模拟信号的值大于来自电容器9的信号的值,则比较器5的输出端21不改变状态。
第二种情况,相反地,如果来自于转换器12的模拟信号的值小于来自电容器9的信号的值,则比较器5的输出端21将改变状态。
在任何一种情况下,构成数字信号的第一最低有效位的、比较器5的输出端21的状态将被记录在存储寄存器20中。
接下来,在第二时钟信号clk2的作用下,如果发生第一种情况,定序器11产生另一个编码信号,该另一个编码信号由转换器12转换成另一个模拟信号,其值对应于所述界值之间的差值的下半部分的一半(half the lower half)。相反地,如果发生第二种情况,定序器产生另一个编码信号,该另一个编码信号由转换器12转换成另一个模拟信号,其值对应于所述界值之间的差值的上半部分的一半。
这里同样出现两种情况。
第一种情况,如果来自转换器12的另一个模拟信号大于来自电容器9的信号,则比较器5的输出端21不改变状态。
第二种情况,相反地,如果来自转换器12的另一个模拟信号小于来自电容器9的信号,则比较器5的输出端21将改变状态。
在任何一种情况下,构成数字信号的第二最低有效位的、比较器5的输出端21的状态将被记录在存储寄存器20中。
接下来,以等效方式,在每个时钟信号clk2,定序器都产生编码信号,该编码信号由转换器12转换成模拟信号,其值等于剩下一半值的下半部分或上半部分,在任何一种情况下,构成数字信号的最低有效位的、比较器5的输出端21的状态将被记录在存储寄存器20中。
重复所述步骤,直到比较器5的输出端的状态的预定数目(等于所传送的时钟信号clk2的数目)被记录在存储寄存器20中。数字信号的n个最低有效位的编码信号的数目(等于所传送的时钟信号clk2的数目)被随后记录在存储寄存器20中。
完成后,定序器11控制组合电路22,使得后者(组合电路22)组合被记录在存储寄存器18中的最高有效位m的编码信号以及被记录在存储寄存器20中的最低有效位n的编码信号,从而在输出端23传送与模拟信号sa-i的转换相对应的数字信号sn-i。
该组合包括由最高有效和最低有效位的所述编码信号的剩余部分进行串接(concatenation)。所获得的数字信号包括除了最高位的最低有效位以及最高有效位,其中通过添加最低有效位的最高位以及最高有效位的最低位,并将可能的剩余部分转换成下一个最高有效位等,最低有效位的最高位被添加至最高有效位。结果是所获得的数字信号的位数等于最高有效位的位数m加上最低有效位的位数n-1。
接下来,定序器将开关7,8,10,14和15置于初始状态,如图3所示。
一旦来自于共用电路Cc的转换器3的、整个连续的预定的第一模拟信号被传送,并且局部电路Cc-i分别将对应的模拟信号Sa-i转换成数字信号Sa-i,则新的转换循环开始。
所述的转换装置1和与之相关的操作方法具有以下优点。
用于进行转换周期的最小总时间等于或略大于各时间的总和,该各时间包括用于产生(来自共用电路Cc的转换器3的)所有连续或阶跃的预定的第一模拟信号所需的时间、局部电路Cc-i用于检测和将最高有效位的的编码信号存储在存储寄存器18中所需的时间、用于由局部电路Cc-i通过逐次逼近进行检测以及用于存储最低有效位的编码信号的时间、以及用于通过组合电路22组合最高有效位和最低有效位的时间。考虑到传送的编码信号Sa-i的比特位数(可能是高的),该总时间可能非常短。
特别地,考虑到将共用电路Cc连接至局部电路Cl-i(每个局部电路Cl-i包括单个比较器5)的共用线4的存在,电路所占用的面积可能小、能耗可能因此是低的。每个局部电路Cc-i中的单个比较器5的存在,使得限制影响成为可能,该影响与两个转换阶段之间的偏移量的损耗相关。此外,最高有效位和最低有效位的冗余部分的组合使得成为可能,即至少部分补偿转换器5的可能缺陷以及所述连续阶位中的可能不规则的阶位。
图5示出了矩阵100,它包括多个在行和列上依次相邻布置的传感器101。在该矩阵100的一侧,有一个转换装置1,其局部电路Cl-i占据相应列的宽度并被布置在一行(line)上,共用电路Cc被放置在该一行的端部。
在以上描述中,本发明认为第一模拟信号的阶梯值是呈斜率下降的。根据一种替代的实施例,这些值可以依次增大。在这种情况下,比较器5的状态发生变化,从上层值转换到待转换的模拟信号的值。存储在电容器9中的剩余部分和所述剩余部分水平值之间的差值是互补的。
根据一种示例性的实施例,放大器可以被放置在电容器9和比较器5的输入端6之间,从而放大存储在电容器9中的剩余部分的值,进而提高抗噪音能力和方便转换器12产生信号。
本发明并不限于上述的例子。可能存在许多其他替代的实施例,而不脱离本发明的保护范围。
Claims (5)
1. 一种用于将分别存在于多个信道的模拟信号转换成数字信号的方法,包括:
产生共用于所有的信道的连续的预定的第一模拟信号,该第一模拟信号在具有宽的连续阶位的阶梯中具有预定值,每一个值对应于数字信号的最高有效位,
对于每一个信道:
依次将待转换的模拟信号的值和每个所述预定值比较,
检测与待转换的模拟信号的值接近的第一模拟信号的预定的第一值,
存储与所述检测的预定的第一值相对应的最高有效位的值,
存储由待转换的模拟信号的值和所述检测的预定值之间的差值所产生的残余或剩余部分,
通过逐次逼近将所述残余或剩余部分与被包含在模拟信号的两个边界值之间的预定的第二模拟信号比较,其之间的差值大于所述连续的所述阶位,
依次存储与数字信号的最低有效位相对应的、通过逐次逼近所比较的结果的状态,
组合最高有效位和最低有效位,以传送与待转换的模拟信号的值相对应的数字信号,该数字信号包含除了最高位的最低有效位以及最高有效位,其中最低有效位的最高位被添加至该最高有效位。
2.如权利要求1所述的方法,包括:
以递减顺序依次将待转换的模拟信号的值和每个所述预定值比较,
检测小于待转换的模拟信号的值的第一模拟信号的预定的第一值。
3.一种用于将分别存在于多个信道的模拟信号转换成数字信号的装置,包括:
共用的产生电路(2、3),其能够产生连续的预定的第一模拟信号,该第一模拟信号具有与数字信号的最高有效位相对应的预定的第一值,
对于每一个信道,局部电路包括:
第一比较装置,其包括单个比较器(5),该单个比较器(5)用于将所述预定的第一模拟信号和待转换的模拟信号比较,
第一装置(18),其用于存储数字信号的最高有效位,该数字信号的最高有效位对应于预定的第一模拟信号的值,该第一模拟信号接近待转换的以及由所述第一比较装置检测的相应的模拟信号,
装置(9),其用于存储由待转换的相应的模拟信号和所述检测的预定的第一值之间的差值所产生的残余或剩余部分,
产生装置(11,12),其能够产生预定数量的第二模拟信号;
第二比较装置,其包括所述单个比较器(5),该单个比较器(5)用于通过逐次逼近将所述第二模拟信号分别和所述残余或剩余部分比较,
第二装置(20),其用于存储与来自所述第二比较装置的结果相对应的数字信号的最低有效位,以及
组合装置,其用于组合所述最高有效位和最低有效位,以传送与待转换的相应的模拟信号相对应的数字信号。
4.如权利要求3所述的装置,其中用于存储残余或剩余部分的装置包括电容器(9)。
5.配备有如权利要求3和4之一所述的转换装置的传感器的矩阵,局部电路被放置在该矩阵的列的端部,共用电路被放置在一行的端部。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1251736 | 2012-02-27 | ||
FR1251736A FR2987526B1 (fr) | 2012-02-27 | 2012-02-27 | Dispositif de conversion de signaux analogiques en signaux numeriques |
PCT/EP2013/053751 WO2013127751A1 (fr) | 2012-02-27 | 2013-02-26 | Dispositif de conversion de signaux analogiques en signaux numériques |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104160628A true CN104160628A (zh) | 2014-11-19 |
CN104160628B CN104160628B (zh) | 2017-09-22 |
Family
ID=47749839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380011300.3A Active CN104160628B (zh) | 2012-02-27 | 2013-02-26 | 用于将模拟信号转换成数字信号的装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US9077370B2 (zh) |
EP (1) | EP2820760B1 (zh) |
KR (1) | KR102084279B1 (zh) |
CN (1) | CN104160628B (zh) |
ES (1) | ES2813864T3 (zh) |
FR (1) | FR2987526B1 (zh) |
PT (1) | PT2820760T (zh) |
WO (1) | WO2013127751A1 (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070132629A1 (en) * | 2003-10-23 | 2007-06-14 | Koninklijke Philips Electronics N.V. | Dual residue pipelined ad converter |
CN101079969A (zh) * | 2006-03-06 | 2007-11-28 | 索尼株式会社 | 固态成像装置及其驱动方法和相机 |
CN101516004A (zh) * | 2008-02-22 | 2009-08-26 | 松下电器产业株式会社 | 固体摄像装置、半导体集成电路装置、以及信号处理方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5014056A (en) * | 1988-05-11 | 1991-05-07 | Analog Devices Kk | A/D converter with a main range up/down counter and a subrange A/D converter |
JPH06112827A (ja) * | 1992-09-28 | 1994-04-22 | Nec Corp | セミフラッシュ型a/d変換器 |
FR2720570B1 (fr) * | 1994-05-24 | 1996-08-02 | Thomson Consumer Electronics | Convertisseur A/N de deux signaux analogiques utilisant un seul module convertisseur. |
US6188346B1 (en) * | 1997-05-09 | 2001-02-13 | Nippon Telegraph And Telephone Corporation | Analog-to-digital conversion device |
US6222476B1 (en) * | 1999-08-30 | 2001-04-24 | Lsi Logic Corporation | Architecture to reduce errors due to metastability in analog to digital converters |
US6489913B1 (en) * | 2001-09-24 | 2002-12-03 | Tektronix, Inc. | Sub-ranging analog-to-digital converter using a sigma delta converter |
DE602007011077D1 (de) * | 2007-10-25 | 2011-01-20 | Stichting Imec Nederland | Analog-Digital-Wandler und Verwendungsverfahren dafür |
CN101795135B (zh) * | 2008-12-26 | 2012-10-10 | 乐金显示有限公司 | 数模转换器 |
-
2012
- 2012-02-27 FR FR1251736A patent/FR2987526B1/fr active Active
-
2013
- 2013-02-26 US US14/380,134 patent/US9077370B2/en active Active
- 2013-02-26 CN CN201380011300.3A patent/CN104160628B/zh active Active
- 2013-02-26 PT PT137060075T patent/PT2820760T/pt unknown
- 2013-02-26 KR KR1020147022916A patent/KR102084279B1/ko active IP Right Grant
- 2013-02-26 ES ES13706007T patent/ES2813864T3/es active Active
- 2013-02-26 EP EP13706007.5A patent/EP2820760B1/fr active Active
- 2013-02-26 WO PCT/EP2013/053751 patent/WO2013127751A1/fr active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070132629A1 (en) * | 2003-10-23 | 2007-06-14 | Koninklijke Philips Electronics N.V. | Dual residue pipelined ad converter |
CN101079969A (zh) * | 2006-03-06 | 2007-11-28 | 索尼株式会社 | 固态成像装置及其驱动方法和相机 |
CN101516004A (zh) * | 2008-02-22 | 2009-08-26 | 松下电器产业株式会社 | 固体摄像装置、半导体集成电路装置、以及信号处理方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2820760B1 (fr) | 2020-06-03 |
CN104160628B (zh) | 2017-09-22 |
PT2820760T (pt) | 2020-09-03 |
KR102084279B1 (ko) | 2020-04-14 |
ES2813864T3 (es) | 2021-03-25 |
WO2013127751A1 (fr) | 2013-09-06 |
EP2820760A1 (fr) | 2015-01-07 |
US9077370B2 (en) | 2015-07-07 |
FR2987526B1 (fr) | 2016-02-26 |
FR2987526A1 (fr) | 2013-08-30 |
US20150022388A1 (en) | 2015-01-22 |
KR20140135706A (ko) | 2014-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8547461B2 (en) | Analog-to-digital converter having a comparison signal generation unit and image sensor including the same | |
CN102883111B (zh) | 固态图像感测装置 | |
US8659459B2 (en) | Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device | |
JP2010263399A5 (zh) | ||
CN102959950B (zh) | 固体摄像装置 | |
JP2007243324A (ja) | 固体撮像装置 | |
JP2009071826A (ja) | アナログ‐デジタル変換方法及びアナログ‐デジタルコンバータ、並びにイメージセンシング方法 | |
KR20200062209A (ko) | 혼성 신호 컴퓨팅 시스템 및 방법 | |
KR102685478B1 (ko) | 아날로그-디지털 변환기 및 이를 이용한 반도체 장치 | |
CN104378089B (zh) | 数字脉冲宽度产生器及其产生方法 | |
CN105706368A (zh) | 非同步式逐次逼近寄存器型模数转换器及包含于其中的内部时钟发生器 | |
KR102546191B1 (ko) | 아날로그-디지털 변환 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서 | |
JP5131024B2 (ja) | A/d変換器、a/d変換方法、およびa/d変換器もしくはa/d変換方法を備えた固体撮像装置 | |
CN104160628A (zh) | 用于将模拟信号转换成数字信号的装置 | |
Morales et al. | Design and evaluation of an all-digital programmable delay line in 130-nm CMOS | |
US9276600B2 (en) | Output changing method for an A/D conversion apparatus and A/D conversion apparatus | |
US8957804B2 (en) | Successive approximation A/D converter | |
JP2005142932A (ja) | Adコンバータ | |
JP2016019091A (ja) | Da変換器のテスト回路及びad変換器のテスト回路 | |
CN107196658B (zh) | 模拟数字转换器与数据转换方法 | |
US9294114B2 (en) | Reference signal generating circuit, ad conversion circuit, and imaging device | |
JP5190014B2 (ja) | 積分型ad変換回路およびad変換方法 | |
CN109495112A (zh) | 模数转换方法及δ-σ调制器 | |
KR102170958B1 (ko) | 논리 시프트 카운터를 이용한 아날로그-디지털 컨버터 | |
CN110868217B (zh) | 连续渐近式模拟数字转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |