CN104157632A - 基于选择性铝阳极氧化的bga基板多层互连结构及方法 - Google Patents

基于选择性铝阳极氧化的bga基板多层互连结构及方法 Download PDF

Info

Publication number
CN104157632A
CN104157632A CN201410395819.2A CN201410395819A CN104157632A CN 104157632 A CN104157632 A CN 104157632A CN 201410395819 A CN201410395819 A CN 201410395819A CN 104157632 A CN104157632 A CN 104157632A
Authority
CN
China
Prior art keywords
aluminium
film
aluminum alloy
layer
aluminium base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410395819.2A
Other languages
English (en)
Other versions
CN104157632B (zh
Inventor
王立春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Electronic Communication Equipment Research Institute
Original Assignee
Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Electronic Communication Equipment Research Institute filed Critical Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority to CN201410395819.2A priority Critical patent/CN104157632B/zh
Publication of CN104157632A publication Critical patent/CN104157632A/zh
Application granted granted Critical
Publication of CN104157632B publication Critical patent/CN104157632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明公开了一种基于选择性铝阳极氧化的BGA基板多层互连结构及方法，利用选择性铝阳极氧化工艺制造上层铝薄膜多层互连结构和下层铝基板穿孔金属化结构，上层铝薄膜多层互连结构的钽铝合金薄膜中的若干导带分别与铝薄膜中的若干导带电性连接；相邻两组的钽铝合金薄膜与铝薄膜的结构的连接面上的若干导带分别电性连接；淀积在下层铝基板穿孔金属化结构上的钽铝合金薄膜的若干导带分别与若干铝通柱的上端电性连接，简化了BGA基板的制造流程，降低了BGA基板的成本，提高了互连结构的稳定性。

Description

基于选择性铝阳极氧化的BGA基板多层互连结构及方法
技术领域
本发明涉及半导体封装技术领域，特别涉及一种基于选择性铝阳极氧化工艺的BGA基板多层互连结构及制造方法。
背景技术
BGA封装即球栅阵列封装，是一种新型的表面贴装大规模集成电路的封装形式，与QFP(Quad Flat Package)相比，实现了大规模集成电路从四边引线封装到球栅阵列封装。BGA封装具有以下显著的特点：BGA封装提供了高I/O端子数，适合MCM封装，实现MCM的高密度；BGA封装使信号路径短，减小了寄生电感和电容，改善了电性能；BGA封装的共面特性和焊球熔化时的表面张力具有的“自对准”效应，提高了互连的可靠性。因此，BGA封装广泛应用于巨型计算机、移动通信等电子设备中。然而，在BGA封装中，基板作为元器件载体并实现元器件内外电气连接的关键部件，其性能优劣及互连可靠性易受到材料与工艺的制约。
为了实现大规模集成电路的BGA封装，人们提出了多种BGA封装方法，其基本思想是将一个或多个芯片贴装在基板上，采用引线键合互连、倒装焊互连或引线键合与倒装焊混合互连方式实现芯片与基板的互连，然后植焊球于I/O端子上，形成BGA封装。现今，按基板的种类，BGA封装的类型主要有：PBGA(塑封BGA)封装和CBGA(陶瓷BGA)封装等。PBGA基板多采用FR-4、BT树脂基板，基板材料成本相对较低，但其制作工艺采用传统的化学镀铜、电镀铜、光刻、腐蚀、钻孔和层压等工艺，工艺步骤多，流程长；其基板材料的热膨胀系数(CTE)与芯片的热膨胀系数失配，在PBGA制作实和装过程中，热应力会导致芯片开裂而失效；PBGA基板对湿气敏感，在实装或使用中，还会产生“爆米花”(popcorn)现象；此外，PBGA基板的散热性能差，不适用于大功率封装。CBGA基板多为HTCC或LTCC基板，其制作工艺采用浆料流延、冲孔、丝网印刷、叠层和烧成等多种工艺。虽解决了对湿气敏感性和与芯片CTE的匹配性，但对于大功率芯片封装和高频器件封装来说，散热特性差和收缩率较大是其主要特征，限制了其在大功率高频器件封装中的使用；尤其是CBGA封装实装中，会遇到CBGA-FR4基板组装问题，CTE的失配和弹性模量差别，焊点产生较大应力，热疲劳寿命短。
发明内容
为了进一步降低BGA基板的成本，克服现有BGA基板工艺流程复杂、散热特性差、热膨胀失配等诸多不利因素，降低BGA基板的制造成本，提高BGA基板多层互连的可靠性。本发明提出了基于选择性铝阳极氧化的BGA基板多层互连结构，本发明不仅能够以较低的成本和较简洁流程制造BGA基板，提高基板散热性能和热稳定性，而且还能提高BGA封装的可靠性。
本发明通过以下技术方案实现：
一种基于选择性铝阳极氧化的BGA基板多层互连结构，包括：上层铝薄膜多层互连结构，以及下层铝基板穿孔金属化结构；
下层铝基板穿孔金属化结构包括对一铝基板进行部分多孔阳极氧化形成的：
多孔型阳极氧化铝基板；
若干铝通柱，位于多孔型阳极氧化铝基板的内部，穿透且两端分别裸露于多孔型阳极氧化铝基板的上表面和下表面；
若干栅格地，分别围绕在铝通柱周围；
上层铝薄膜多层互连结构包括：
若干组依次淀积在下层铝基板穿孔金属化结构上的：钽铝合金薄膜与铝薄膜的结构，钽铝合金薄膜与铝薄膜中都包括通过部分多孔阳极氧化形成的：多孔阳极氧化介质与若干导带，若干导带位于多孔阳极氧化介质中，暴露于多孔阳极氧化介质的上表面与下表面；
钽铝合金薄膜中的若干导带分别与铝薄膜中的若干导带电性连接；相邻两组的钽铝合金薄膜与铝薄膜的结构的连接面上的若干导带分别电性连接；淀积在下层铝基板穿孔金属化结构上的钽铝合金薄膜的若干导带分别与若干铝通柱的上端电性连接。
较佳的，下层铝基板穿孔金属化结构中的多孔型阳极氧化铝基板的孔洞内填充有绝缘材料，用以提高多孔型阳极氧化铝基板的绝缘性和强度。
较佳的，下层铝基板穿孔金属化结构还包括再金属化电极层，再金属化电极层的一侧分别连接在若干铝通柱的下端，另一侧分别连接一焊球。
较佳的，上层铝薄膜多层互连结构还包括再金属化电极层，再金属化电极层的一侧分别连接在上层铝薄膜多层互连结构的上表面的导带上，另一侧分别连接一焊球。
较佳的，再金属化电极层为TiW/Cu/Ni/Au合金。
较佳的，下层铝基板穿孔金属化结构的厚度为300微米至500微米。
较佳的，上层铝薄膜多层互连结构的中的铝薄膜的厚度为2微米至10微米。
较佳的，钽铝合金薄膜包括厚度为500埃至700埃的钽薄膜以及厚度为2微米至5微米的铝薄膜。
本发明另提供一种基于选择性铝阳极氧化的BGA基板多层互连方法，不仅能够以较低的成本和较简洁流程制造BGA基板，提高基板散热性能和热稳定性，而且还能提高BGA封装的可靠性。
本发明通过以下技术方案实现：
一种基于选择性铝阳极氧化的BGA基板多层互连方法，包括制作下层铝基板穿孔金属化结构，以及在下层铝基板穿孔金属化结构上侧制作上层铝薄膜多层互连结构；
制作下层铝基板穿孔金属化结构的步骤包括：
S11、提供一铝基板，对其进行初步的双面多孔阳极氧化，在铝基板的上、下两个表面分别形成一薄层多孔阳极氧化膜；
S12、分别在薄层多孔阳极氧化膜的外侧光刻出所需图形的掩膜；
S13、对铝基板进行穿透多孔阳极氧化，被掩膜覆盖的部分未被穿透多孔阳极氧化，形成若干铝通柱和栅格地，未被掩膜覆盖的部分被穿透多孔阳极氧化，形成多孔型阳极氧化铝介质；
S14、去除掩膜；
S15、通过表面绝缘阳极氧化，在栅格地的表面形成多孔阳极氧化铝膜；
S16、退火整平；
S17、在多孔型阳极氧化铝介质的孔洞内填入聚酰亚胺，并固化；
S18、抛光，使铝通柱的上下两端裸露；
制作上层铝薄膜多层互连结构的步骤包括：
S21、在下层铝基板穿孔金属化结构的上表面淀积第一层钽铝合金薄膜；
S22、在第一层的钽铝合金薄膜上设置所需图形的第一掩膜；
S23、对第一层的钽铝合金薄膜上未被掩膜覆盖部分进行致密阳极氧化，形成致密氧化铝膜；
S24、去除第一掩膜，在第一层的钽铝合金薄膜上淀积第二层的铝膜；
S25、在第二层的铝膜上设置所需图形的第二掩膜，对应于致密氧化铝膜的一端，第二掩膜宽度在10微米至20微米；
S26、对第一层的钽铝合金薄膜以及第二层的铝膜进行多孔阳极氧化，位于第二掩膜和致密氧化铝膜下方的部分未被多孔阳极氧化，形成导带，其余部分被多孔阳极氧化，形成多孔阳极氧化介质；第一层的钽铝合金薄膜的导带分别与第二层的铝膜的导带连接，第一层的钽铝合金薄膜的导带分别与铝通柱的上端连接；
S27、去除第二掩膜；
S28、重复S21至S27，依次在第二层的铝膜上淀积第三层的钽铝合金薄膜与第四层的铝膜，第三层的钽铝合金薄膜与第四层的铝膜中的导带与第一层的钽铝合金薄膜以及第二层的铝膜中的导带连接。
较佳的，在步骤S28后还包括：
S29、在铝通柱的下端以及第四层铝膜的导带的上端形成一层再金属化电极层；
S210、在再金属化电极层的外侧形成焊球。
附图说明
图1所示的是本发明的结构示意图；
图2所示的是本发明制作下层铝基板穿孔金属化结构的流程图；
图3至图9所示的是本发明制作下层铝基板穿孔金属化结构的工艺流程示意图；
图10所示的是本发明制作上层铝薄膜多层互连结构的流程图；
图11至图18所示的是本发明制作上层铝薄膜多层互连结构的工艺流程示意图；
图19所示的是本发明表面电极区再金属化后的结构示意图；
图20至图22所示的是本发明在互连封装过程中的流程图；
符号说明：
10：封装结构；110b：倒装芯片(FC)；110a：引线键合芯片(WB)；220：下层铝基板穿孔铝金属化结构；440：BGA焊球；221：铝通柱；222：栅格地；223：致密化介质；22：薄层多孔型氧化膜；23：掩膜23；225：多孔型氧化铝介质225；330：上层铝薄膜多层互连结构；331：第一层钽铝合金薄膜；332：第二层铝薄膜；333第三层钽铝合金薄膜；334：第四层铝薄膜；11：光刻掩膜；12：导带表面致密型氧化铝膜；13：多孔阳极氧化介质；14：钉头连接结构；15：导带；337：再金属化电极；111：环氧胶；112：焊球；114：引线；224：再金属化电极。
具体实施方式
以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。
为了便于对本发明实施例的理解，下面将结合附图以具体实施例为例作进一步的解释说明，且各个实施例不构成对本发明实施例的限定。
如图1所示，本发明提供的一种基于选择性铝阳极氧化的BGA基板多层互连结构10主要由上层铝薄膜多层互连结构330，以及下层铝基板穿孔金属化结构220组成。
下层铝基板穿孔金属化结构220包括：多孔型阳极氧化铝基板(下层铝基板穿孔金属化结构220中黑色方格填充部分)、若干铝通柱221，位于多孔型阳极氧化铝基板的内部，穿透且两端分别裸露于多孔型阳极氧化铝基板的上表面和下表面、若干栅格地222，分别围绕在铝通柱221的周围。
上层铝薄膜多层互连结构330包括：若干组依次淀积在下层铝基板穿孔金属化结构220上的：钽铝合金薄膜(Ta/Al)331、333与铝薄膜332、334的结构，在本实施例中为两组，包括第一层钽铝合金薄膜331、第二层铝薄膜332、第三层钽铝合金薄膜333、第四层铝薄膜334，但本发明并不以此为限)。钽铝合金薄膜331、333与铝薄膜332、334中都包括通过部分多孔阳极氧化形成的：多孔阳极氧化介质13与若干导带15，若干导带15位于多孔阳极氧化介质13中，且暴露于多孔阳极氧化介质13的上表面与下表面；上下的导带15相互对应互连：钽铝合金薄膜331、333中的若干导带15分别与铝薄膜332、334中的若干导带15电性连接；相邻两组的钽铝合金薄膜与铝薄膜的结构(331与332、333与334)的连接面上的若干导带15分别电性连接；淀积在下层铝基板穿孔金属化结构220上的钽铝合金薄膜331的若干导带分别与若干铝通柱221的上端电性连接，其连接结构可以是钉头连接结构14。
图2所示的是本发明制作下层铝基板穿孔金属化结构的流程图，同时参考图3至图9所示的制作下层铝基板穿孔金属化结构的工艺流程示意图，
其中，制作下层铝基板穿孔铝金属化结构，采用铝基板双面掩模，在铝基板的上、下表制作栅格地掩模和铝通柱掩模图型，然后，双面选择性铝阳极氧化，两边的多孔型氧化铝与铝的界面向铝基板中间推进，当两界面完全相交时，在栅格地与铝通柱间形成绝缘的多孔型氧化铝，产生铝通柱。下层铝基板穿孔金属化结构使用铝基板厚度为300--500μm，以提高下层铝基板穿孔金属化结构的稳定性和导热性能。
下层铝基板穿孔金属化结构的具体制造工艺如下：
第一步100是掩模前铝基板双面多孔型阳极氧化，对应图3和图4，阳极氧化电压为50至60伏，时间1至10分钟，电解质溶液为3％的磷酸或5％草酸溶液。掩模前铝基板双面多孔型阳极氧化形成的铝基板(图3中白色部分)上下表面的薄层多孔型氧化膜22以提高光刻胶的附着力，保证后继深度阳极氧化时掩膜图形的完整性。
第二步101是光刻掩膜图形，对应图5，形成铝通柱和栅格地的掩膜23。
第三步102是铝基板穿透阳极氧化，对应图6，阳极氧化电压为60伏，电解质溶液为5％草酸溶液，铝基板穿透阳极氧化形成铝通柱221、栅格地222和多孔型氧化铝介质225。铝通柱221为栅格地222所包围，其间多孔型氧化铝介质225起绝缘作用。铝基板穿透阳极氧化的终点控制采用光学显微镜检测，透光说明铝基板完全被穿透阳极氧化。
第四步103是去胶，对应图7，除去铝通柱和栅格地的掩膜23。
第五步104是表面绝缘阳极氧化，对应图7，在栅格地222的上、下表面形成一层50至100μm(微米)的多孔型氧化膜，铝通柱221表面不再被阳极氧化，因此，铝通柱221不发生变化。
第六步105是退火整平，将铝基板装入热压整平的夹具中，以消除铝基板的应力，提高绝缘性能，并为后续抛光提供较好的平面度。
第七步106是聚酰亚胺填孔，对应图8，铝基板在热压整平后，表面涂覆聚酰亚胺胶，聚酰亚胺胶借助孔的毛细力进入多孔型氧化膜之中，350℃2小时固化后，聚酰亚胺填充多孔型氧化膜孔洞，得到致密化介质223，提高了铝基板的强度和绝缘性能。
第八步107是抛光，对应图9，双面抛光除去上下面的致密化介质223，使铝通柱221上下电极区裸露，为后续制作上层铝薄膜多层互连结构的工艺做准备。
图10所示的是本发明制作上层铝薄膜多层互连结构的流程图，同时参考图11至图18所示的制作上层铝薄膜多层互连结构的工艺流程示意图，采用在下层铝基板穿孔铝金属化结构的上表面上蒸发钽铝膜，光刻图形，致密型阳极氧化，去胶后再蒸发铝膜，套刻图形，多孔型阳极氧化，去胶后形成了铝导带、铝通柱和层间绝缘层；再多次重复上工艺述步骤，就可在下层铝基板穿孔铝金属化结构表面上制作出铝导带/铝通柱…铝导带/铝通柱的互连结构。上层薄膜多层互连结构使用铝膜厚度为2--10μm，以提高薄膜多层互连结构的导电性和层间的绝缘性能。
上层铝薄膜多层互连结构的具体制造工艺如下：
第一步200是淀积第一层钽铝合金薄膜331，对应图11，可用磁控溅射、电子束蒸发或离子束溅射淀积第一层Ta/Al膜331，钽膜为500至铝膜为2至5μm。
第二步201是光刻，对应图12，在第一层钽铝合金薄膜331上形成光刻掩膜11，未被光刻掩膜11所覆盖的区域，用于致密型阳极氧化。
第三步202是致密型阳极氧化，阳极氧化电压120至150伏，时间1至5分钟，电解质溶液为1％的柠檬酸溶液。致密型阳极氧化形成导带表面致密型氧化铝膜12，导带表面致密型氧化铝膜12覆盖的区域作为第一层布线导带。
第四步103是去胶后淀积第二层铝薄膜332，对应图13，第二层铝薄膜332为2--5μm。
第五步204是光刻，在第二层铝薄膜332表面形成光刻掩膜11，光刻掩膜11的图形与第一层钽铝合金薄膜331导带表面致密型氧化铝膜12的图形形成搭接，搭接覆盖宽度保证在10至20μm之间，经多孔型阳极氧化后形成铝通柱221与导带15的互连结构。
第六步205是多孔型阳极氧化，对应图14，阳极氧化电压为60伏，电解质溶液为5％草酸溶液，待阳极氧化电流衰减至恒定时，停止多孔型阳极氧化，此时，由第一层钽铝合金薄膜331和第二层铝薄膜332叠加的铝膜完全被氧化。再在1％的柠檬酸溶液，用100伏阳极氧化电压将第一层钽铝合金薄膜331的钽膜完全氧化，形成下层铝基板穿孔铝金属化结构220与上层铝薄膜多层互连结构330的钉头连接14。
第七步206是去胶，去除光刻掩膜11。
重复200至206步骤，对应图15至图18，得到图18所示的结构，导带间多孔氧化铝介质13隔离导带15，起绝缘作用。
图19所示的是本发明表面电极区再金属化后的结构示意图，铝通柱221的下表面上的再金属化电极224是通过在铝通柱的下表面上溅射TiW/Cu，图形电镀Cu/Ni/Au，去胶腐蚀而成。上层铝薄膜多层互连结构330表面上的再金属化电极337是通过在铝薄膜多层互连结构表面上溅射TiW/Cu，图形电镀Cu/Ni/Au，去胶腐蚀而成。
图20至图22所示的是本发明在互连封装过程中的流程图，倒装芯片(FC)110b通过焊球112与上层铝薄膜多层互连结构330的再金属化电极337互连，互连结构通过下填充环氧树脂得到加固。将引线键合芯片(WB)110a用环氧胶111贴装在倒装芯片110b上，用引线114实现引线键合芯片110a与上层铝薄膜多层互连结构的再金属化电极337互连。在图11中，用模塑成型将引线键合芯片110a和倒装芯片110b包封在一起，再在下层铝基板穿孔铝金属化结构的再金属化电极224上置BGA焊球440，得到基于铝阳极氧化工艺基板的多层互连封装结构。
本发明使用廉价铝作为主体材料，简化了BGA基板多层互连结构的制造流程，不仅降低了BGA基板多层互连结构的制造成本；而且还能够提高了BGA基板散热性能及BGA封装的可靠性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，包括：上层铝薄膜多层互连结构，以及下层铝基板穿孔金属化结构；
所述下层铝基板穿孔金属化结构包括对一铝基板进行部分多孔阳极氧化形成的：
多孔型阳极氧化铝基板；
若干铝通柱，位于所述多孔型阳极氧化铝基板的内部，穿透且两端分别裸露于所述多孔型阳极氧化铝基板的上表面和下表面；
若干栅格地，分别围绕在所述铝通柱周围；
所述上层铝薄膜多层互连结构包括：
若干组依次淀积在所述下层铝基板穿孔金属化结构上的：钽铝合金薄膜与铝薄膜的结构，所述钽铝合金薄膜与所述铝薄膜中都包括通过部分多孔阳极氧化形成的：多孔阳极氧化介质与若干导带，所述若干导带位于所述多孔阳极氧化介质中，暴露于所述多孔阳极氧化介质的上表面与下表面；
所述钽铝合金薄膜中的所述若干导带分别与所述铝薄膜中的所述若干导带电性连接；相邻两组的钽铝合金薄膜与铝薄膜的结构的连接面上的所述若干导带分别电性连接；淀积在所述下层铝基板穿孔金属化结构上的所述钽铝合金薄膜的所述若干导带分别与所述若干铝通柱的上端电性连接。
2.根据权利要求1所述的基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，所述下层铝基板穿孔金属化结构中的所述多孔型阳极氧化铝基板的孔洞内填充有绝缘材料，用以提高所述多孔型阳极氧化铝基板的绝缘性和强度。
3.根据权利要求1所述的基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，所述下层铝基板穿孔金属化结构还包括再金属化电极层，所述再金属化电极层的一侧分别连接在所述若干铝通柱的下端，另一侧分别连接一焊球。
4.根据权利要求1所述的基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，所述上层铝薄膜多层互连结构还包括再金属化电极层，所述再金属化电极层的一侧分别连接在所述上层铝薄膜多层互连结构的上表面的所述导带上，另一侧分别连接一焊球。
5.根据权利要求4所述的基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，所述再金属化电极层为TiW/Cu/Ni/Au合金。
6.根据权利要求1所述的基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，所述下层铝基板穿孔金属化结构的厚度为300微米至500微米。
7.根据权利要求1所述的基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，所述上层铝薄膜多层互连结构的中的所述铝薄膜的厚度为2微米至10微米。
8.根据权利要求1所述的基于选择性铝阳极氧化的BGA基板多层互连结构，其特征在于，所述钽铝合金薄膜包括厚度为500埃至700埃的钽薄膜以及厚度为2微米至5微米的铝薄膜。
9.一种基于选择性铝阳极氧化的BGA基板多层互连方法，其特征在于，包括制作下层铝基板穿孔金属化结构，以及在下层铝基板穿孔金属化结构上侧制作上层铝薄膜多层互连结构；
制作下层铝基板穿孔金属化结构的步骤包括：
S11、提供一铝基板，对其进行初步的双面多孔阳极氧化，在铝基板的上、下两个表面分别形成一薄层多孔阳极氧化膜；
S12、分别在薄层多孔阳极氧化膜的外侧光刻出所需图形的掩膜；
S13、对铝基板进行穿透多孔阳极氧化，被掩膜覆盖的部分未被穿透多孔阳极氧化，形成若干铝通柱和栅格地，未被掩膜覆盖的部分被穿透多孔阳极氧化，形成多孔型阳极氧化铝介质；
S14、去除掩膜；
S15、通过表面绝缘阳极氧化，在栅格地的表面形成多孔阳极氧化铝膜；
S16、退火整平；
S17、在多孔型阳极氧化铝介质的孔洞内填入聚酰亚胺，并固化；
S18、抛光，使铝通柱的上下两端裸露；
制作上层铝薄膜多层互连结构的步骤包括：
S21、在下层铝基板穿孔金属化结构的上表面淀积第一层钽铝合金薄膜；
S22、在第一层的钽铝合金薄膜上设置所需图形的第一掩膜；
S23、对第一层的钽铝合金薄膜上未被掩膜覆盖部分进行致密阳极氧化，形成致密氧化铝膜；
S24、去除第一掩膜，在第一层的钽铝合金薄膜上淀积第二层的铝膜；
S25、在第二层的铝膜上设置所需图形的第二掩膜，对应于致密氧化铝膜的一端，第二掩膜宽度在10微米至20微米；
S26、对第一层的钽铝合金薄膜以及第二层的铝膜进行多孔阳极氧化，位于第二掩膜和致密氧化铝膜下方的部分未被多孔阳极氧化，形成导带，其余部分被多孔阳极氧化，形成多孔阳极氧化介质；第一层的钽铝合金薄膜的导带分别与第二层的铝膜的导带连接，第一层的钽铝合金薄膜的导带分别与铝通柱的上端连接；
S27、去除第二掩膜；
S28、重复S21至S27，依次在第二层的铝膜上淀积第三层的钽铝合金薄膜与第四层的铝膜，第三层的钽铝合金薄膜与第四层的铝膜中的导带与第一层的钽铝合金薄膜以及第二层的铝膜中的导带连接。
10.根据权利要求9所述的基于选择性铝阳极氧化的BGA基板多层互连方法，其特征在于，在步骤S28后还包括：
S29、在铝通柱的下端以及第四层铝膜的导带的上端形成一层再金属化电极层；
S210、在再金属化电极层的外侧形成焊球。
CN201410395819.2A 2014-08-12 2014-08-12 基于选择性铝阳极氧化的bga基板多层互连结构及方法 Active CN104157632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410395819.2A CN104157632B (zh) 2014-08-12 2014-08-12 基于选择性铝阳极氧化的bga基板多层互连结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410395819.2A CN104157632B (zh) 2014-08-12 2014-08-12 基于选择性铝阳极氧化的bga基板多层互连结构及方法

Publications (2)

Publication Number Publication Date
CN104157632A true CN104157632A (zh) 2014-11-19
CN104157632B CN104157632B (zh) 2017-07-04

Family

ID=51883100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410395819.2A Active CN104157632B (zh) 2014-08-12 2014-08-12 基于选择性铝阳极氧化的bga基板多层互连结构及方法

Country Status (1)

Country Link
CN (1) CN104157632B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807265A (zh) * 2016-05-13 2016-07-27 中国电子科技集团公司第五十八研究所 一种高性能小型化高度表信号处理与控制sip模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311900A (zh) * 1998-11-25 2001-09-05 微型元件有限公司 用于电子封装的器件和销钉固定装置
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US20090252950A1 (en) * 2008-04-04 2009-10-08 Hong Kong Applied Science And Technology Research Institute Alumina substrate and method of making an alumina substrate
US20120273963A1 (en) * 2005-10-06 2012-11-01 Uri Mirsky Microelectronic interconnect substrate and packaging techniques

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311900A (zh) * 1998-11-25 2001-09-05 微型元件有限公司 用于电子封装的器件和销钉固定装置
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US20120112238A1 (en) * 2005-10-06 2012-05-10 Micro Components Ltd. Microelectronic interconnect substrate and packaging techniques
US20120273963A1 (en) * 2005-10-06 2012-11-01 Uri Mirsky Microelectronic interconnect substrate and packaging techniques
US20090252950A1 (en) * 2008-04-04 2009-10-08 Hong Kong Applied Science And Technology Research Institute Alumina substrate and method of making an alumina substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807265A (zh) * 2016-05-13 2016-07-27 中国电子科技集团公司第五十八研究所 一种高性能小型化高度表信号处理与控制sip模块

Also Published As

Publication number Publication date
CN104157632B (zh) 2017-07-04

Similar Documents

Publication Publication Date Title
US5904499A (en) Package for power semiconductor chips
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
US20040041270A1 (en) Semiconductor package, method of production of same, and semiconductor device
US20080258277A1 (en) Semiconductor Device Comprising a Semiconductor Chip Stack and Method for Producing the Same
JP2008085089A (ja) 樹脂配線基板および半導体装置
CN109390290A (zh) 半导体组件
JP4330367B2 (ja) インターポーザー及びその製造方法ならびに電子装置
JP2015041773A (ja) インターポーザ基板およびその製造方法
US20030151139A1 (en) Semiconductor device
WO2016162938A1 (ja) 半導体装置
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
JP2005294443A (ja) 半導体装置及びその製造方法
JP3660663B2 (ja) チップパッケージの製造方法
US20050093121A1 (en) Chip package and substrate
CN104157632A (zh) 基于选择性铝阳极氧化的bga基板多层互连结构及方法
JP2017028174A (ja) 半導体装置
JP2004104122A (ja) 半導体デバイス
US11367676B2 (en) Semiconductor device packages including redistribution layer and method for manufacturing the same
JP2001035990A (ja) 半導体装置
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
KR100806789B1 (ko) 에스아이피 반도체 장치의 제조 방법
CN109346414A (zh) 水密线路板制作方法
KR101162506B1 (ko) 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법
KR100192845B1 (ko) 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지
JPS59200427A (ja) ハイブリツド集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant