CN104113226A - 半导体器件和逆变器系统 - Google Patents

Abstract

本发明涉及半导体器件和逆变器系统。半导体器件包括第一电阻器组和第二电阻器组、第一开关组和第二开关组、寄存器和放大器。第一电阻器组包括在第一端子和放大器的输出之间串联连接的多个第一电阻器。第一开关组包括多个第一开关。第一开关中的每个开关被连接在第一电阻器间的连接点中的相应一个连接点和放大器的反相输入端子之间。第二电阻器组包括在放大器的第二端子和基准电压源之间串联连接的多个第二电阻器。第二开关组包括多个第二开关。第二开关中的每个开关被连接在第二电阻器间的连接点中的相应一个连接点和放大器的正输入端子之间。寄存器选择第一开关和第二开关中的每个开关。

Description

半导体器件和逆变器系统

相关申请的交叉引用

于2013年4月17日提交的日本专利申请No.2013-086780的公开，包括说明书、附图和摘要，通过引用其整体并入本文。

技术领域

本发明涉及半导体器件，例如，装在逆变器系统中的半导体器件。

背景技术

已知用于电机控制的逆变器控制。逆变器控制用于诸如空调、冰箱或洗衣机的家用电器或工业机器。例如，日本未经审查的专利申请公开No.2009-95206（对应于美国专利No.US8139385B2）公开了进行逆变器控制的逆变器控制电路。逆变器控制电路被配置成控制包括开关元件的逆变器电路。逆变器控制电路包括定时器电路、放大器和增益控制电路。定时器电路生成用于控制开关元件的导通状态的PWM信号。放大器接收、放大并且输出由逆变器电路的负载电流生成的模拟信号。增益控制电路与PWM信号的输出改变时序同步地控制放大器的增益的切换。

作为相关技术，日本未经审查的专利申请公开No.2004-210233（对应的美国专利No.US7366599B2）公开了一种电动力转向装置。该电动力转向装置被配置成将电动机的驱动力传送到转向机构以辅助进行转向。电动力转向装置包括电流检测器电路、微计算机和增益改变单元。电流检测器电路被配置成检测电动机中流动的电流，并且输出电机电流检测信号。电流检测器电路输出经能够改变增益的可变增益放大器电路放大的电机电流检测信号。微计算机具有接收由电流检测器电路输出的电机电流检测信号的模拟/数字转换端口，并且基于通过模拟/数字转换端口采集的电机电流检测信号来控制电动机。增益改变单元改变可变增益放大器电路的增益。可变增益放大器电路被配置成使得电流流入模拟开关SW。为此原因，模拟开关SW的导通电阻的影响造成在差分放大器的增益中生成误差。

另外，日本未经审查的专利申请公开No.2001-298337公开了增益可变放大器电路。该增益可变放大器电路包括运算放大器、增益切换电阻器组、多个模拟开关和选择器单元。增益切换电阻器组具有彼此串联连接的多个电阻器。多个模拟开关连接在增益切换电阻器组中的各个电阻器的中间点和运算放大器的输入端子之间。选择器单元选择性导通所有模拟开关中的任一个。增益可变放大器电路被配置成使得没有电流流入模拟开关。为此原因，模拟开关SW的导通电阻的影响没有造成在运算放大器的增益中生成误差，并且能够以高精度放大信号。在这种情况下，运算放大器的共模抑制比（CMRR）降低，并且共模抑制比（CMRR）按增益的改变而改变。

另外，日本未经审查的专利申请公开No.2011-254561（对应于欧洲专利公开No.EP2388599A2）公开了一种电机电流检测IC。电机电流检测IC包括差分放大器电路、差分放大器电路的一对输入端子或非反相输入端子和反相输入端子、差分放大器电路的输出端子。差分放大器电路的输入端子能够接收负电压。差分放大器电路的输入端子具有在输入过量电压时阻止过量电压被输入到端子的功能。

发明内容

在日本未经审查的专利申请公开No.2009-95206中公开的逆变器控制中，使用分流电阻器来检测逆变器电路的负载电流。大约数十安培的大电流流入分流电阻器，并且流入分流电阻器的电流的值的改变也大。为此原因，逆变器控制电路必定在噪声环境下操作。在该环境下，出于以高精度控制电机以提高效率的目的，必须以高精度放大流入分流电阻器的电流所生成的电压，并且已经尽可能多地从中去除噪声的信号被采集到微计算机中。期望能够以高精度放大信号同时尽可能多地去除噪声的技术。

日本未经审查的专利申请公开No.2004-210233中的可变增益放大器电路被配置成使得电流流入模拟开关SW。为此原因，模拟开关SW的导通电阻的影响造成在差分放大器的增益中生成误差。日本未经审查的专利申请公开No.2001-298337中的增益可变放大器电路被配置成使得没有电流流入模拟开关。为此原因，模拟开关的导通电阻的影响没有造成在差分放大器的增益中生成误差，并且能够以高精度放大信号。然而，在这种情况下，因为运算放大器的反相输入端子侧的阻抗变化，所以运算放大器的共模抑制比（CMRR）下降。另外，共模抑制比（CMRR）随增益的波动而变化。日本未经审查的专利申请公开No.2011-254561中的差分放大器电路包括用于确定增益的四个电阻器，即电阻器R1、R2和可变电阻器R4、R5。进行控制，使得可变电阻器R4具有与可变电阻器R5的电阻值相同的电阻值，以提高共模抑制比（CMRR）。然而，在这些可变电阻器R4和R5的构造中，模拟开关（未示出）被插入电流流动的路径中。为此原因，模拟开关的导通电阻的影响造成在差分放大器的增益中生成误差。

根据本说明书的描述和附图，其它问题和新颖性特征将变得清楚。

根据一个实施例，半导体器件能够任意地设置运算放大器的反相输入端子侧的增益切换电阻器和非反相输入端子侧的偏置开关电阻器的电阻，并且从运算放大器的电流路径中基本上去除用于切换各个电阻器的模拟开关。

根据实施例，半导体器件可以以高精度放大信号，同时尽可能多地去除噪声。

附图说明

图1是示出根据实施例的具有逆变器系统的电机控制系统的构造示例的框图；

图2是示出根据第一实施例的微计算机的构造示例的框图；

图3是示出根据实施例的微计算机中的定时器电路的构造示例的框图；

图4中的A至K是示出根据实施例的具有逆变器系统的电机控制系统的操作的时序图；

图5是示出根据第二实施例的微计算机的构造示例的框图；

图6A是示出基准电压和模拟输入电压之间的关系的曲线图；

图6B是示出基准电压和运算放大器非反相输入电压之间的关系的曲线图；

图6C是示出基准电压和运算放大器的输出电压之间的关系的曲线图；

图7A是示出基准电压和模拟输入电压之间的关系的曲线图；

图7B是示出基准电压和运算放大器非反相输入电压之间的关系的曲线图；

图7C是示出基准电压和运算放大器的输出电压之间的关系的曲线图；

图8A是示出基准电压和模拟输入电压之间的关系的曲线图；

图8B是示出基准电压和运算放大器非反相输入电压之间的关系的曲线图；

图8C是示出基准电压和运算放大器的输出电压之间的关系的曲线图；

图9是示出根据第三实施例的微计算机的构造示例的框图；

图10是示出根据第四实施例的微计算机的构造示例的框图；

图11A是示出根据第五实施例的第一电阻器和第二电阻器的布局的一个示例的示意图；

图11B是示出根据第五实施例的第一电阻器和第二电阻器的布局的另一个示例的示意图；

图11C是示出根据第五实施例的第一电阻器和第二电阻器的布局的又一个示例的示意图；

图12是示出微计算机的修改示例的示意图。

具体实施方式

下文中，将参照附图描述根据实施例的半导体器件和逆变器。

第一实施例

将描述根据第一实施例的半导体器件和逆变器系统的构造。图1是示出根据第一实施例的具有逆变器系统的电机控制系统的构造示例的框图。电机控制系统1包括逆变器系统（2、4）和电机3。如随后将描述的，逆变器系统（2、4）将受控电流供应到电机3。电机3是三相电机，并且根据从逆变器系统（2、4）供应的受控电流旋转。换句话讲，在电机3中流动的电流受逆变器系统（2、4）控制。在图1中，只示出电机3的电机线圈。另外，在下面各个实施例中，电机3中的相位的数量和逆变器系统（2、4）中的相位的数量将示例性地是3个。然而，各个实施例中的相位的数量不限于这个示例。

逆变器系统包括逆变器电路4和微计算机2。逆变器电路4连接到电机3，并且将电流供应到电机3。逆变器电路4包括分流电阻器Rs。分流电阻器Rs布置在逆变器电路4的电流路径中。微计算机2（半导体器件）基于分流电阻器Rs上的电压（对应于供应到电机3的电流）根据驱动信号（PWM信号）控制在逆变器电路4中到电机3的电流供应。在这种情形下，微计算机2被如上所述地配置，因此能够以高精度放大分流电阻器Rs上的电压，同时尽可能多地从电压中去除噪声。结果，微计算机2能够以更高精度控制到电机3的电流供应。图1示出其中提供一个分流电阻器Rs的一个分流器的示例。

下文中，将进一步描述逆变器系统。逆变器电路4还包括用于驱动三相电机的反相器INV1、INV2、INV3和电源E0。电源E0连接在节点n1和节点n2之间。反相器INV1、INV2、INV3与电源E0并联连接。

反相器INV1包括开关元件TR1和TR2。开关元件TR1和TR2分别被U相的PWM信号50和U相的反相的PWM信号51驱动。开关元件TR1是NPN晶体管，具有连接到节点n2的集电极、连接到节点n3的发射极、以及接收U相的PWM信号50的基极。开关元件TR2是NPN晶体管，具有连接到节点n3的集电极、连接到节点n1的发射极、以及接收U相的反相的PWM信号51的基极。反相器INV1还包括反馈二极管D1和D2。反馈二极管D1具有连接到节点n3的阳极和连接到节点n2的阴极。反馈二极管D2具有连接到节点n1的阳极和连接到节点n3的阴极。

反相器INV2包括开关元件TR3和TR4。开关元件TR3和TR4分别被V相的PWM信号52和V相的反相的PWM信号53驱动。开关元件TR3是NPN晶体管，具有连接到节点n2的集电极、连接到节点n4的发射极、以及接收V相的PWM信号52的基极。开关元件TR4是NPN晶体管，具有连接到节点n4的集电极、连接到节点n1的发射极、以及接收V相的反相的PWM信号53的基极。反相器INV2还包括反馈二极管D3和D4。反馈二极管D3具有连接到节点n4的阳极和连接到节点n2的阴极。反馈二极管D4具有连接到节点n1的阳极和连接到节点n4的阴极。

反相器INV3包括开关元件TR5和TR6。开关元件TR5和TR6分别被W相的PWM信号54和W相的反相的PWM信号55驱动。开关元件TR5是NPN晶体管，具有连接到节点n2的集电极、连接到节点n5的发射极、以及接收W相的PWM信号54的基极。开关元件TR6是NPN晶体管，具有连接到节点n5的集电极、连接到节点n1的发射极、以及接收W相的反相的PWM信号55的基极。反相器INV3还包括反馈二极管D5和D6。反馈二极管D5具有连接到节点n5的阳极和连接到节点n2的阴极。反馈二极管D6具有连接到节点n1的阳极和连接到节点n5的阴极。

作为各个反相器输出的节点n3、n4和n5连接到构成电机3的三相线圈，并且向这些线圈供应电流。从节点n3、n4和n5供应的电流流入电机3，以控制电机3的旋转。分流电阻器Rs连接在节点n1和地之间，并且通过允许逆变器电路4上的负载电流流过分流电阻器Rs而生成的节点n1的电压被施加到微计算机2。逆变器电路4根据从微计算机2输入的六相的PWM信号而导通/截止开关元件TR1至TR6，以调节被供应到电机3的电流。开关元件TR1至TR6的示例是NPN晶体管，但不限于这个示例。

微计算机2（半导体器件）包括增益控制电路24、运算放大器23、模拟/数字转换器（ADC）25、定时器电路22和CPU21。增益控制电路24、ADC25、定时器电路22和CPU21以双向通信方式通过总线26彼此连接。增益控制电路24与运算放大器23协作地放大分流电阻器Rs上的电压（节点n1的电压）27，以生成输出电压Vout。运算放大器（放大器）23的增益受增益控制电路24控制。ADC25对输出电压Vout（模拟值）进行模拟/数字转换，以生成输出信号（数字值）。CPU21进行用于调节PWM信号的脉宽的算术运算，以生成控制信号。定时器电路22生成用于基于控制信号控制逆变器电路4的电流输出的PWM信号（驱动信号）。定时器电路22和CPU21能够被视为一个控制电路。

PWM信号控制反相器INV1至INV3中的开关元件TR1至TR6的打开/关闭操作。开关元件TR1至TR6调节从电源E0供应到电机3的电流。逆变器电路4将作为分流电阻器Rs一端的节点n1的电压输出到微计算机2。微计算机2监控节点n1的电压，并且进行用于调节PWM信号的脉宽的反馈控制。

在这个实施例中，增益控制电路24、运算放大器23、ADC25、定时器电路22和CPU21全部被包括在微计算机2中。然而，这个实施例不限于这个构造，而是除了CPU21之外的这些组件中的部分或全部可以布置在微计算机2外部。

随后，将进一步描述增益控制电路24和运算放大器23。图2是示出根据这个实施例的微计算机（半导体器件）2的构造示例的框图。在这个图中，省略了定时器电路22。另外，还省略了逆变器电路4，除了分流电阻器Rs之外。

增益控制电路24包括增益切换电阻器组41、第一模拟开关组43、偏置调节电阻器组42、第二模拟开关组44、增益设置寄存器40和运算放大器（第一放大器）23。增益切换电阻器组41具有彼此串联连接的多个第一电阻器R₁’、R₂’、…、R_n+1’。第一模拟开关组43具有彼此并联连接的多个第一模拟开关S₁’、S₂’、…、S_n’。这些第一模拟开关S₁’、S₂’、…、S_n’选择这些第一电阻器R₁’、R₂’、…、R_n+1’中的至少一个。偏置调节电阻器组42具有彼此串联连接的多个第二电阻器R₁、R₂、…、R_n+1。第二模拟开关组44具有彼此并联连接的多个第二模拟开关S₁、S₂、…、S_n。这些第二模拟开关S₁、S₂、…、S_n选择这些第二电阻器R₁、R₂、…、R_n+1中的至少一个。增益设置寄存器40输出对应于设定值的信号，从而选择性导通这些第一模拟开关S₁‘、S₂‘、…、S_n’中的一个和这些第二模拟开关S₁、S₂、…、S_n中的一个。运算放大器（第一放大器）23与第一模拟开关组43和第二模拟开关组44连接。

增益切换电阻器组41具有与第一模拟输入端子AIN0连接的一端和与运算放大器23的输出电压Vout连接的另一端。换句话讲，第一电阻器R₁‘的一端连接到第一模拟输入端子AIN0，第一电阻器Rn+₁‘的另一端连接到运算放大器23的输出电压Vout。另外，这些第一电阻器R₁‘、R₂‘、…、R_n+1‘的各个连接点（R₁‘和R₂‘之间的连接点、R₂’和R₃’之间的连接点、…、R_n’和R_n+1’之间的连接点）与这些第一模拟开关S₁’、S₂’、…、S_n’的各个一端连接。这些第一模拟开关S₁’、S₂’、…、S_n’的各个另一端连接到运算放大器23的反相输入端子（-端子）。换句话讲，第一电阻器R_i’和R_i+1’（i是大于等于1或小于等于n的自然数）之间的连接点与第一模拟开关S₁’的一端连接。第一模拟开关S_i’的另一端连接到运算放大器23的反相输入端子（-端子）。增益切换电阻器组41中的各个第一电阻器R’的电阻值例如被设计成具有几千欧至100千欧的数量级。例如，第一模拟开关S’是传输门。在这个图的示例中，增益切换电阻器组41的一端通过第一模拟输入端子AIN0接地。

偏置调节电阻器组42具有与第二模拟输入端子AIN1连接的一端和与基准电压Vr连接的另一端。换句话讲，第二电阻器R₁的一端连接到第二模拟输入端子AIN1，第二电阻器R_n+1的另一端连接到基准电压Vr。另外，这些第二电阻器R₁、R₂、…、R_n+1的各个连接点（R₁和R₂之间的连接点、R₂和R₃之间的连接点、…、R_n和R_n+1之间的连接点）与这些第二模拟开关S₁、S₂、…、S_n的各个一端连接。这些第二模拟开关S₁、S₂、…、S_n的各个另一端连接到运算放大器23的非反相输入端子（+端子）。换句话讲，第二电阻器R_i和R_i+1之间的连接点与第二模拟开关S_i的一端连接。第二模拟开关S_i的另一端连接到运算放大器23的非反相输入端子（+端子）。偏置调节电阻器组42中的各个第二电阻器R的电阻值例如被设计成具有几千欧至100千欧的数量级。例如，第二模拟开关S是传输门。基准电压Vr被设置成使得即使节点n1的电压Vin是负电势，运算放大器23的非反相输入端子的输入电压Vp也没有变成负的。这是因为，运算放大器23的参考被设置成GND（地）。

增益设置寄存器40被公共用于多个第一模拟开关S₁’、S₂’、…、S_n’和多个第二模拟开关S₁、S₂、…、S_n。因此，当选择并且导通第一模拟开关S_i’时，同时选择并且导通第二模拟开关S_i。在这种情况下，在增益切换电阻器组41中，第一电阻器被分成R₁’+…+R_i’和R_i+1’+…+R_n+1’，并且R_i’和R_i+1’之间的连接点通过第一模拟开关S_i’连接到运算放大器23的反相输入端子（-端子）（输入电压Vm）。另外，在偏置调节电阻器组42中，第二电阻器被分成R₁+…+R_i和R_i+1+…+R_n+1，并且R_i和R_i+1之间的连接点连接到运算放大器23的非反相输入端子（+端子）（输入电压Vp）。运算放大器23基于反相输入端子的输入电压Vm和非反相输入端子的输入电压Vp进行差分放大，并且输出输出电压Vout。

ADC25响应于来自定时器电路22的触发信号A1至A3采集运算放大器23的输出电压Vout（模拟值），并且将输出电压Vout转换成数字值。然后，ADC25将数字信号输出到CPU21。触发信号A1至A3分别对应于反相器INV1至INV3。

如上所述，分流电阻器Rs连接在模拟输入端子AIN1和模拟输入端子AIN0之间。分流电阻器Rs的一端（通过逆变器电路4的开关晶体管TR）连接到电机3，分流电阻器Rs的另一端连接到GND。例如，分流电阻器Rs的电阻值被设计成具有几毫欧至100毫欧的数量级。

图2中的增益控制电路24和运算放大器23可以被视为可编程增益放大器。如下得到可编程增益放大器的增益和共模抑制比。

作为示例，让我们考虑以下的情况：用于导通第一模拟开关S_i和第二模拟开关S_i’的值被设置到增益设置寄存器40。假设运算放大器23的非反相输入端子的输入电压是Vp，运算放大器23的反相输入端子的输入电压是Vm，将被输入到模拟输入端子AIN1的输入电压是Vin，将被输入到模拟输入端子AIN0的输入电压是Vss，并且基准电压是Vr。另外，运算放大器23的非反相输入电压Vp和反相输入电压Vm虚拟接地，因此变成相同电势，并且这个电势被设置为Va。由于流入R₁+…+R_i和R_i+1+…+R_n+1的电流是相同的，因此满足下面的表达式（1）。

$\frac{V_a-V_{\mathrm{in}}}{R_1+R_2+\·\·\·+R_i}=\frac{V_r-V_a}{R_{i+1}+R_{i+2}+\·\·\·R_{n+1}}\·\·\·\left(1\right)$

另外，由于流入R₁’+…+R_i’和R_i+1’+…+R_n+1’的电流是相同的，因此满足下面的表达式（2）。

$\frac{V_a-V_{\mathrm{ss}}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·{R_i}^{\′}}=\frac{V_{\mathrm{out}}-V_a}{{R_{i+1}}^{\′}+{R_{i+2}}^{\′}+\·\·\·+{R_{n+1}}^{\′}}\·\·\·\left(2\right)$

当用表达式（1）和（2）得到Vout时，如下得到表达式（3）：

$\begin{array}{c}{V}_{\mathrm{out}}=\frac{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_{n+1}}^{\′}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_i}^{\′}}\×\frac{R_{i+1}+R_{i+2}+\·\·\·+R_{n+1}}{R_1+R_2+\·\·\·+R_{n+1}}\×V_{\mathrm{in}}-\frac{{R_{i+1}}^{\′}+{R_{i+2}}^{\′}+\·\·\·{R_{n+1}}^{\′}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_i}^{\′}}\×V_{\mathrm{ss}}\\ +\frac{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_{n+1}}^{\′}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·{R_i}^{\′}}\×\frac{R_1+R_2+\·\·\·+R_i}{R_1+R_2+\·\·\·{+R}_{n+1}}\×V_r\·\·\·\left(3\right)\end{array}$

在这个表达式中，当在假设与作为参考的Vss的差分电压是Vin的情况下得到差分增益G_D时，表达式（3）中的Vss被设置成0，能够删除Vr项，因为该项与即使Vin改变其也不改变的增益无关。因此，能够得到表达式（4）。

$G_D=\frac{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_{n+1}}^{\′}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_i}^{\′}}\×\frac{R_{i+1}+R_{i+2}+\·\·\·+R_{n+1}}{R_1+R_2+\·\·\·+R_{n+1}}\·\·\·\left(4\right)$

另外，由于同相增益G_c是当输入相同信号时的增益，因此表达式（3）中的Vss被设置为Vin，并且能够删除Vr项，因为该项与即使Vin改变其也不改变的增益无关。因此，能够得到表达式（5）。

$G_C=\frac{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_{n+1}}^{\′}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_i}^{\′}}\×\frac{R_{i+1}+R_{i+2}+\·\·\·+R_{n+1}}{R_1+R_2+\·\·\·+R_{n+1}}-\frac{{R_{i+1}}^{\′}+{R_{i+2}}^{\′}+\·\·\·+{R_{n+1}}^{\′}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_i}^{\′}}\·\·\·\left(5\right)$

因此，共模抑制比CMRR被表达为下面的等式（6）。

$\begin{array}{c}\mathrm{CMRR}=\frac{G_D}{G_C}\\ =\frac{1}{1-\frac{{R_{i+1}}^{\′}+{R_{i+2}}^{\′}+\·\·\·+{R_{n+1}}^{\′}}{R_{i+1}+R_{i+2}+\·\·\·+R_{n+1}}\×\frac{R_1+R_2+\·\·\·+R_{n+1}}{{R_1}^{\′}+{R_2}^{\′}+\·\·\·+{R_{n+1}}^{\′}}}\end{array}\·\·\·\left(6\right)$

在这个示例中，当（R_i+1+…+R_n+1）/(R₁+…+R_i）=(R_i+1’+…+R_n+1’)/（R₁’+…+R_i’）时，表达式（3）被表达为表达式（7）。

$V_{\mathrm{out}}=\frac{R_{i+1}+R_{i+2}+\·\·\·+R_{n+1}}{R_1+R_2+\·\·\·+R_i}\×(V_{\mathrm{in}}-V_{\mathrm{ss}})+V_r\·\·\·\left(7\right)$

另外，表达式（6）被表达为表达式（8）。

CMRR=∞    …(8)

在根据这个实施例的可编程增益放大器（增益控制电路24和运算放大器23）中，在用于设置增益和共模抑制比的增益切换电阻器组41和偏置调节电阻器组42的电流流动的路径中没有提供将电阻值切换至另一个电阻值的模拟开关。用这种构造，能够消除模拟开关的导通电阻的影响。结果，能够以高精度设计增益。

另外，可编程增益放大器能够合适地设置增益切换电阻器组41中的多个第一电阻器R’的电阻值和偏置调节电阻器组42中的多个第二电阻器R的电阻值。用这种构造，能够合适地设置共模抑制比。

另外，在可编程增益放大器中，优选地，使增益切换电阻器组41中的多个第一电阻器R’的电阻值的比率(R_i+1’+…+R_n+1’)/（R₁’+…+R_i’）与偏置调节电阻器组42中的第二电阻器R的电阻值的比率（R_i+1+…+R_n+1）/(R₁+…+R_i）相等。结果，能够提高共模抑制比。

另外，为了抑制电阻元件的制造差异，优选地，电阻元件具有相同的电阻值和相同的形状。为了满足这些条件，优选地，满足下面的条件。具体地讲，满足R₁’=R₁=R₂’=R₂=…=R_n+1’=R_n+1。

如上所述，根据这个实施例，运算放大器23能够以高精度进行放大，而不受第一模拟开关S_i’和第二模拟开关S_i的导通电阻影响（根据表达式（3））。另外，如果电阻元件被设计成具有（R_i+1+…+R_n+1）/(R₁+…+R_i）=(R_i+1’+…+R_n+1’)/（R₁’+…+R_i’）的电阻值，则能够得到优异的共模抑制比（根据表达式（8））。

图3是示出根据这个实施例的微计算机（半导体器件）2中的定时器电路22的构造示例的框图。定时器电路22包括升/降计数器211、PWM发生器电路220和A/D触发发生器电路230。

升/降计数器211基于从微计算机2内的时钟发生器电路（未示出）供应的计数时钟CLK从最小值0向上计数到最大值M（M是整数）的值。此后，升/降计数器211将值向下计数至0。然后，升/降计数器211将计数值215输出到PWM发生器电路220和A/D触发发生器电路230。升/降计数器211通过供应计数时钟CLK重复向上计数操作和向下计数操作。

PWM发生器电路220基于计数值215生成用于控制逆变器电路4的PWM信号并且将PWM信号输出到逆变器电路4。具体地讲，PWM发生器电路220包括U相PWM定时器、V相PWM定时器和W相PWM定时器。U相PWM定时器输出U相的PWM信号50和与U相的反相对应的PWM信号51。V相PWM定时器输出V相的PWM信号52和与V相的反相对应的PWM信号53。W相PWM定时器输出W相的PWM信号54和与W相的反相对应的PWM信号55。

U相PWM定时器包括比较器电路224和比较值设置寄存器221。比较值设置寄存器221设置给定时间段内的PWM信号50的脉宽。比较器电路224将升/降计数器211的计数值215与比较值设置寄存器221进行比较，并且当计数值215和比较值设置寄存器221彼此匹配时将输出的PWM信号50反相。用这种操作，作为PWM信号50的反相信号的PWM信号51也被反相。然后，重复以上操作，以周期性重复PWM信号的输出。

同样地，V相PWM定时器包括比较器电路225和比较值设置寄存器222。比较值设置寄存器222设置给定时间段内的PWM信号52的脉宽。比较器电路225将升/降计数器211的计数值215与比较值设置寄存器222进行比较，并且当计数值215和比较值设置寄存器222彼此匹配时将输出的PWM信号52反相。用这种操作，作为PWM信号52的反相信号的PWM信号53也被反相。然后，重复以上操作，以周期性重复PWM信号的输出。

同样地，W相PWM定时器包括比较器电路226和比较值设置寄存器223。比较值设置寄存器223设置给定时间段内的PWM信号54的脉宽。比较器电路226将升/降计数器211的计数值215与比较值设置寄存器223进行比较，并且当计数值215和比较值设置寄存器223彼此匹配时将输出的PWM信号54反相。用这种操作，作为PWM信号54的反相信号的PWM信号53也被反相。然后，重复以上操作，以周期性重复PWM信号的输出。

PWM信号50、52和54的比较值设置寄存器221、222和223的内容从CPU21通过总线26进行传递。PWM信号51、53和55被作为PWM信号50、52和54的反相信号而得到。基于CPU21的设置，输出与U相、V相和W相对应的不同脉宽的PWM信号。

A/D触发发生器电路230基于计数值215生成用于开始ADC25中的A/D转换的触发信号并且将触发信号输出到ADC25。具体地讲，A/D触发发生器电路230包括U相ADC定时器、V相ADC定时器和W相ADC定时器。U相ADC定时器输出U相的触发信号A1。V相ADC定时器输出V相的触发信号A2。W相ADC定时器输出W相的触发信号A3。

U相ADC定时器包括比较器电路234和比较值设置寄存器231。比较值设置寄存器231设置用于生成随PWM信号50的输出改变的、来自逆变器电路4的模拟信号27的电压（即节点n1的电压Vin，并且在这个示例中，经运算放大器23放大的输出电压Vout）进行A/D转换的时序的值。当向上计数时，比较器电路234将计数值215与比较值设置寄存器231中的设定值进行比较，并且输出用于开始A/D转换的触发信号A1，触发信号A1是当计数值215与比较值设置寄存器231中的设定值彼此匹配时输出的。然后，重复以上操作，以周期性重复触发信号A1的输出。

V相ADC定时器包括比较器电路235和比较值设置寄存器232。比较值设置寄存器232设置用于生成随PWM信号52的输出改变的、来自逆变器电路4的模拟信号27的电压（即节点n1的电压Vin，并且在这个示例中，经运算放大器23放大的输出电压Vout）进行A/D转换的时序的值。当向上计数时，比较器电路235将计数值215与比较值设置寄存器232中的设定值进行比较，并且输出用于开始A/D转换的触发信号A2，触发信号A2是当计数值215与比较值设置寄存器232中的设定值彼此匹配时输出的。然后，重复以上操作，以周期性重复触发信号A2的输出。

W相ADC定时器包括比较器电路236和比较值设置寄存器233。比较值设置寄存器233设置用于生成随PWM信号54的输出改变的、来自逆变器电路4的模拟信号27的电压（即节点n1的电压Vin，并且在这个示例中，经运算放大器23放大的输出电压Vout）进行A/D转换的时序的值。当向上计数时，比较器电路236将计数值215与比较值设置寄存器233中的设定值进行比较，并且输出用于开始A/D转换的触发信号A3，触发信号A3是当计数值215与比较值设置寄存器233中的设定值彼此匹配时输出的。然后，重复以上操作，以周期性重复触发信号A3的输出。在这个示例中，比较器电路234、235和236可以在向下计数时，或者既在向上计数时又在向下计数时，输出三个触发信号A1、A2和A3。

触发信号A1、A2和A3的比较值设置寄存器231、232和233的内容从CPU21通过总线26进行传递。基于CPU21的设置，输出与U相、V相和W相对应的不同时序的触发信号。

随后，将描述根据这个实施例的具有逆变器系统的电机控制系统的操作。图4A至图4K是示出根据这个实施例的具有逆变器系统的电机控制系统的操作的时序图。图4A示出计数值215。图4B示出模拟信号27（节点n1的电压Vin）。图4C至图4H分别示出PWM信号50至55。图4I至图4J分别示出在向上计数时的触发信号A1至A3。

CPU21预先将适于控制电机3的值存储在增益设置寄存器40中。该值可以由用户输入，可以参照与数据库（未示出）内与电机3关联的值，或者可以使用预定值。在这个示例中，假设用于从第一模拟开关S₁’至S_n’和第二模拟开关S₁至S_n中选择第一模拟开关S_i’和第二模拟开关S_i的值被存储在增益设置寄存器40中。根据增益设置寄存器40的值选择第一模拟开关S_i’和第二模拟开关S_i。结果，第一电阻器R_i’和第一电阻器R_i+1’之间的连接点连接到运算放大器23的反相输入端子（-端子）。另外，第二电阻器R_i和第二电阻器R_i+1之间的连接点连接到运算放大器23的非反相输入端子（+端子）。即使在逆变器系统进行操作期间，也能够由CPU21改变增益设置寄存器40的值。

图4A中的升/降计数器211的计数值215从0开始向上计数，经过计数值p、q和r（p、q和r是自然数，p<q<r），达到最大值M。此后，计数值215向下计数，经过计数值p、q和r，达到0。此后，计数值215再向上计数。例如，当升/降计数器211是16位计数器时，升/降计数器211将值从0向上计数到65535（十进制）。此后，当计数值215将值向下计数并且变成0时，计数值215再将值向上计数。

图4C中的PWM信号50在计数值215从0开始递增变成p的时刻t1从低电平（“0”）上升至高电平（“1”）。然后，PWM信号50在计数值215递减再次变成p的时刻t11下降。当计数值215变成0时，计数值215再次递增，随后重复相同的操作。图4D中的PWM信号51是PWM信号50的反相输出。图4E中的PWM信号52在计数值215从0开始递增变成q的时刻t3从低电平（“0”）上升至高电平（“1”）。然后，PWM信号52在计数值215递减再次变成q的时刻t9下降。当计数值215变成0时，计数值215再次递增，随后重复相同的操作。图4F中的PWM信号53是PWM信号52的反相输出。图4G中的PWM信号54在计数值215从0开始递增变成r的时刻t5从低电平（“0”）上升至高电平（“1”）。然后，PWM信号54在计数值215递减再次变成r的时刻t7下降。当计数值215变成0时，计数值215再次递增，随后重复相同的操作。图4H中的PWM信号55是PWM信号54的反相输出。

图4I中的触发信号A1在计数值215从0开始递增变成（p+α1）的时刻t2被作为单触发脉冲输出。当计数值215递减变成0时，计数值215再次递增，随后重复相同的操作。图4J中的触发信号A2在计数值215从0开始递增变成（q+α2）的时刻t4被作为单触发脉冲输出。当计数值215递减变成0时，计数值215再次递增，随后重复相同的操作。图4K中的触发信号A3在计数值215从0开始递增变成（r+α3）的时刻t6被作为单触发脉冲输出。当计数值215递减变成0时，计数值215再次递增，随后重复相同的操作。

通常提供被称为“死区时间（dead time）”的时间段，使得PWM信号50和PWM信号51的改变时序没有彼此重叠，并且控制输出，使得改变时序彼此移位。然而，为了有助于理解，将参照当没有提供死区时间的时序来描述这个实施例。对于PWM信号52、PWM信号53、PWM信号54和PWM信号55，同样如此。

逆变器电路4的开关元件TR1至TR6根据以上六个相位的PWM信号50至55导通或截止。结果，如图4B中所示，改变到微计算机2的模拟信号27。具体地讲，模拟信号27如下地改变。

首先，在从t0至t1的时间段中，因为PWM信号50、PWM信号52和PWM信号54全部是“0”输出，所以开关元件TR1、TR3和TR5全部截止。结果，电机3中没有电流流动，节点n1变成低电平V0，也就是说，模拟信号27变成低电平V0。

此后，在从t1至t3的时间段中，因为PWM信号50、PWM信号53和PWM信号55是“1”输出，所以开关元件TR1、TR4和TR6导通，并且开关元件TR2、TR3和TR5截止。结果，电流流过导通状态的开关元件和电机3，由此节点n1的电压从0上升，模拟信号27变成V1。然后，在时间t2，ADC25检测已经变成V1的模拟信号27。

随后，在从t3至t5的时间段中，因为PWM信号50、PWM信号53和PWM信号55是“1”输出，所以开关元件TR1、TR3和TR6导通，并且开关元件TR2、TR4和TR5截止。结果，电流流过导通状态的开关元件和电机3，由此节点n1的电压从V1上升，模拟信号27变成V2。低电平V0不限于0[V]，而是根据逆变器电路4的设计条件而改变。然后，在时间t4，ADC25检测已经变成V2的模拟信号27。

随后，在从t5至t7的时间段中，因为PWM信号51、PWM信号53和PWM信号55的所有输出是“0”输出，所以开关元件TR2、TR4和TR6全部截止。结果，没有电流流过电机3，节点n1的电压变成低电平0，也就是说，模拟信号27变成低电平V0。然后，在t6，ADC25检测已经变成V0的模拟信号27。

随后，在从t7至t9的时间段中，因为PWM信号50、PWM信号52和PWM信号55是“1”输出，所以开关元件TR1、TR3和TR6导通，并且开关元件TR2、TR4和TR5截止。结果，电流流过导通状态的开关元件和电机3，由此节点n1的电压再次上升，模拟信号27变成V2。

随后，在从t9至t11的时间段中，因为PWM信号50、PWM信号53和PWM信号55是“1”输出，所以开关元件TR1、TR4和TR6导通，并且开关元件TR2、TR3和TR5截止。结果，电流流过导通状态的开关元件和电机3，由此节点n1的电压从V2下降，模拟信号27变成V1。

随后，在从t11至t13的时间段中，因为PWM信号50、PWM信号52和PWM信号54全部是“0”输出，所以开关元件TR1、TR3和TR5全部截止。结果，没有电流流入电机3，节点n1变成低电平V0，也就是说，模拟信号27变成低电平V0。

在从t13至t26的时间段中，六相的PWM输出以与从t0至t13的时间段相同的时序输出。因此，模拟信号27也以与从t0至t13的时间段中相同的方式改变。

如上所述，根据这个实施例的具有逆变器系统的电机控制系统进行操作。

在这个实施例中，第一模拟开关组43和第二模拟开关组44通过设置增益设置寄存器40而导通/截止，从而能够自由地调节与共模抑制比和增益相关的增益切换电阻器组41和偏置调节电阻器组42的电阻值。结果，能够合适地调节共模抑制比，并且能够合适地抑制噪声。另外，在这个实施例中，能够防止电流流入第一模拟开关组43和第二模拟开关组44。结果能够消除这些模拟开关的导通电阻的影响，并且能够以高精度放大信号。

第二实施例

这个实施例与第一实施例的增益控制电路24的不同之处在于，能够自由地设置微计算机2的增益控制电路24a中的基准电压Vr。下文中，将主要描述差异。

将进一步描述增益控制电路24a和运算放大器23。图5是示出根据这个实施例的微计算机（半导体器件）2的构造示例的框图。在这个附图中，在示图中，从图示中省略了定时器电路22。另外，为了图示，还省略了逆变器电路4，除了分流电阻器Rs之外。

除了根据第一实施例的构造（增益切换电阻器组41、第一模拟开关组43、偏置调节电阻器组42、第二模拟开关组44和增益设置寄存器40）之外，增益控制电路24a还包括基准电压源45。基准电压源45连接到偏置调节电阻器组42的另一端，并且以可变的方式施加基准电压Vr。换句话讲，基准电压源45能够改变将被施加到偏置调节电阻器组42的基准电压Vr。

当共模抑制比被优化时，选择在偏置调节电阻器组42和增益切换电阻器组41的相同位置的模拟开关（S_i’=S_i）。在这种情况下，如果基准电压Vr固定，则运算放大器的输入电压Vp可以落到能够输入到运算放大器23的电压范围之外，或者运算放大器23的输出电压Vout可以超出运算放大器能够输出的范围。这造成转换精度下降，使得运算放大器23的输出电压Vout失真，或者没有有效使用ADC25的输入范围。为了避免这种情况，在这个实施例中，利用基准电压源45，使基准电压Vr可变化，最佳地使用运算放大器23的输入/输出的范围，并且有效地使用ADC25的输入范围以提高精度。

基准电压源45包括基准电压运算放大器（第二放大器）451、数/模转换器（DAC）452、以及基准电压设置寄存器453。基准电压设置寄存器453存储用于设置数/模转换器452的设定值（数字值）。设定值对应于基准电压Vr，并且被CPU21覆写。

DAC452将基准电压设置寄存器453的数字值（设定值）转换成模拟值。在这个图的示例中，DAC452是电阻串DAC，并且包括多个电阻器和多个开关。这些电阻器具有相同的电阻值，并且彼此串联连接（电阻串），基准电压被施加到电阻串的两端。电阻串中的多个连接点的相应一端与开关的相应一端连接。开关的相应另一端连接到基准电压运算放大器451的非反相输入端子（+端子）。对应于基准电压设置寄存器453的设定值（数字值）选择这些开关中的一个。选择的开关的位置的电压（模拟值）按电阻串中的分压比率的电压被输出到基准电压运算放大器451。DAC452可以是另一种类型的DAC。

基准电压运算放大器（第二放大器）451构成电压跟随器。也就是说，基准电压运算放大器451的非反相输入端子（+端子）连接到DAC452，基准电压运算放大器451的反相输入端子（-端子）连接到输出端子。基准电压运算放大器451将DAC452的输出电压作为基准电压Vr施加到偏置调节电阻器组42。

类似地，根据这个实施例，如第一实施例中一样，为了优化运算放大器23的共模抑制比，选择相同位置的模拟开关（S_i=S_i’），使得（R_i+1+…+R_n+1）/(R₁+…+R_i）=(R_i+1’+…+R_n+1’)/（R₁’+…+R_i’）得以满足。在这种情形下，根据这个实施例，基准电压设置寄存器453的值被设置成使得将被施加到运算放大器23的非反相输入端子（+端子）的输入电压Vp落入能够被输入到运算放大器23的范围内，从而偏置电压Vin的电压电平。在这种情形下，各个设置寄存器40和453被设置成使得运算放大器23的输出电压Vout不超出ADC25的输入范围。

如上所述，基准电压源45通过CPU21由DAC452将基准电压设置寄存器453中存储的值转换成模拟信号，并且将转换后的值作为基准电压Vr从基准电压运算放大器451供应到偏置调节电阻器组42。

随后，将描述基准电压Vr与模拟输入电压Vin、运算非反相输入电压Vp、运算输出电压Vout之间的关系的增益依赖性。图6A至图6C、图7A至图7C和图8A至图8C是示出基准电压Vr与模拟输入电压Vin、运算放大器非反相输入电压Vp、运算放大器输出电压Vout之间的关系的增益依赖性的曲线图。在图6A、图7A和图8A中，纵坐标轴代表输入电压Vin，横坐标轴代表时间t。在图6B、图7B和图8B中，纵坐标轴代表运算放大器非反相输入电压Vp，横坐标轴代表时间t。在图6C、图7C和图8C中，纵坐标轴代表输出电压Vout，横坐标轴代表时间t。在这个示例中，ADC25的输入范围是公共的例如0V至5V。假设满足R₁+R₂+…+R_i=R₁’+R₂’+…+R_i’=12kΩ和R_i+1+R_i+2+…+R_n+1=R_i+1’+R_i+2’+…+R_n+1’=28kΩ。假设分流电阻器Rs的电阻值是10mΩ。

参照图6A至图6C，当基准电压Vr是2.5V并且模拟输入电压Vin的幅度是-0.5V至+0.5V（图6A）时，运算放大器非反相输入电压Vp的幅度是+0.1V至+0.9V（图6B）。如果增益是4倍，则运算放大器输出电压Vout的幅度变成+0.5V至+4.5V（图6C），并且能够有效地使用ADC25的输入范围。

在这个示例中，参照图7A至图7C，当基准电压Vr固定是2.5V并且模拟输入电压Vin的幅度是0V至+1.0V（图7A）时，运算放大器非反相输入电压Vp的幅度是+0.75V至+1.45V（图6B）。如果增益是2.33倍，则运算放大器输出电压Vout的幅度变成+2.5V至+4.83V（图7C），并且能够落入ADC25的输入范围内。相反地，如果增益超过2.33倍，则运算放大器输出电压Vout的幅度超过ADC25的输入范围。另外，在这种情况下，由于运算放大器输出电压Vout的幅度变成+2.5V至+4.83V，因此只能够使用ADC25的输入范围的一半。

在这些情形下，参照图8A至图8C，当基准电压Vr可变时，基准电压Vr被设置成例如0.5V。在这种情况下，如果模拟输入电压Vin的幅度是0V至+1.0V（图8A），则运算放大器非反相输入电压Vp的幅度是+0.1V至+0.9V（图8B）。如果增益是4倍，则运算放大器输出电压Vout的幅度变成+0.5V至+4.5V（图8C），并且能够有效地使用ADC25的输入范围。

如上所述，基准电压Vr是可变的，并且根据模拟输入电压Vin的幅度而改变，结果是，能够有效地使用ADC25的输入范围并且能够提高放大的精度。分流电阻器Rs的电阻值是10mΩ并且第一电阻器R’和第二电阻器R是10kΩ的数量级。由于存在10的六次幂的差别，因此在计算中省略分流电阻器Rs。

根据这个实施例的具有逆变器系统的电机控制系统的操作与第一实施例中的相同，除了CPU21改变基准电压设置寄存器453的值，以预先地或者在操作期间调节基准电压Vr的值。因此，将省略重复的描述。

类似地，在这个实施例中，能够得到与第一实施例中的优点相同的优点。另外，在这个实施例中，基准电压Vr是可变的，并且能够根据模拟输入电压Vin的幅度而改变，能够有效地使用ADC25的输入范围，并且能够提高放大的精度。

第三实施例

这个实施例与第二实施例的增益控制电路24a的不同之处在于，第一模拟开关S_i和第二模拟开关S_i的设置寄存器没有被共享，而是独立地布置。下文中，将主要描述差别。

将进一步描述增益控制电路24b和运算放大器23。图9是示出根据这个实施例的微计算机（半导体器件）2的构造示例的框图。在这个图中，从示图中省略了定时器电路22。另外，还省略了逆变器电路4，除了分流电阻器Rs之外。

除了构造（增益切换电阻器组41、第一模拟开关组43、偏置调节电阻器组42、第二模拟开关组44、增益设置寄存器40、以及基准电压源45）之外，增益控制电路24b还包括偏置设置寄存器460。也就是说，增益控制电路24b具有增益设置寄存器40作为增益切换电阻器组41和第一模拟开关组43的寄存器。增益控制电路24b还具有偏置设置寄存器460作为偏置调节电阻器组42和第二模拟开关组44的电阻器。偏置设置寄存器460输出对应于设定值的信号，并且选择性导通多个第二模拟开关S₁、S₂、…、S_n中的一个。增益设置寄存器40和偏置设置寄存器460被组合地称为“设置寄存器46”。

采用以上构造，能够利用增益设置寄存器40和偏置设置寄存器460独立地设置增益切换电阻器组41的电阻器R_i’和偏置调节电阻器组42的电阻器R_i。在这种情况下，共模抑制比有可能降低，而在同相噪声小的情况下或者在共模抑制比没有被强调的系统中，没有出现问题。在同相噪声小的情况下或者在共模抑制比没有被强调的系统中，增益切换电阻器组41的电阻器R_i’和偏置调节电阻器组42的电阻器R_i能够被独立地设置，以增大可编程增益放大器的增益的自由度和偏置电压电平。

另外，当降低共模抑制比有问题时，可以为增益设置寄存器40和偏置设置寄存器460设置相同的值。另外，在这种构造中，当增益切换电阻器组41的电阻器R_i’的构造不同于偏置调节电阻器组42的电阻器R_i的构造时，增益设置寄存器40和偏置设置寄存器460被分别合适地设置，使得能够满足（R_i+1+…+R_n+1）/(R₁+…+R_i）=(R_i+1’+…+R_n+1’)/（R₁’+…+R_i’），并且能够防止共模抑制比降低。

根据这个实施例的具有逆变器系统的电机控制系统的操作与第二实施例中的相同，除了CPU21设置增益设置寄存器40和偏置设置寄存器460的值，并且设置增益切换电阻器组41和偏置调节电阻器组42的电阻。因此，将省略重复描述。

类似地，在这个实施例中，能够得到与第二实施例中的优点相同的优点。另外，在这个实施例中，增益切换电阻器组41的电阻和偏置调节电阻器组42的电阻R_i能够被独立地设置，使得能够增大可编程增益放大器的增益的自由度和偏置电压电平。另外，设置寄存器46能够被应用于第一实施例。

第四实施例

这个实施例与第三实施例的微计算机2的不同之处在于，微计算机2不是意图用于一个分流器，而是意图用于三个分流器。换句话讲，微计算机2具有三相的可编程增益放大器（PGA：包括增益控制电路24b和运算放大器23）。以下，将主要描述差别。

将进一步描述增益控制电路24b和运算放大器23。图10是根据这个实施例的微计算机（半导体器件）2的构造示例的框图。在这个图中，从图示中省略了定时器电路22。另外，还省略了逆变器电路4，除了分流电阻器Rs1至Rs3之外。

在这个图的示例中，逆变器电路4（图1）是用于三个分流器的逆变器电路，并且具有三个分流电阻器Rs1至Rs3。也就是说，分流电阻器Rs1布置在逆变器电路4的U相电路（图1：经过电源E0和节点n1、n3、n2的电路）中。分流电阻器Rs2布置在逆变器电路4的V相电路（图1：经过电源E0和节点n1、n4、n2的电路）中。分流电阻器Rs3布置在逆变器电路4的W相电路（图1：经过电源E0和节点n1、n5、n2的电路）中。U相电路、V相电路和W相电路与电源E0并联连接。

在微计算机2中，对应于三个分流电阻器Rs1至Rs3提供用于三相的可编程增益放大器（PGA）61至63。PGA61至63中的每个包括增益控制电路24b和运算放大器23。增益控制电路24b包括第三实施例的构造（增益切换电阻器组41、第一模拟开关组43、偏置调节电阻器组42、第二模拟开关组44、基准电压源45和设置寄存器46）。增益控制电路可以具有第一或第二实施例的构造。

PGA61至63的第一模拟输入端子AIN0被布置为微计算机2的公共端子VSS。另外，PGA61至63各个第二模拟输入端子AIN1被独立布置为微计算机2的端子ANI1、端子ANI2和端子ANI3。模拟输入端子AIN1连接到分流电阻器Rs1的一端，模拟输入端子AIN2连接到分流电阻器Rs2的一端，并且模拟输入端子AIN3连接到分流电阻器Rs3的一端。各个分流电阻器Rs1至Rs3的另一端接地至GND，并且连接到微计算机2的VSS端子。

PGA61至63中的每个能够分别根据共享的相，针对另一个PGA设置增益切换电阻器组41、偏置调节电阻器组42和基准电压源45。换句讲，与其它PGA62和63无关地，PGA61能够通过CPU21设置增益切换电阻器组41和偏置调节电阻器组42中的电阻器的值和例如U相的基准电压源45中的基准电压的值。另外，与其它PGA61和63无关地，PGA62能够通过CPU21设置增益切换电阻器组41和偏置调节电阻器组42中的电阻器的值和例如V相的基准电压源45中的基准电压的值。另外，与其它PGA61和62无关地，PGA63能够通过CPU21设置增益切换电阻器组41和偏置调节电阻器组42中的电阻器的值和例如W相的基准电压源45中的基准电压的值。因此，PGA61至63中的每个能够更合适地针对每个相放大分流电阻器Rs1至Rs3的电压Vin，并且将电压Vin作为输出电压Vout输出。

然后，CPU21基于已经被放大并且进行数字转换的输出电压Vout，对各个相执行PWM控制。换句话讲，CPU21基于已经被ADC25转换成数字信号的PGA61、PGA62和PGA63的输出电压Vout，对定时器电路22的U相、V相和W相进行PWM控制。U相、V相和W相中的各个相可以利用另一个相的输出电压Vout来进行PWM控制。

根据这个实施例的具有逆变器系统的电机控制系统的操作与第三实施例相同，除了CPU21针对各个相位设置PGA的各个寄存器，并且预先地或者在操作期间设置电阻和基准电压，或者在操作期间基于针对各个相得到的输出电压Vout进行PWM控制。因此，将省略重复描述。

类似地，在这个实施例中，能够得到与第三实施例中的优点相同的优点。

另外，在这个实施例中，在操作期间，基于针对各个相得到的输出电压，PGA的电阻和基准电压被针对各个相而设置，或者被控制。结果，能够以高精度控制逆变器系统。另外，各个PGA61至63的第一模拟输入端子AIN0在微计算机2内彼此连接，以公用化VSS端子，结果是，能够减少微计算机2所需的端子的数量，而不损失增益精度和共模抑制比。另外，PGA61至63可以能够使用第一或第二实施例的可编程增益放大器（增益控制电路和运算放大器）。

第五实施例

在这个实施例中，微计算机2中的第一电阻器R₁’、R₂’、…、R_n+1’和第二电阻器R₁、R₂、…、R_n+1的布局不同于第一实施例至第五实施例中的布局。以下，将主要描述差别。

图11A至图11C是示出根据这个实施例的第一电阻器和第二电阻器的示例的示意图。图11A示出其第一电阻器和第二电阻器两两排列的情况，图11B示出其中第一电阻器和第二电阻器四四排列的情况，图11C示出其中第一电阻器和第二电阻器八八排列的情况。

优选地，第一电阻器R₁’、R₂’、…、R_n+1’和第二电阻器R₁、R₂、…、R_n+1排列在彼此附近。用这种构造，能够降低制造差异的影响，并且能够满足R₁’=R₁=R₂’=R₂=…=R_n+1’=R_n+1。结果，能够提高可编程增益放大器的共模抑制比和增益的精度。

另外，优选地，第一电阻器R₁’、R₂’、…、R_n+1’和第二电阻器R₁、R₂、…、R_n+1以相同方式相对于同一点（线）对称地排列（布局）。用这种布局，R₁’+R₂’+…+R_i’、R_i+1’+R_i+2’+…+R_n+1’、R₁+R₂+…+R_i和R_i+1+R_i+2+…+R_n+1的相对精度能够提高，而不受微计算机2的芯片的制造差异影响。结果，能够提高可编程增益放大器的共模抑制比和增益的精度。

具体地讲，例如，以下将描述各个第一电阻器和第二电阻器。

参照图11A，第一电阻器R₁’、R₂’和第二电阻器R₁、R₂排列在彼此附近。另外，第一电阻器R₁’和第二电阻器R₁排列在彼此附近，并且第一电阻器R₂’和第二电阻器R₂排列在彼此附近。另外，第一电阻器R₁’、R₂’和第二电阻器R₁、R₂以相同方式相对于同一点C对称地排列（两个对称）。

参照图11B，第一电阻器R₁’至R₄’和第二电阻器R₁至R₄排列在彼此附近。另外，第一电阻器R₁’和第二电阻器R₁排列在彼此附近，第一电阻器R₂’和第二电阻器R₂排列在彼此附近，第一电阻器R₃’和第二电阻器R₃排列在彼此附近，并且第一电阻器R₄’和第二电阻器R₄排列在彼此附近。另外，第一电阻器R₁’至R₄’和第二电阻器R₁至R₂以相同方式相对于同一点C对称地排列（四个对称）。

参照图11C，第一电阻器R₁’至R₈’和第二电阻器R₁至R₈排列在彼此附近。另外，第一电阻器R₁’和第二电阻器R₁基本上排列在彼此附近，第一电阻器R₂’和第二电阻器R₂基本上排列在彼此附近，第一电阻器R₃’和第二电阻器R₃排列在彼此附近。另外，第一电阻器R₄’和第二电阻器R₄基本上排列在彼此附近，第一电阻器R₅’和第二电阻器R₅基本上排列在彼此附近，第一电阻器R₆’和第二电阻器R₆排列在彼此附近，第一电阻器R₇’和第二电阻器R₇基本上排列在彼此附近，第一电阻器R₈’和第二电阻器R₈基本上排列在彼此附近。另外，第一电阻器R₁’至R₈’和第二电阻器R₁至R₈以相同方式相对于同一点C对称地排列（两个对称）。

如上所述，应用其中微计算机2中的第一电阻器R₁’、R₂’、…、R_n+1’和第二电阻器R₁、R₂、…、R_n+1排列在彼此附近或者相对于点对称排列的布局。结果，能够提高可编程增益放大器的共模抑制比和增益的精度。

在这个实施例中，能够得到与第一实施例至第四实施例中的优点相同的优点。另外，能够通过图11A至图11C中示例的布局提高可编程增益放大器的共模抑制比和增益的精度。

在以上的第一实施例至第五实施例中，微计算机2由一个芯片构成，但可以由多个芯片构成。图12示出其中微计算机2由多个芯片构成的示例（两个芯片）。微计算机2包括微计算机2b和微计算机2a。微计算机2b由一个芯片构成，并且包括可编程增益放大器的一部分（增益控制电路和运算放大器）。图12示出包括第三实施例中的增益控制电路24b和运算放大器23的示例。微计算机2a由一个芯片构成，并且包括CPU21、ADC25和定时器电路22。微计算机2b和微计算机2a通过总线或线彼此连接，以便能够进行双向通信。然而，各个实施例不限于以上构造，而是微计算机2可以由具有其它构造的多个芯片构成。

已经具体地基于实施例描述了本发明的发明人得到的本发明。然而，本发明不限于以上实施例，而是能够在不脱离本发明的精神的情况下进行各种修改。

Claims (15)

1.一种半导体器件，包括：

增益切换电阻器组，所述增益切换电阻器组具有彼此串联连接的多个第一电阻器；

第一模拟开关组，所述第一模拟开关组具有彼此并联连接的多个第一模拟开关，所述多个第一模拟开关用于选择所述多个第一电阻器中的至少一个；

偏置调节电阻器组，所述偏置调节电阻器组具有彼此串联连接的多个第二电阻器；

第二模拟开关组，所述第二模拟开关组具有彼此并联连接的多个第二模拟开关，所述多个第二模拟开关用于选择所述多个第二电阻器中的至少一个；

设置寄存器，所述设置寄存器选择所述多个第一模拟开关中的一个和所述多个第二模拟开关中的一个，以导通所选择的第一模拟开关和第二模拟开关；以及

第一放大器，所述第一放大器被连接至所述第一模拟开关组和所述第二模拟开关组，

其中，所述增益切换电阻器组具有与第一模拟输入端子相连接的一端和与所述第一放大器的输出相连接的另一端，

其中，所述多个第一电阻器的各个连接点与所述多个第一模拟开关的各个一端相连接，并且所述多个第一模拟开关的各个另一端与所述第一放大器的反相输入端子相连接，

其中，所述偏置调节电阻器组具有连接到第二模拟输入端子的一端和连接到基准电压的另一端，以及

其中，所述多个第二电阻器的各个连接点与所述多个第二模拟开关的各个一端相连接，并且所述多个第二模拟开关的各个另一端与所述第一放大器的非反相输入端子相连接。

2.根据权利要求1所述的半导体器件，其中，

所述第一电阻器的电阻值之和等于所述第二电阻器的电阻值之和。

3.根据权利要求2所述的半导体器件，其中，

在所述多个第一电阻器之中的从所选择的第一模拟开关的连接点之后续的第一电阻器到在所述第一放大器的输出侧的末端上的第一电阻器的电阻值之和等于在所述多个第二电阻器之中的从所选择的第二模拟开关的连接点之后续的第二电阻器到在基准电压侧的末端上的第二电阻器的电阻值之和。

4.根据权利要求3所述的半导体器件，其中，

所述多个第一电阻器中的第m个电阻器的电阻值等于所述多个第二电阻器中的第m个电阻器的电阻值，其中m是自然数。

5.根据权利要求1所述的半导体器件，还包括：基准电压源，

所述基准电压源连接到所述偏置调节电阻器组的另一端，并且以可变的方式施加所述基准电压。

6.根据权利要求5所述的半导体器件，其中，所述基准电压源包括：

基准电压设置寄存器，所述基准电压设置寄存器用于设置所述基准电压的值；

数字/模拟转换器，所述数字/模拟转换器用于将所述基准电压设置寄存器的设定值转换成模拟设定值；以及

第二放大器，所述第二放大器对于被转换成模拟的所述设定值进行放大。

7.根据权利要求1所述的半导体器件，其中，所述设置寄存器包括：

第一设置寄存器，所述第一设置寄存器用于选择所述多个第一模拟开关中的一个，以导通所选择的第一模拟开关；以及

第二设置寄存器，所述第二设置寄存器用于选择所述多个第二模拟开关中的一个，以导通所选择的第二模拟开关。

8.根据权利要求1所述的半导体器件，其中，

针对U相、V相和W相中的每一个来布置所述增益切换电阻器组、所述第一模拟开关组、所述偏置调节电阻器组、所述第二模拟开关组、所述设置寄存器和所述第一放大器。

9.根据权利要求6所述的半导体器件，其中，

所述第一放大器的输出阻抗等于所述第二放大器的输出阻抗。

10.根据权利要求1所述的半导体器件，其中，

所述多个第一电阻器和所述多个第二电阻器相对于一点来被对称地布局。

11.根据权利要求1所述的半导体器件，还包括：

模拟/数字转换器，所述模拟/数字转换器对所述第一放大器的输出电压进行模拟/数字转换，以生成输出信号；以及

控制电路，所述控制电路基于所述输出信号来生成用于控制逆变器电路的电流的驱动信号。

12.一种逆变器系统，包括：

逆变器电路，所述逆变器电路用于将电流供应到电机；

根据权利要求11的所述半导体器件，所述半导体器件用于对在所述逆变器电路中的流到所述电机的电流的供应进行控制，

其中，所述逆变器电路包括被布置在电流路径中的分流电阻器，

其中，所述半导体器件具有连接到所述分流电阻器的第一模拟输入端子和第二模拟输入端子，并且基于所述分流电阻器上的电压将用于对所述流到所述电机的电流的供应进行控制的驱动信号输出到所述逆变器电路。

13.一种半导体器件，包括：

第一输入端子；

第二输入端子；

放大器，所述放大器具有反相输入端子和非反相输入端子；

增益切换电阻器组，所述增益切换电阻器组具有多个第一电阻器，所述第一电阻器被串联连接在所述第一输入端子和所述放大器的输出之间；

第一开关组，所述第一开关组具有多个第一开关，所述第一开关中的每个开关被耦接在所述第一电阻器的连接点中的相应一个连接点和所述放大器的所述反相输入端子之间；

偏置调节电阻器组，所述偏置调节电阻器组具有多个第二电阻器，所述第二电阻器被串联耦接在所述第二输入端子和基准电压之间；

第二开关组，所述第二开关组具有多个第二开关，所述第二开关中的每个开关被耦接在所述第二电阻器的连接点中的相应一个连接点和所述放大器的所述非反相输入端子之间；以及

设置寄存器，所述设置寄存器选择所述多个第一开关中的一个和所述多个第二开关中的一个，以导通所选择的第一开关和第二开关。

14.根据权利要求13所述的半导体器件，其中，

当通过所述设置寄存器导通所述第一开关组中的第m个第一开关时，所述第二开关组中的第m个开关被导通，其中m是自然数。

15.根据权利要求13所述的半导体器件，还包括：

模拟-数字转换器，所述模拟-数字转换器将所述放大器的输出转换成输出数字信号；以及

PWM发生器，所述PWM发生器基于所述输出数字信号生成至少一个PWM信号。