CN104112695A - 绝缘结构及其形成方法 - Google Patents

绝缘结构及其形成方法 Download PDF

Info

Publication number
CN104112695A
CN104112695A CN201410254139.9A CN201410254139A CN104112695A CN 104112695 A CN104112695 A CN 104112695A CN 201410254139 A CN201410254139 A CN 201410254139A CN 104112695 A CN104112695 A CN 104112695A
Authority
CN
China
Prior art keywords
plane
groove
layer
length
insulation system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410254139.9A
Other languages
English (en)
Inventor
吴明宗
洪士平
郑俊民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN104112695A publication Critical patent/CN104112695A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明是有关于一种绝缘结构及其形成方法。该绝缘结构，包括一沟槽。沟槽位于一基板中。沟槽的一侧壁具有一第一斜面以及一第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于与第二斜面的斜率，且第一斜面的一长度大于15纳米。

Description

绝缘结构及其形成方法
本申请是申请号201010182181.6的发明名称为“绝缘结构及其形成方法”的专利申请的分案申请，原申请的申请日是2010年5月18日。
技术领域
本发明涉及一种绝缘结构及其形成方法,特别是涉及一种具有用以绝缘的沟槽的绝缘结构及其形成方法。
背景技术
广泛地来说，随着记忆装置的集成度增加，记忆装置中的记忆元件的间距越来越小。因此，记忆元件间的绝缘往往成为记忆装置的性能的重要关键之一。目前，传统的区域硅氧化法(Local Oxidation of Silicon，LOCOS)因具有形成鸟嘴(Bird’s Beak)的缺点，因此，已逐渐地被浅沟隔离(shallowtrench isolation，STI)技术取代。浅沟隔离技术主要是蚀刻硅基板以形成沟槽，且接着再填入例如是二氧化硅的材料于记忆元件间，以形成绝缘区域。
然而，如图1A所示，在传统的浅沟隔离制造工艺中，垫氧化层420及氮化层430依序地形成于基板410上，且开口411形成于垫氧化层420及氮化层430中。之后，沟槽413经由开口411形成，以暴露出基板410的一部分。接着，衬底氧化层(未绘示)形成于暴露的基板410上。然后，氧化材料层450(绘示于图1B中)填充于沟槽413内，化学机械平坦化(Chemical Mechanical Planarization，CMP)执行以平坦化表面，且垫氧化层420及氮化层430移除。接着，热氧化层460及导电层480依序沉积，以形成如图1B所示的结构。由于氧化物形成在约略为直角的角落上的总量往往少于形成在其他位置上的总量，因此，形成在上角落C1处的热氧化层460较薄(下述中以「上角落薄化」称之)。也就是说，厚度t1小于厚度t2。此外，在多个湿式清洗/剥除制造工艺之后所形成的凹陷(divot)结构481亦可能导致上角落薄化的情况。因此，在此之后所形成的记忆装置的崩溃电压减少且漏电流增加，使得记忆装置的可靠度下降。
再者，由于记忆装置的尺寸缩减使得记忆体装置的周期及沟槽的宽度对应地减少，因此，沟槽的深宽比(aspect ratio)增加而可能产生填入问题。如图1C所示，在蚀刻沟槽413’之前，间隔物440形成于垫氧化层420及氮化层430的侧壁上，使得上角落薄化的情况可避免，且上角落C2的尺寸可预先设计。然而，由于间隔物440的形成，沟槽413’的深宽比变为D/W。在与图1A中的沟槽413具有相同的深度D的前提下，沟槽413’的深宽比显然地增加。因此，如她图1D所示，当氧化材料层450经由已减少宽度W的沟槽413’的开口填入沟槽413’时,填入问题系产生。也就是说,氧化材料层450容易阻塞在沟槽413’的开口，使得孔洞470易于形成。
由此可见,上述现有的绝缘结构及其形成方法在结构与使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的绝缘结构及其形成方法,实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的绝缘结构及其形成方法存在的缺陷,而提供一种新的绝缘结构及其形成方法,所要解决的技术问题是使其介电层可均匀地分布,以避免因介电层的厚度不均匀而产生漏电流的情况。此外,各沟槽的开口的尺寸是可有效地控制,以避免各沟槽的深宽比大量地增加,且介电层的材料在填充于沟槽的过程中阻塞在各沟槽的开口的情况可避免,非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。根据本发明的第一方面,提出一种绝缘结构，包括一基板。沟槽位于基板中。沟槽的一侧壁具有一第一斜面以及一第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于与第二斜面的斜率，且第一斜面的一长度大于15纳米。由于第一斜面的长度可根据一可移除层的厚度来形成时，因此，第一斜面的长度介于10-100纳米。较佳地，第一斜面的长度介于15-50纳米。可移除层可例如以非晶质碳制成。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的绝缘结构，其还包括：一介电层，位于该沟槽上；以及一导电层，位于该介电层上，其中该导电层的一下表面具有一凸部，且该凸部是朝着该基板突出，并环绕在对应至该第一斜面的位置。
前述的绝缘结构，其中所述的第一斜面与一水平面之间的夹角介于0度到60度。
前述的绝缘结构，其中所述的第一斜面的该长度与该绝缘结构的周期的比值大于0.06，且该第一斜面与一水平面之间的夹角介于0度到60度。
前述的绝缘结构，其中所述的基板具有多个沟槽设置于其中，该基板区分为一第一区及一第二区，位于该第一区内的两个相邻的该些沟槽的间距相异于位于该第二区内的两个相邻的该些沟槽的间距。
前述的绝缘结构，其中所述的第一区内的各该沟槽的该第一斜面投影至一水平面上的长度为一第一长度，该第二区内的各该沟槽的该第一斜面投影至该水平面上的长度为一第二长度，该第一长度相异于该第二长度。
前述的绝缘结构，其中所述的第一斜面的斜率小于该第二斜面的斜率。
本发明的目的及解决其技术问题还采用以下技术方案来实现。根据本发明的第二方面，提出一种绝缘结构的形成方法，包括以下的步骤。提供一基板。接着，形成一掩模层于基板上。掩模层具有一第一开口，第一开口露出一部分的基板。然后，形成一第一可移除层于掩模层上。接着，进行蚀刻，藉此在掩模层的一侧面上形成一第一间隔结构，且在基板内形成一第一沟槽。第一沟槽的一侧壁具有被第一间隔结构覆盖的一第一斜面及暴露的一第二斜面。第一间隔结构包括残留的第一可移除层，且第一间隔结构的宽度大于15纳米。由于第一斜面的长度是根据第一间隔结构的宽度来形成，第一斜面的长度介于10-100纳米。较佳地，第一斜面的长度是介于15-50纳米。第一间隔结构的第一可移除层可例如以非晶质碳制成。接着，移除残留的第一可移除层。然后，在第一可移除层移除之后，填充一介电层于第一沟槽内。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的绝缘结构的形成方法，其还包括：形成一间隔层于该掩模层以及该第一可移除层之间；其中，该第一间隔结构包括残留的该第一可移除层以及残留的该间隔层。
前述的绝缘结构的形成方法，其中所述的第一斜面的一长度大于15纳米。
前述的绝缘结构的形成方法，其中所述的第一斜面与一水平面之间的夹角介于0度到60度。
前述的绝缘结构的形成方法，其中所述的第一斜面的一长度与该绝缘结构的周期的比值大于0.06，且该第一斜面与一水平面之间的夹角介于0度到60度。
前述的绝缘结构的形成方法，其中所述的在形成该掩模层的步骤之前，该形成方法还包括：形成一缓冲层于该掩模层及该基板之间。
前述的绝缘结构的形成方法，其中所述的第一可移除层的材料包括非晶质碳及聚合物的其中之一。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。根据本发明的第三方面，提出一种绝缘结构，包括一基板。多个沟槽位于基板中。各沟槽的一侧壁具有一第一斜面及一第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于第二斜面的斜率。基板具有一第一区及一第二区。位于第一区内的各沟槽的轮廓相异于位于第二区内的各沟槽的轮廓。位于第一区及第二区内的各第一斜面的长度大于15纳米。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的绝缘结构，其还包括：一介电层，位于该些沟槽上；以及一导电层，位于该介电层上，其中该导电层的一下表面具有多个凸部，且该些凸部是朝着该基板突出，并环绕在对应至该第一斜面的位置。
前述的绝缘结构，其中所述的第一斜面与一水平面之间的夹角介于0度到60度。
前述的绝缘结构，其中所述的第一斜面的该长度与该绝缘结构的周期的比值大于0.01，且该第一斜面与一水平面之间的夹角介于0度到60度。
前述的绝缘结构，其中所述的第一区内的各该第一斜面投影至一水平面上的长度为一第一长度，该第二区内的各该第一斜面投影至该水平面上的长度为一第二长度，该第一长度相异于该第二长度。
前述的绝缘结构，其中所述的第一斜面的斜率小于该第二斜面的斜率。
借由上述技术方案，本发明绝缘结构及其形成方法至少具有下列优点及有益效果：本发明上述实施例所揭露的绝缘结构及其形成方法，其藉由调整可移除层的厚度来改变间隔结构的宽度，使得斜面的长度可对应地调整。如此一来，位于基板上的介电层可均匀地分布，以避免因上角落薄化而产生漏电流的情况。当然，斜面的长度亦可藉由间隔层及形成于其上的可移除层的总厚度来调整。此外，由于可移除材料的应用，各沟槽的深宽比是可有效地控制，因此，介电层阻塞在沟槽的开口的情况是可避免的。
综上所述,本发明是有关于一种绝缘结构及其形成方法。该绝缘结构,包括一沟槽。沟槽位于一基板中。沟槽的一侧壁具有一第一斜面以及一第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于与第二斜面的斜率，且第一斜面的一长度大于15纳米。本发明在技术上有显著的进步，并具有明显的积极效果,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1A绘示传统中的浅沟隔离结构制造工艺的示意图。
图1B绘示因图1A中的浅沟隔离结构制造工艺而导致的上角落薄化的示意图。
图1C绘示具有间隔物的浅沟隔离结构的示意图。
图1D绘示图1C中的浅沟隔离结构具有孔洞的示意图。
图2A-图2H绘示根据本发明第一实施例的绝缘结构的形成方法的流程示意图。
图3绘示绝缘结构的形成方法的流程步骤图。
图4绘示绝缘结构的形成方法的另一流程步骤图。
图5A-图5C绘示根据本发明第二实施例的绝缘结构的形成方法的流程示意图。
图6A-图6I绘示根据本发明第三实施例的绝缘结构的形成方法的流程示意图。
图7A-图7I绘示依照本发明第四实施例的绝缘结构的形成方法的流程示意图。
100、200、300：绝缘结构         110、410：基板
110s：上表面                    111：第一沟槽
111s、112s：侧壁                111s1：第一斜面
111s2：第二斜面                 112：第二沟槽
112s3：第三斜面                 112s4：第四斜面
120：掩模层                     120s：侧面
121：第一开口                   123：第二开口
131：第一可移除层               132：第二可移除层
141、141’：第一间隔结构        142、142’：第二间隔结构
150：介电层                     160、480：导电层
160s：下表面                    161：凸部
170：缓冲层                     181：第一光阻层
182：第二光阻层                 191：间隔层
411：开口                       413、413’：沟槽
420：垫氧化层                   430：氮化层
440：间隔物                     450：氧化材料层
460：热氧化层                   470：孔洞
481：凹陷结构
A1、A21、A22、B1、B21、B22：距离
C1、C2：上角落                  D：深度
L1、L2：长度                    R1：第一区
R2：第二区                      T、T1、T2：周期
T11、T12、T21、T22、Tt1、Tt2、t1、t2：厚度
W、w1、w2：宽度                 θ1、θ2：夹角
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的绝缘结构及其形成方法的具体实施方式、结构、特征及其功效，详细说明如后。
本发明主要提供一种绝缘结构及其形成方法。绝缘结构,包括基板。沟槽位于基板中。沟槽的侧壁具有第一斜面以及第二斜面。第一斜面位于第二斜面上。第一斜面的斜率不同于与第二斜面的斜率。第一斜面的长度大于15纳米。由于第一斜面的长度可根据至少具有可移除层的间隔结构的宽度来形成，因此，第一斜面的长度可介于10-100纳米。较佳地，第一斜面的长度介于15-50纳米。可移除层可例如为以非晶质碳或聚合物组成的可灰化(ashable)层。
在本发明中，藉由改变第一斜面的长度，介电层可均匀地分布在基板的上表面以及第一斜面上，使得因介电层的厚度不均匀而产生漏电流的情况可避免。此外，在可形成第一斜面的前提下，沟槽的开口的尺寸可有效地控制。因此，即使多个沟槽密集地位于基板中，由于各沟槽的深宽比并不会大量地增加，因此，本发明可避免在填充介电层的材料在沟槽时所面临的材料阻塞在沟槽的开口处的填入问题。更进一步来说，因介电层的材料阻塞在开口而使得孔洞形成于沟槽中的情况是可避免的。
以下系举出几组实施例，配合图示详细说明绝缘结构及其形成方法与结构特征，然熟悉此技艺者当可明了，这些图示与文字仅为说明之用，并不会对本发明所欲保护范围造成限缩。
第一实施例
请参照图2A-图2H及图3，图2A-图2H绘示根据本发明第一实施例的绝缘结构的形成方法的流程示意图，且图3绘示绝缘结构的形成方法的流程步骤图。本实施例的绝缘结构可形成于记忆体结构中，以提供绝缘的功能。绝缘结构的形成方法包括以下的步骤。
首先，在步骤s101中，提供基板110，如图2A所示。基板110可为硅基板或其他形式的基板。
接着，如图2B所示,在步骤s103中形成掩模层120于基板110上。掩模层120,例如是氮化硅,具有第一开口121。第一开口121露出一部分的基板110。第一开口121是藉由显影及蚀刻制造工艺形成于掩模层120中。由于过蚀刻的缘故，具有斜面的凹口有时会形成于基板110中。此外，为了避免基板110与掩模层120之间产生应力或者是粘附的关系，例如是图5A中所示的层170是较佳地形成于基板110与掩模层120之间，且由氧化物组成。
然后，在步骤s105中，形成具有厚度Tt1的第一可移除层131于掩模层120上及部分的基板110的上表面110s(也就是经由第一开口121露出的基板110的上表面110s)上，如图2C所示。第一可移除层131的材料较佳地是由非晶质碳(amorphous carbon)所组成，且利用化学气相沉积(Chemical Vapor Deposition，CVD)的方式来形成。非晶质碳的材料为一种碳氢化合物。由非晶质碳组成的第一可移除层131可利用一般的干湿蚀刻制造工艺来移除。此外，非晶质碳具有高选择比，以与例如是氧化物或者聚合物(polymer)相较，非晶质碳可提供良好的抗蚀刻特性。
接着，执行步骤s107。如第2D图所示，进行蚀刻，藉以形成多个第一间隔结构141。第一间隔结构141包括剩余的第一可移除层131，位于掩模层120的侧面120s上。在本实施例中，各第一间隔结构141仅覆盖凹口的斜面。当第一可移除层131的厚度Tt1增加时，第一间隔结构141可覆盖凹口的斜面及部分的下表面。然后，进行非等向性蚀刻。非等向性蚀刻在纵向方向上的蚀刻能力大于在横向方向上的蚀刻能力。因此，第一沟槽111形成于基板110中，如图2E所示。
然后，在步骤s109中，如图2F所示，以干湿蚀刻的方式来移除残留的第一可移除层131(也就是第一间隔结构141)。由于本实施例的第一可移除层131的组成是以非晶质碳作为例子，因此，在执行干蚀刻时，非晶质碳中的碳以变成二氧化碳的方式移除。另外，残留在表面上的聚合物以及粒子是藉由湿蚀刻移除。
接着，在步骤s111中，以高密度等离子体(High Density Plasma，HDP)技术填充介电层150于第一沟槽111内，如图2G所示。一般来说，用多个湿式清洁制造工艺执行以清洁结构。然而，在结构上执行湿式清洁制造工艺易于导致氧化物损失，使得基板110可能会暴露出来。较佳地，在填充介电层150之前，覆盖衬垫层(未绘示)于图2F的结构上，以修复及改善基板110的表面。如上述所提，第一间隔结构141可能覆盖凹口的斜面及部分的下表面。也就是说，第一间隔结构141覆盖基板110的不同斜率的表面。当基板110的不同斜率的表面在氧化物损失后暴露出来时，形成衬垫层的步骤是平滑化且圆角化暴露出来的表面。因此，基板110的暴露出来的表面(也就是第一斜面111s1)仅具有一个斜率。反过来说，若基板的表面具有两个斜率，且未暴露出来以进行平滑化及圆角化时，未暴露出来的表面(第一斜面111s1)由具有不同斜率的两个表面所组成。值得注意的是，第一可移除层131覆盖第一斜面111s1，以使第一斜面111s1免于在蚀刻步骤中被侵蚀。在填充介电层150步骤之前，第一可移除层131自掩模层120的侧面120s移除。因此，当填充介电层150时，第一沟槽111的开口因第一可移除层131的移除而相对地扩大。如此一来，因沟槽的深宽比大量地增加而导致的填入问题是可避免的。
然后，在步骤s113中，利用化学机械研磨(Chemical MechanicalPolishing)的方式来研磨介电层150至掩模层120的上方。接着，在步骤s115中，利用热磷酸将掩模层120剥离(lift-off)，以暴露出基板110的上表面110s。然后，在步骤s117中，覆盖导电层160于介电层150上，以形成绝缘结构100，如图2H所示。
根据上述形成方法制成的绝缘结构100(如图2H所示)的结构特征将揭露如下。绝缘结构100包括基板110、介电层150及导电层160。基板110具有第一沟槽111。各第一沟槽111的侧壁111s具有倾斜程度不同的第一斜面111s1以及第二斜面111s2。第一斜面111s1位于第二斜面111s2上。也就是说，第一斜面111s1是位于介于基板110的上表面110s以及各第一沟槽111的第二斜面111s2之间,且第一斜面111s1邻接于基板110的上表面110s。第一斜面111s1的长度L1是可大于15纳米。在本实施例中，长度L1可定义为第一斜面111s1投影至水平面上的长度。
另外，藉由第一可移除层131(如图2C所示)的厚度的控制，绝缘结构100在尺寸上亦可达到下述的规格。绝缘结构100为具有周期T的周期性结构。周期T的定义可包括一个第一沟槽111及一个相对于第一沟槽111突起的凸起部，如图2H所示。以绝缘结构100位于记忆体结构的阵列区(arrayarea)来举例，第一斜面111s1的长度L1与绝缘结构100的周期T的比值可大于0.06，且第一斜面111s1与水平面之间的夹角θ1可介于0度及60度。
介电层150位于第一沟槽111上。更具体而言，介电层150覆盖于基板110上，并填充于第一沟槽111内。导电层160位于介电层150上。导电层160的下表面160s具有凸部161,各凸部161是朝着基板110突出，且环绕在对应至第一斜面111s1的位置。假设凸部161与第一斜面111s1之间的距离(也就是其间的介电层150厚度)为A1，且基板110的上表面110s及与其对应的导电层160的下表面160s的距离(也就是其间的介电层150厚度)为B1，A1/B1是可达到70％-80％。因此,相较于图1B所示的结构,介电层150是可较均匀地分布,以避免上角落薄化，使得漏电流的情况减少,且具有绝缘结构100的记忆装置可具有优越的可靠度。再者，当第一间隔结构141(如图2E所示)是由可移除材料所组成时，各第一沟槽111的深宽比可有效地控制，以避免填入问题。
第二实施例
第一与第二实施例不同之处在于间隔结构的结构、缓冲层的设置及其形成方法。其余相同的元件与步骤沿用相同标号，在此不再赘述。
请参照图4所示，其绘示绝缘结构的形成方法的另一流程步骤图。基本上，除了步骤s203及步骤s205之外，根据第二实施例的图4中的步骤s201-s217类似于根据第一实施例的图3中的步骤s101-s117。步骤s201及步骤s207-s217在此不重复说明。
在步骤s201之后，步骤s203是执行以依序地形成缓冲层170及掩模层120于基板110上，如图5A所示。缓冲层170以及掩模层120具有第一开口121。缓冲层170是以氧化物所组成，以避免基板110与掩模层120之间产生应力或者是粘附的关系。
之后，执行步骤s205。间隔层191及第一可移除层131依序形成于掩模层120及部分的基板110的上表面110s上，以形成如图5B所示的结构。间隔层191及第一可移除层131的厚度为Tt2。此处的厚度Tt2如第一实施例所述用以决定的间隔结构的宽度,使得第一斜面的长度可被决定出来。间隔层191例如是以氧化物组成。
接着，步骤s207、s209是执行在如图5B所示的结构上，以蚀刻第一可移除层131、蚀刻间隔层191、移除第一可移除层131、且形成第一沟槽111。第一可移除层131藉由氧(O2)、氩(Ar)、氯(Cl2)及氮(N2)来蚀刻。间隔层191是藉由氟为基底的气体(例如是四氟化碳(CF4)、三氟甲烷(CHF3)、氧、氩、氯及氮)来蚀刻。沉积第一可移除层131的步骤、蚀刻第一可移除层131的步骤及形成第一沟槽111的步骤例如是在不同腔体中执行。具有部分的间隔层191(也就是第一间隔结构)的结构绘示如图5C中。剩余的间隔层191不会被移除，且仍位于掩模层120及缓冲层170的侧面120s上，以覆盖各第一沟槽111的第一斜面111s1。与以厚度为Tt2的不可移除层而形成的沟槽及间隔结构的结构相较，本实施例的各第一沟槽111因第一可移除层131的移除而具有较小的深宽比，以避免填入问题。
然后，步骤s211、s213、s215及s217是执行在图5C的结构上。因此，绝缘结构可形成而不具有上角落薄化及填入问题。详细说明将不在此重复赘述。
虽然沉积第一可移除层131的步骤、蚀刻第一可移除层131的步骤及形成第一沟槽111的步骤是以在不同腔体中执行为例说明，然而，当下述中的条件符合时，此些步骤是可于等离子体蚀刻腔体中以等离子体制造工艺进行。
第一可移除层131例如是以聚合物组成。在沉积第一可移除层131的步骤中，多种气体的混合(例如是四氟化碳、二氟甲烷(CH2F2)、氩及氦(He))是在压力约为3-100mTorr下填充到等离子体蚀刻腔体中。四氟化碳、二氟甲烷、氩及氦的流速大约分别为0-100sccm、0-200sccm、0-400sccm及0-400sccm。第一可移除层131的沉积率大约为100-2000A/min。以变压器耦合等离子体(TCP)射频(RF)功率来沉积第一可移除层131的大小约为100-1000W，或者，以偏压射频功率沉积第一可移除层131的大小约为30-800W。
再者，在蚀刻第一可移除层131的步骤中，多种气体的混合(例如是四氟化碳、二氟甲烷、三氟甲烷、氩及氦)在压力约为3-50mTorr下填充于等离子体蚀刻腔体中。四氟化碳、二氟甲烷、三氟甲烷、氩及氦的流速大约分别为0-100sccm、0-200sccm、0-200sccm、0-400sccm及0-400sccm。以变压器耦合等离子体射频功率来蚀刻第一可移除层131的大小约为100-800W，或者，以偏压射频功率蚀刻第一可移除层131的大小约为30-500W。
因此，例如是在图2H中所示的绝缘结构100是可形成以具有下述的规格。当绝缘结构100配置于记忆体结构的阵列区或边缘区时，第一斜面111s1与水平面之间的夹角可介于0度及45度。
第三实施例
第一与第三实施例的差异在于第三实施例的方法用以形成不同形式沟槽于基板的不同区域中。更具体来说，具有不同厚度的可移除层分别地形成在不同区域中，以进一步获得具有不同长度的斜面。其余相同的元件与步骤沿用相同标号，在此不再赘述。
图6A-图6I绘示根据本发明第三实施例的绝缘结构的形成方法的流程示意图。本实施例的绝缘结构可形成于记忆体结构中，以提供绝缘的功能。绝缘结构的形成方法包括以下的步骤。
首先，如图6A所示，提供基板110。基板110区分为第一区R1(例如是记忆体结构中的阵列区)及第二区R2(例如是记忆体结构中的边缘区)。
接着，执行类似于图4中的步骤s203。也就是说，缓冲层170及掩模层120依序形成于基板110上，如图6B所示。缓冲层170及掩模层120具有第一开口121及第二开口123。第一开口121及第二开口123的分布密度不同。第一开口121位于基板110的第一区R1内，且第二开口123位于基板110的第二区R2内。第一开口121与第二开口123是藉由显影及蚀刻制造工艺形成于掩模层120及缓冲层170中。由于过蚀刻的缘故，具有斜面的凹口有时形成于基板110中。一般来说，由于负载效应(loading effect)不同，在第一区R1中的凹口的各斜面的倾斜角通常大于在第二区R2中的凹口的各斜面的倾斜角。由氧化物组成的缓冲层170用以避免基板110与掩模层120之间产生应力或者是粘附的关系。
然后，执行类似于图3中的步骤s105。也就是说，如图6C所示，形成具有厚度T11的第一可移除层131于掩模层120上以及部分的基板110的上表面110s上。接着，为了执行形成第一沟槽于第一区R1内的步骤，第一光阻层181覆盖于第二区R2上。
然后，如图6D所示，执行类似于图3中的步骤s107。也就是说，在第一区R1中进行非等向性蚀刻，藉此在掩模层120的侧面120s上形成包括残留的第一可移除层131的第一间隔结构141，且在基板110内形成第一沟槽111。各第一沟槽111的侧壁111s具有被第一间隔结构141覆盖的第一斜面111s1及暴露的第二斜面111s2。各第一间隔结构141的宽度w1可根据第一可移除层131的第一厚度T11大于150埃来达到大于15纳米的尺寸，使得第一斜面111s1的长度L1可大于15纳米。在本实施例中，第一斜面111s1的长度L1是定义为第一斜面111s1投影到水平面上的长度。
接着，如图6E所示，执行类似于图3中所示的步骤s109。也就是说，移除残留的第一可移除层131。此外，移除第一光阻层181。当第一可移除层131是由非晶质碳组成时，第一光阻层181以及第一可移除层131可以在相同的蚀刻步骤中被同时地移除。此处被移除的残留的第一可移除层131是指第一间隔结构141包括的第一可移除层131，以及位于第二区R2内的第一可移除层131。
然后，在基板110的第二区R2中形成第二沟槽的步骤包括下述的分别类似于步骤s105-s109的步骤。形成具有厚度T12的第二可移除层132于掩模层120上，以及形成第二光阻层182于第一区R1中，如图6F所示。接着，在第二区R2中进行非等向性蚀刻，藉此在掩模层120的侧面120s上形成具有宽度w2的包括残留的第二可移除层132的第二间隔结构142,且在基板110内形成第二沟槽112，如图6G所示。各第二沟槽112的侧壁112s具有被第二间隔结构142覆盖的第三斜面112s3及暴露的第四斜面112s4。各第二间隔结构142的宽度w2是可根据第二可移除层132的厚度T12大于150埃来达到大于15纳米的尺寸，使得第三斜面112s3的长度L2可大于15纳米。在本实施例中，第三斜面112s3的长度L2定义为第三斜面112s3投影到水平面上的长度。当然，此技术领域中具有通常知识者应明了，长度L2可藉由调整第二可移除层132的厚度T12来相异于长度L1。然后，如图6H所示，移除第二光阻层182以及残留的第二可移除层132(意指第二间隔结构142包括的第二可移除层132，以及位于第一区R1内的第二可移除层132)。如图6H所示，由于负载效应不同，在第一区R1中的各第一沟槽111的轮廓相异于在第二区R2中的各第二沟槽112的轮廓。更具体来说，各第二沟槽112的深度通常大于各第一沟槽111的深度，且第二斜面111s2的斜率通常大于第四斜面112s4的斜率。由于图6F-图6H中的步骤是与图6C-图6E中的步骤相似，因此，在此不再重复地详细说明。
接着，类似于图3中的步骤s113-s117的步骤执行，以形成绝缘结构200，如图6I所示。
根据上述形成方法制成的绝缘结构200(如图6I所示)的结构特征将揭露如下。绝缘结构200的第一沟槽111及第二沟槽112分别位于基板110的第一区R1内及第二区R2内。两个相邻的第一沟槽111的间距相异于两个相邻的第二沟槽112的间距。在本实施例中，第一沟槽111的长度L1及第二沟槽112的长度L2皆可大于15纳米，且长度L1及L2可根据需求设计成相同或不同。一般而言，相较于第一区R1(例如是记忆体结构的阵列区)，第二区R2(例如是记忆体结构的边缘区)往往需经历较多的制造工艺步骤，使得第二区R2内的结构往往易于面临轻微地损害的情况。因此，第二区R2内的第二沟槽112的长度L2可以大于第一区R1内的第一沟槽111的长度L1的方式形成。
另外，藉由第一可移除层131(如图6C所示)及第二可移除层132(如图6F所示)的厚度控制，绝缘结构200在尺寸上可达到下述的规格。绝缘结构200为具有两个不同周期的周期性结构。第一区R1(例如是记忆体结构的阵列区)内的周期以T1标示，且第二区R2(例如是记忆体结构的边缘区)内的周期以T2标示，如图6I所示。
在第一区R1中，各第一沟槽111的第一斜面111s1的长度L1与周期T1的比值可大于0.06，且第一斜面111s1与水平面之间的夹角θ1介于0度到60度。在第二区R2中，各第二沟槽112的第三斜面112s3的长度L2与周期T2的比值可大于0.01，且第三斜面112s3与水平面之间的夹角θ2介于0度到60度。
介电层150位于第一沟槽111及第二沟槽112上。更具体来说，介电层150覆盖于基板110上，并填充于第一沟槽111及第二沟槽112内。导电层160位于介电层150上。导电层160的下表面160s具有凸部161，各凸部161是朝着基板110突出。位于第一区R1内的凸部161环绕在对应至第一斜面111s1的位置，且位于第二区R2内的凸部161环绕在对应至第三斜面112s3的位置。在第一区R1内，假设凸部161与第一斜面111s1之间的距离为A21，且基板110的上表面110s与其对应的导电层160的下表面160s的距离为B21，A21/B21是可达到70％-80％。在第二区R2内，假设凸部161与第三斜面112s3之间的距离为A22，且基板110的上表面110s与其对应的导电层160的下表面160s的距离为B22，A22/B22是可达到70％-80％。因此，相较于图1B中的结构，介电层150不论在第一区R1内或是在第二区R2内皆可较均匀地分布，以避免上角落薄化的情况，使得漏电流的情况可避免，且具有绝缘结构200的记忆装置可具有优越的可靠度。
此外，第一可移除层131及第二可移除层132是可自掩模层120的侧面120s移除。因此，各第一沟槽111的深宽比及各第二沟槽112的深宽比是可有效地控制。介电层150阻塞于第一沟槽111及第二沟槽112的开口的情况是可避免的，使得孔洞形成于第一沟槽111及第二沟槽112内的机率可减少。
第四实施例
第三与第四实施例不同之处在于具有可移除层及间隔层的各间隔结构的结构及其形成方法。其余相同的元件与步骤沿用相同标号，在此不再赘述。
请参照图7A-图7I所示，其绘示依照本发明第四实施例的绝缘结构的形成方法的流程示意图。本实施例的绝缘结构可形成于记忆体结构中，以提供绝缘的功能。绝缘结构的形成方法包括以下的步骤。本实施例的部分的步骤与第三实施例相同，因此，并不在此重复详细地说明。
首先，如图7A所示，提供基板110。基板110区分为第一区R1(例如是记忆体结构中的阵列区)及第二区R2(例如是记忆体结构中的边缘区)。
接着，依序形成缓冲层170以及掩模层120于基板110上，如图7B所示。缓冲层170以及掩模层120具有第一开口121及第二开口123。
然后，如图7C所示，依序形成间隔层191及第一可移除层131于掩模层120上及部分的基板110的上表面110s上。此处的间隔层191与第一可移除层131的厚度为厚度T21。间隔层191例如是由氧化物所组成。接着，为了执行形成第一沟槽于第一区R1中的步骤，第一光阻层181覆盖于第二区R2上。
然后，如图7D所示，在第一区R1内进行非等向性蚀刻，藉此在掩模层120的侧面120s上形成包括残留的间隔层191以及残留的第一可移除层131的第一间隔结构141’，且在基板110内形成第一沟槽111。各第一沟槽111的侧壁111s具有被第一间隔结构141’覆盖的第一斜面111s1及暴露的第二斜面111s2。各第一间隔结构141’的宽度w1是可根据第一可移除层131的第一厚度T21大于150埃来达到大于15纳米的尺寸，使得第一斜面111s1的长度L1可大于15纳米。在本实施例中，第一斜面111s1的长度L1定义为第一斜面111s1投影到水平面上的长度。
接着，移除残留的第一可移除层131以及第一光阻层181，如图7E所示。此处的被移除的残留的第一可移除层131是指第一间隔结构141’包括的第一可移除层131，以及位于第二区R2内的第一可移除层131。残留的阻隔层191未被移除,且仍旧位于掩模层120的侧面120s上,而覆盖第一沟槽111的第一斜面111s1，且位于基板110的第二区R2内。一般来说,沟槽的表面(也就是露出的基板的表面)是可藉由覆盖衬垫层来修复及改善。
然后，在基板110的第二区R2中形成第二沟槽的步骤包括下述的步骤。如图7E所示，第二区R2内的结构上具有残留的间隔层191。因此，直接地形成第二可移除层132，且形成第二光阻层182于第一区R1内，如图7F所示。此处的间隔层191与第二可移除层132的厚度为厚度T22。接着，在第二区R2中进行非等向性蚀刻，藉此于掩模层120的侧面120s上形成具有宽度w2的包括残留的间隔层191及残留的第二可移除层132的第二间隔结构142’，且在基板110内形成第二沟槽112，如图7G所示。各第二沟槽112的侧壁112s具有被第二间隔结构142’覆盖的第三斜面112s3及暴露的第四斜面112s4。各第二间隔结构142’的宽度w2是可根据间隔层191及第二可移除层132的厚度T22大于150埃来达到大于15纳米的尺寸，使得第三斜面112s3的长度L2可大于15纳米。在本实施例中，第三斜面112s3的长度L2可定义为第三斜面112s3投影至水平面上的长度。当然，此技术领域中具有通常知识者应明了，长度L2可藉由调整厚度T22来相异于长度L1。然后，如图7H所示，移除第二光阻层182以及残留的第二可移除层132。此处的被移除之残留的第二可移除层131是指第二间隔结构142’包括的第二可移除层132，以及位于第一区R1中的第二可移除层132。残留的阻隔层191未被移除，且仍旧位于掩模层120的侧面120s上，而覆盖第一沟槽111的第一斜面111s1，且覆盖第二沟槽112的第三斜面112s3。
之后，执行类似于图3中的步骤s113-s117的步骤，以形成绝缘结构300，如图7I所示。导电层160的下表面160s具有凸部161，各凸部161是朝着基板110突出。位于第一区R1内的凸部161环绕在对应至第一斜面111s1的位置，且位于第二区R2内的凸部161环绕在对应至第三斜面112s3的位置。
根据上述形成方法制成的绝缘结构300(如图7I所示)的结构特征将揭露如下。在本实施例中，在填充介电层150的步骤中，间隔层191仍位于掩模层120的侧面120s上。然而，只要适当地控制可移除层与间隔层的厚度，以避免各沟槽的深宽比大量地增加，则经由开口填充介电层的材料的步骤是可在不阻塞开口的情况下执行。因此，介电层150阻塞在第一沟槽111及第二沟槽112的开口处的情况(填入问题)可避免，使得孔洞在第一沟槽111及第二沟槽112内形成的机率可减少。
另外，无论在第一区R1内或第二区R2内，凸部161分别与第一斜面111s1及第三斜面112s3之间的距离与基板110的上表面110s与其对应的导电层160的下表面160s的距离的比值是可达到70％-80％。也就是说，与图1B中的结构相较，无论在第一区R1内或是在第二区R2内的介电层150皆可较均匀地分布，以避免上角落薄化的情况，使得漏电流的情况可避免，且具有绝缘结构300的记忆体装置可具有优越的可靠度。
在本实施例中，第一区内的间隔层及第一可移除层的厚度是用以控制第一沟槽的第一斜面的长度。在第二区中，第二沟槽的第三斜面的长度是利用残留的间隔层及形成于其上的第二可移除层的厚度来控制。然而，此技术领域中具有通常知识者应明了，控制第一斜面的长度与第三斜面的长度的方式并不以上述的例子为限。在另一实施例中，在第一区内，第一沟槽的第一斜面的长度可仅藉由间隔层的厚度来控制。在第二区内，第三斜面的长度是可以利用残留的间隔层及形成于其上的可移除层的厚度来控制。或者，在第一区中，第一斜面的长度也可以利用间隔层及第一可移除层的厚度来控制。在第二区中，第三斜面的长度仅藉由残留的间隔层的厚度来控制。藉由上述所列举的例子，第一斜面的的长度与第三斜面的长度是可依据需求来调整成相同或相异的尺寸。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (14)

1.一种绝缘结构，其特征在于其包括：
一第一沟槽，位于一基板中，其中该第一沟槽的一侧壁具有一第一斜面以及一第二斜面，该第一斜面位于该第二斜面上，该第一斜面的斜率不同于该第二斜面的斜率，且该第一斜面投影至水平面上的长度大于15纳米，该第一斜面投影至水平面上的长度与该绝缘结构的周期的比值大于0.06，并且该第一斜面与一水平面之间的夹角介于0度到60度，其中该绝缘结构的周期包括一个该第一沟槽及一个相对于该第一沟槽突起的凸起部；以及
一介电层，位于该第一沟槽上。
2.根据权利要求1所述的绝缘结构，其特征在于其还包括：
一导电层，位于该介电层上,其中该导电层的一下表面具有一凸部，且该凸部是朝着该基板突出，并环绕在对应至该第一斜面的位置。
3.根据权利要求1所述的绝缘结构，其特征在于其中所述的基板具有多个该第一沟槽及多个第二沟槽设置于其中，该基板区分为一第一区及一第二区，各该第一沟槽位于该第一区，各该第二沟槽位于该第二区，且位于该第一区内的两个相邻的该第一沟槽的间距相异于位于该第二区内的两个相邻的该第二沟槽的间距。
4.根据权利要求3所述的绝缘结构，其特征在于其中所述的第一区内的各该第一沟槽的该第一斜面投影至一水平面上的长度为一第一长度，该第二区内的各该第二沟槽的一侧壁具有一第三斜面以及一第四斜面，该第三斜面位于该第四斜面上，该第三斜面的斜率不同于该第四斜面的斜率，该第三斜面投影至水平面上的长度大于15纳米，且该第二区内的各该第二沟槽的该第三斜面投影至该水平面上的长度为一第二长度，该第一长度相异于该第二长度。
5.根据权利要求1所述的绝缘结构，其特征在于其中所述的第一斜面的斜率小于该第二斜面的斜率。
6.一种绝缘结构的形成方法，其特征在于其包括以下步骤：
提供一基板；
形成一掩模层于该基板上，其中该掩模层具有一第一开口，该第一开口露出一部分的该基板；
形成一第一可移除层于该掩模层上；
进行蚀刻，藉此在该掩模层的一侧面上形成一第一间隔结构，且在该基板内形成一第一沟槽，其中该第一沟槽的一侧壁具有被该第一间隔结构覆盖的一第一斜面及暴露的一第二斜面，该第一间隔结构包括残留的该第一可移除层，且该第一间隔结构的宽度大于15纳米；
移除残留的该第一可移除层；以及
在该第一可移除层移除之后，填充一介电层于该第一沟槽内；
其中该第一斜面投影至水平面上的长度与该绝缘结构的周期的比值大于0.06，且该第一斜面与一水平面之间的夹角介于0度到60度，其中该绝缘结构的周期包括一个该第一沟槽及一个对于该第一沟槽突起的凸起部。
7.根据权利要求6所述的绝缘结构的形成方法，其特征在于其还包括：
形成一间隔层于该掩模层以及该第一可移除层之间；
其中,该第一间隔结构包括残留的该第一可移除层以及残留的该间隔层。
8.根据权利要求6所述的绝缘结构的形成方法，其特征在于其中所述的第一斜面投影至水平面上的长度大于15纳米。
9.根据权利要求6所述的绝缘结构的形成方法，其特征在于其中所述的在形成该掩模层的步骤之前，该形成方法还包括：
形成一缓冲层于该掩模层及该基板之间。
10.根据权利要求6所述的绝缘结构的形成方法，其特征在于其中所述的第一可移除层的材料包括非晶质碳及聚合物的其中之一。
11.一种绝缘结构，其特征在于其包括：
多个第一沟槽及多个第二沟槽，位于一基板中，其中各该第一沟槽的一侧壁具有一第一斜面及一第二斜面，该第一斜面位于该第二斜面上，该第一斜面的斜率不同于该第二斜面的斜率，各该第二沟槽的一侧壁具有一第三斜面以及一第四斜面，该第三斜面位于该第四斜面上，该第三斜面的斜率不同于该第四斜面的斜率，该基板具有一第一区及一第二区，各该第一沟槽位于该第一区，各该第二沟槽位于该第二区，且位于该第一区内的各该第一沟槽的轮廓相异于位于该第二区内的各该第二沟槽的轮廓，且位于该第一区及该第二区内的各该第一斜面及各该第三斜面投影至水平面上的长度大于15纳米，该第一斜面投影至水平面上的长度与该绝缘结构的周期的比值大于0.01，并且该第一斜面与一水平面之间的夹角介于0度到60度，其中该绝缘结构的周期包括一个该第一沟槽及一个对于该第一沟槽突起的凸起部。
12.根据权利要求11所述的绝缘结构，其特征在于其还包括：
一介电层，位于该些第一沟槽及该些第二沟槽上；以及
一导电层,位于该介电层上,其中该导电层的一下表面具有多个凸部,且该些凸部是朝着该基板突出，并环绕在对应至该第一斜面及该第三斜面的位置。
13.根据权利要求11所述的绝缘结构，其特征在于其中所述的第一区内的各该第一斜面投影至一水平面上的长度为一第一长度，该第二区内的各该第三斜面投影至该水平面上的长度为一第二长度，该第一长度相异于该第二长度。
14.根据权利要求11所述的绝缘结构，其特征在于其中所述的第一斜面的斜率小于该第二斜面的斜率。
CN201410254139.9A 2009-05-22 2010-05-18 绝缘结构及其形成方法 Pending CN104112695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/470,587 US8120140B2 (en) 2009-05-22 2009-05-22 Isolation structure and formation method thereof
US12/470,587 2009-05-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010101821816A Division CN101894788A (zh) 2009-05-22 2010-05-18 绝缘结构及其形成方法

Publications (1)

Publication Number Publication Date
CN104112695A true CN104112695A (zh) 2014-10-22

Family

ID=43103937

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410254139.9A Pending CN104112695A (zh) 2009-05-22 2010-05-18 绝缘结构及其形成方法
CN2010101821816A Pending CN101894788A (zh) 2009-05-22 2010-05-18 绝缘结构及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010101821816A Pending CN101894788A (zh) 2009-05-22 2010-05-18 绝缘结构及其形成方法

Country Status (3)

Country Link
US (2) US8120140B2 (zh)
CN (2) CN104112695A (zh)
TW (1) TWI395291B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120140B2 (en) * 2009-05-22 2012-02-21 Macronix International Co., Ltd. Isolation structure and formation method thereof
KR20110003191A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 소자 분리막 및 반도체 소자의 형성 방법
CN102479740B (zh) * 2010-11-25 2014-03-12 中芯国际集成电路制造(北京)有限公司 相变存储器深沟槽隔离结构及制作方法
US9059250B2 (en) 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch
CN103545192B (zh) * 2012-07-17 2016-07-06 旺宏电子股份有限公司 制造非挥发半导体结构的方法及半导体结构
CN103199053B (zh) * 2013-04-12 2015-08-19 矽力杰半导体技术(杭州)有限公司 沟槽的形成方法及半导体结构
US9627247B2 (en) * 2015-06-03 2017-04-18 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
KR20220019197A (ko) * 2020-08-07 2022-02-16 삼성전자주식회사 반도체 소자 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274457B1 (en) * 1997-08-28 2001-08-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an isolation trench having plural profile angles
CN1338115A (zh) * 1999-03-03 2002-02-27 株式会社日立制作所 半导体集成电路器件及其制造方法
US20040082177A1 (en) * 2002-10-28 2004-04-29 Lee Won Kwon Method of forming isolation films in semiconductor devices
US20060079068A1 (en) * 2003-07-14 2006-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Narrow width effect improvement with photoresist plug process and STI corner ion implantation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
KR100249025B1 (ko) * 1998-03-06 2000-03-15 김영환 반도체장치의 소자분리방법
US6207532B1 (en) * 1999-09-30 2001-03-27 Taiwan Semiconductor Manufacturing Company STI process for improving isolation for deep sub-micron application
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
US6727150B2 (en) * 2002-07-26 2004-04-27 Micron Technology, Inc. Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US7508048B2 (en) * 2003-01-16 2009-03-24 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
US6809005B2 (en) * 2003-03-12 2004-10-26 Infineon Technologies Ag Method to fill deep trench structures with void-free polysilicon or silicon
KR100894772B1 (ko) * 2007-09-05 2009-04-24 주식회사 하이닉스반도체 반도체 메모리 소자 및 그것의 제조 방법
US8178417B2 (en) * 2008-04-22 2012-05-15 Globalfoundries Singapore Pte. Ltd. Method of forming shallow trench isolation structures for integrated circuits
US8120140B2 (en) * 2009-05-22 2012-02-21 Macronix International Co., Ltd. Isolation structure and formation method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274457B1 (en) * 1997-08-28 2001-08-14 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing an isolation trench having plural profile angles
CN1338115A (zh) * 1999-03-03 2002-02-27 株式会社日立制作所 半导体集成电路器件及其制造方法
US20040082177A1 (en) * 2002-10-28 2004-04-29 Lee Won Kwon Method of forming isolation films in semiconductor devices
US20060079068A1 (en) * 2003-07-14 2006-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Narrow width effect improvement with photoresist plug process and STI corner ion implantation

Also Published As

Publication number Publication date
TWI395291B (zh) 2013-05-01
US8120140B2 (en) 2012-02-21
US20120115304A1 (en) 2012-05-10
CN101894788A (zh) 2010-11-24
TW201042730A (en) 2010-12-01
US8298952B2 (en) 2012-10-30
US20100295147A1 (en) 2010-11-25

Similar Documents

Publication Publication Date Title
CN104112695A (zh) 绝缘结构及其形成方法
US20110006390A1 (en) Sti structure and method of forming bottom void in same
KR20130087929A (ko) 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법
CN100576490C (zh) 浅沟槽隔离结构的形成方法
JP4037597B2 (ja) トレンチ素子分離方法
CN100449729C (zh) 浅沟槽隔离结构的形成方法
KR100225550B1 (ko) 폴리쉬에 의한 평탄화공정을 포함하는 전자장치의 제조방법
US7018905B1 (en) Method of forming isolation film in semiconductor device
KR100361102B1 (ko) 트렌치 아이솔레이션의 형성방법
CN102148182B (zh) 浅沟槽隔离结构形成方法
US6559009B2 (en) Method of fabricating a high-coupling ratio flash memory
JP5030195B2 (ja) 半導体素子の素子分離膜形成方法
CN210837709U (zh) 浅沟槽隔离结构和掩膜结构
KR20090016841A (ko) 반도체 소자 제조 방법
KR101200509B1 (ko) Ｐｓｏｉ구조를 갖는 반도체소자의 제조 방법
US20020137305A1 (en) Fabrication method of shallow trench isolation
KR100216500B1 (ko) 반도체 소자의 평탄화 방법
US20110159692A1 (en) Method for fabricating semiconductor device
JP2002252279A (ja) 半導体素子の素子分離膜形成方法
KR100624948B1 (ko) 낸드 플래쉬 메모리 소자의 제조방법
CN115132648A (zh) 半导体结构的制作方法以及半导体结构
CN112802796A (zh) 浅沟槽隔离结构及其形成方法、掩膜结构
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR100478484B1 (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141022