CN104064590A - 半导体器件及半导体器件制造方法 - Google Patents

半导体器件及半导体器件制造方法 Download PDF

Info

Publication number
CN104064590A
CN104064590A CN201410066965.0A CN201410066965A CN104064590A CN 104064590 A CN104064590 A CN 104064590A CN 201410066965 A CN201410066965 A CN 201410066965A CN 104064590 A CN104064590 A CN 104064590A
Authority
CN
China
Prior art keywords
dielectric film
current
carrying part
agent composition
corrosion agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410066965.0A
Other languages
English (en)
Other versions
CN104064590B (zh
Inventor
今纯一
中田义弘
牧山刚三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104064590A publication Critical patent/CN104064590A/zh
Application granted granted Critical
Publication of CN104064590B publication Critical patent/CN104064590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种具有包括衬底、形成在衬底的主平面的一部分之上的第一绝缘膜、形成在第一绝缘膜的表面之上的导电部分、以及第二绝缘膜的结构的半导体器件，其中第二绝缘膜覆盖衬底的主平面、第一绝缘膜和导电部分，并且第二绝缘膜的耐湿性高于第一绝缘膜的耐湿性。第一绝缘膜置于衬底与导电部分之间以防止寄生电容的产生。第一绝缘膜用耐湿性高于第一绝缘膜的耐湿性的第二绝缘膜覆盖。第二绝缘膜防止第一绝缘膜吸收水分。

Description

半导体器件及半导体器件制造方法
技术领域
本文中所讨论的实施方案涉及半导体器件以及半导体器件制造方法。
背景技术
利用由氧化硅（SiO）、氮化硅（SiN）等制成的绝缘膜来使半导体器件中的导电部分彼此绝缘的技术是已知的。此外，利用相对低介电常数的绝缘膜（称为例如低k膜）来降低导电部分之间产生的寄生电容的技术也是已知的。
在基础衬底或层之上形成绝缘膜，通过光刻和蚀刻在绝缘膜中形成确定的开口部分，以及在所形成的开口部分中形成导电部分（例如配线）的方法广泛地用在半导体器件制造领域中。另外，利用经曝光和显影之后的光敏组合物作为绝缘膜（图案膜）的技术也是已知的。
日本公开特许公报第2010-056156号。
日本公开特许公报第2006-278506号。
日本公开特许公报第2012-053243号。
与较高介电常数的绝缘膜相比，相对低介电常数的绝缘膜具有低的膜密度和低的耐湿性。因此，这样的绝缘膜倾向于吸收水分。即使为了降低寄生电容使用低介电常数的绝缘膜，这样的水分吸收也可导致半导体器件的性能或可靠性的劣化。
发明内容
根据一个方面，提供了一种包括衬底、形成在衬底的第一平面的一部分之上的第一绝缘膜、形成在第一绝缘膜的表面之上的第一导电部分，以及覆盖第一平面、第一绝缘膜和第一导电部分并且其耐湿性高于第一绝缘膜的耐湿性的第二绝缘膜的半导体器件。
附图说明
图1为半导体器件的第一实施例的局部示意性截面图；
图2为半导体器件的第二实施例的局部示意性截面图；
图3为半导体器件的第三实施例的局部示意性截面图；
图4示出了T栅电极的实施例；
图5示出了HEMT形成方法的实施例（部分1）；
图6示出了HEMT形成方法的实施例（部分2）；
图7示出了HEMT形成方法的实施例（部分3）；
图8示出了HEMT形成方法的实施例（部分4）；
图9示出了栅电极形成方法的第一实施例（部分1）；
图10示出了栅电极形成方法的第一实施例（部分2）；
图11示出了栅电极形成方法的第一实施例（部分3）；
图12示出了栅电极形成方法的第一实施例（部分4）；
图13示出了栅电极形成方法的第一实施例（部分5）；
图14示出了栅电极形成方法的第一实施例（部分6）；
图15示出了栅电极形成方法的第一实施例（部分7）；
图16为栅电极形成方法的第二实施例（部分1）；
图17为栅电极形成方法的第二实施例（部分2）；
图18为栅电极形成方法的第二实施例（部分3）；
图19为栅电极形成方法的第二实施例（部分4）；
图20为栅电极形成方法的第二实施例（部分5）；
图21为栅电极形成方法的第二实施例（部分6）；
图22为栅电极形成方法的第二实施例（部分7）；
图23示出了根据实施方案的栅电极形成方法（部分1）；
图24示出了根据实施方案的栅电极形成方法（部分2）；
图25示出了根据实施方案的栅电极形成方法（部分3）；
图26示出了根据实施方案的栅电极形成方法（部分4）；
图27示出了根据实施方案的栅电极形成方法（部分5）；
图28示出了根据实施方案的栅电极形成方法（部分6）；
图29示出了根据实施方案的栅电极形成方法（部分7）；
图30示意性地示出了抗蚀剂组合物的实施例；
图31示意性地示出了抗蚀剂组合物涂覆过程的实施例；
图32示意性地示出了热处理过程的实施例；
图33示意性地示出了能量束辐照过程的实施例；以及
图34示意性地示出了显影过程的实施例。
具体实施方式
图1为半导体器件的第一实施例的局部示意性截面图。
半导体器件包括衬底10、形成在衬底10的一个主平面11的一部分之上的绝缘膜20以及形成在绝缘膜20之上的导电部分30，并且具有其中主平面11、绝缘膜20和导电部分30用绝缘膜40覆盖的结构1A。
衬底10为例如半导体衬底、化合物半导体衬底、或其上形成有半导体层或化合物半导体层作为表面层的衬底。绝缘膜20为介电常数和耐湿性与绝缘膜40相比较低的绝缘膜（低k膜）。绝缘膜20为例如多孔绝缘膜。导电部分30通过使用各种导电材料形成。例如，导电部分30通过使用掺杂有确定导电类型的杂质的多晶硅、硅化物、或者例如铜（Cu）或铝（Al）的金属来形成。绝缘膜40为介电常数和耐湿性与绝缘膜20相比较高的绝缘膜。绝缘膜40为例如通过CVD（化学气相沉积）法形成的氧化硅膜或氮化硅膜。
利用结构1A，在衬底10和导电部分30之间形成相对低介电常数的绝缘膜20。因此，与使用较高介电常数的绝缘膜代替绝缘膜20的情况相比，抑制了衬底10和导电部分30之间寄生电容的产生。
低介电常数的绝缘膜20具有相对低的膜密度和相对低的耐湿性。然而，利用结构1A，绝缘膜20用具有更高的膜密度和更高的耐湿性的高介电常数的绝缘膜40覆盖。通过这样做，与导电部分30用低介电常数的绝缘膜覆盖的情况相比，抑制了导电部分30周围的通过绝缘膜的水分吸收。
通过采用以上结构1A，抑制了寄生电容的产生。另外，可以通过具有高耐湿性的绝缘膜40抑制相对低介电常数的绝缘膜20（通过所述相对低介电常数的绝缘膜20抑制了寄生电容的产生）的水分吸收。
图2为半导体器件的第二实施例的局部示意性截面图。图3为半导体器件的第三实施例的局部示意性截面图。
图2示出了作为第二实施例的结构1B，其中绝缘膜20形成在预先嵌入衬底10a的主平面11a中的导电部分50a之上，并且其中导电部分50b形成在绝缘膜20之上。在结构1B中，主平面11a、绝缘膜20、以及导电部分50b用绝缘膜40覆盖。
衬底10a为例如绝缘膜（中间层绝缘膜）。导电部分50a为例如通过使用Cu、Al等而形成的配线（下层配线）。类似地，导电部分50b为例如通过使用Cu、Al等而形成的配线（上层配线）。
通过结构1B，相对低介电常数的绝缘膜20形成在分别为例如下层配线和上层配线的导电部分50a与导电部分50b之间。因此，与使用较高介电常数的绝缘膜代替绝缘膜20的情况相比，抑制了导电部分50a与导电部分50b之间的寄生电容的产生。
另外，低介电常数的绝缘膜20用具有更高耐湿性的高介电常数的绝缘膜40覆盖。通过这样做，与导电部分50b用低介电常数的绝缘膜覆盖的情况相比，抑制了导电部分50b周围的通过绝缘膜的水分吸收。
通过采用以上结构1B，抑制了寄生电容的产生。另外，可以通过具有高耐湿性的绝缘膜40抑制相对低介电常数的绝缘膜20（通过所述相对低介电常数的绝缘膜20抑制了寄生电容的产生）的水分吸收。
另外，图3示出了作为第三实施例的结构1C，其中绝缘膜20形成在衬底10a的主平面11a之上并且其中导电部分50a和导电部分50b形成在绝缘膜20的两侧上。在结构1C中，主平面11a、绝缘膜20以及导电部分50a和导电部分50b用绝缘膜40覆盖。导电部分50a和导电部分50b为例如平行地形成在衬底10a（例如中间层绝缘膜）之上的配线。
利用结构1C，相对低介电常数的绝缘膜20形成在例如为配线的导电部分50a与导电部分50b之间。因此，与使用较高介电常数的绝缘膜代替绝缘膜20的情况相比，抑制了导电部分50a与导电部分50b之间的寄生电容的产生。
另外，低介电常数的绝缘膜20用具有更高耐湿性的高介电常数的绝缘膜40覆盖。通过这样做，抑制了导电部分50a和导电部分50b周围通过绝缘膜的水分吸收。
通过采用以上的结构1C，抑制了寄生电容的产生。另外，可以通过具有高耐湿性的绝缘膜40抑制相对低介电常数的绝缘膜20（通过相对低介电常数的绝缘膜20抑制了寄生电容的产生）的水分吸收。
通过将以上结构1A、1B或1C应用到半导体器件，实现了具有高可靠性的高性能半导体器件。
现在将描述将以上结构1A、1B或1C应用到半导体器件的实施例。
包括具有T栅电极的晶体管的半导体器件是已知的。现在将用包括具有T栅电极的HEMT（高电子迁移率晶体管）的半导体器件作为实施例来给出描述。
图4示出T栅电极的实施例。图4为具有T栅电极的HEMT的实施例的局部示意性截面图。
在图4的实施例中，截面具有字母“T”的形状并且包括窄的下部110a和宽的上部110b的栅电极110形成在由氮化镓（GaN）制成的HEMT的化合物半导体层100之上。T栅电极110的形成使其可以缩短栅极长度并且降低栅极电阻。因此，可以提高HEMT的高频特性。
HEMT以以下方式形成。
图5至图8示出HEMT形成方法的实施例。图5至图8中的每一个图均为HEMT形成过程的局部示意性截面图。
如图5所示，首先，在半绝缘碳化硅（SiC）衬底120之上形成化合物半导体区域130，并且形成隔离区域140。
化合物半导体区域130通过依次外延生长氮化铝（AlN）层131、GaN层132、铝镓氮（AlGaN）层133以及GaN层134来形成。AlN层131为缓冲层，GaN层132为电子渡越层，AlGaN层133为电子供给层，并且GaN层134为表面层。外延生长通过MOVPE（金属有机气相外延）法进行。
在形成化合物半导体区域130之后，将氩（Ar）选择性地注入到化合物半导体区域130中。通过这样做，形成用于划分有源区的隔离区域140。隔离区域140形成为使得隔离区域140穿透化合物半导体区域130并且使得隔离区域140可到达SiC衬底120。
接下来，如图6所示，在化合物半导体区域130和隔离区域140之上形成在待形成源电极和漏电极的区域中具有开口部分150a的抗蚀剂150。如图7中所示，然后用作为掩模的抗蚀剂150对暴露在开口部分150a中的GaN层134进行蚀刻。图7示出蚀刻GaN层134并且露出GaN层134下方的AlGaN层133的状态。然而，在AlGaN层133之上可保留GaN层134的一部分或者可蚀刻AlGaN层133的一部分。
在蚀刻GaN层134之后，在如图8中所示在蚀刻的区域中形成源电极160a和漏电极160b。此时源电极160a和漏电极160b例如以如下方式形成。首先，通过沉积法依次形成具有确定厚度的钛（Ti）层和具有确定厚度的Al层。此后，移除抗蚀剂150。形成在抗蚀剂150之上的Ti层和Al层与抗蚀剂150一起被移除（剥离）。在移除抗蚀剂150之后，在确定温度下进行退火。通过这样做，形成通过欧姆接触连接到AlGaN层133的源电极160a和漏电极160b。
然后在源电极160a与漏电极160b之间的GaN层134之上形成例如图4中所示的T栅电极110。结果，形成HEMT。
顺便提一下，图4中所示的T栅电极110的结构可以在例如宽的上部110b与化合物半导体层100（化合物半导体区域130）之间产生寄生电容C。如果栅电极110变得更微小，则寄生电容C对高频率高功率HEMT的影响不能忽略。就是说，寄生电容C可能阻碍HEMT的高频率特性的改善。
仅通过下部110a连接到化合物半导体层100的T栅电极110是不稳定的并且可能倒塌。另外，从保护栅电极110的角度来看，栅电极110最后用某种绝缘膜覆盖。如果使用相对高介电常数的绝缘膜作为覆盖栅电极110的绝缘膜，则在上部110b与化合物半导体层100之间可以产生相对高的寄生电容C。通过利用相对低介电常数的绝缘膜作为覆盖栅电极110的绝缘膜，可以抑制上部110b与化合物半导体层100之间的寄生电容C。
现在将描述用于形成覆盖有绝缘膜的T栅电极的方法的实施例。
将参照图9至图15描述栅电极形成方法的第一实施例。图9为第一抗蚀剂形成过程的局部示意性截面图。图10为第一曝光和显影过程的局部示意性截面图。图11为第二抗蚀剂形成过程的局部示意性截面图。图12为第二曝光和显影过程的局部示意性截面图。图13为电极材料沉积过程的局部示意性截面图。图14为抗蚀剂移除过程的局部示意性截面图。图15为绝缘膜形成过程的局部示意性截面图。
如图9中所示，首先通过旋涂法在已经经历图5至图8中所示的以上过程的化合物半导体区域130（化合物半导体层100）之上形成光敏抗蚀剂210。如图10所示，然后在抗蚀剂210上进行曝光和显影以在待形成T栅电极110的下部110a的区域中形成开口部分210a。如图11所示，然后通过旋涂法在化合物半导体区域130和抗蚀剂210之上形成在光敏性上与抗蚀剂210不同的抗蚀剂220。抗蚀剂210和抗蚀剂220中的每一种不溶于另一种。如图12所示，然后在抗蚀剂220上进行曝光和显影以在待形成T栅电极110的上部110b的区域中形成开口部分220a。因此，形成用于形成栅电极的掩模图案231（抗蚀剂210和抗蚀剂220）。
在形成掩模图案231之后，如图13所示，通过溅射法在化合物半导体区域130和掩模图案231之上沉积电极材料111。进入掩模231中的开口（开口部分210a和220a）中的电极材料111沉积在抗蚀剂210中的开口部分210a中和抗蚀剂210上的抗蚀剂220中的开口部分220a中。因此，形成T栅电极110。就是说，沉积在抗蚀剂210中的开口部分210a中的部分对应于T栅电极110的下部110a，并且沉积在抗蚀剂210上的抗蚀剂220中的开口部分220a中的部分对应于T栅电极110的上部110b。电极材料111也沉积在掩模图案231之上。
在沉积电极材料111之后，如图14所示，通过使用溶剂通过剥离来移除抗蚀剂210和抗蚀剂220以及多余的电极材料111（沉积在抗蚀剂220之上的）。剥离之后的T栅电极110处于其通过下部110a连接到化合物半导体区域130的状态中。因此，由于在图10中所示的以上过程中抗蚀剂210的开口部分210a的宽度做得较小，就是说，由于下部110a的宽度做得较小，所以T栅电极110在剥离时或剥离之后倒塌的可能性增加。
如图15中所示，以直立在化合物半导体区域130之上的状态形成的T栅电极110用称为低k膜的相对低介电常数的绝缘膜240覆盖。例如，将预先与模板（例如热分解的有机树脂）混合的树脂材料（例如硅氧烷基树脂）施用在化合物半导体区域130之上。树脂材料进行聚合并且模板通过加热被分解并移除。通过这样做，形成多孔绝缘膜240。
利用第一实施例中的方法，形成在化合物半导体区域130之上的整个T栅电极110用绝缘膜240覆盖。这防止了T栅电极110倒塌，并且抑制了上部110b与化合物半导体区域130之间的寄生电容。
然而，相对低介电常数的绝缘膜240具有孔隙并且具有相对低的膜密度。因此，其耐湿性和机械强度低。因此，水分吸收或裂纹的出现可能使HEMT的可靠性劣化。另外，在形成绝缘膜240时在300℃至400℃的相对高的温度下的热处理可能导致对T栅电极110与化合物半导体区域130之间的肖特基结的损伤。
接下来，将参照图16至图22描述栅电极形成方法的第二实施例。图16为绝缘膜和抗蚀剂形成过程的局部示意性截面图。图17为曝光、显影以及蚀刻过程的局部示意性截面图。图18为抗蚀剂形成过程的局部示意性截面图。图19为曝光和显影过程的局部示意性截面图。图20为电极材料沉积过程的局部示意性截面图。图21为抗蚀剂移除过程的局部示意性截面图。图22为绝缘膜形成过程的局部示意性截面图。
如图16所示，首先在已经经历图5至图8中所示的以上过程的化合物半导体区域130（化合物半导体层100）之上形成作为低k膜的相对低介电常数的绝缘膜240。在绝缘膜240之上形成抗蚀剂211。第二实施例中的绝缘膜240以在以上第一实施例的图15中所描述的用于形成绝缘膜240的相同方式形成。抗蚀剂211通过旋涂法在以上述方式形成在化合物半导体区域130之上的绝缘膜240之上形成。
然而，在形成绝缘膜240时在相对高的温度下的热处理可能导致对作为T栅电极110与化合物半导体区域130之间的肖特基结的化合物半导体区域130的表面的损伤。这与以上第一实施例相同。
在形成绝缘膜240和抗蚀剂211之后，如图17所示，在抗蚀剂211上进行曝光和显影以在待形成T栅电极110的下部110a的区域中形成开口部分211a。然后利用形成有开口部分211a的抗蚀剂211作为掩模进行干法刻蚀以将抗蚀剂211的图案转移到绝缘膜240上。因此，在绝缘膜240中形成待形成T栅电极110的下部110a的开口部分240a。
然而，绝缘膜240的干法刻蚀可能导致对基础化合物半导体区域130的蚀刻损伤并且导致对作为T栅电极110与化合物半导体区域130之间的肖特基结的化合物半导体区域130的表面的损伤。此外，当对绝缘膜240进行干法刻蚀时，开口部分240a的尺寸可能增大或改变。这使其不可能形成期望的开口部分240a。
在对绝缘膜240进行干法刻蚀之后，移除抗蚀剂211。如图18所示，然后通过旋涂法在化合物半导体区域130和绝缘膜240之上形成抗蚀剂221。此后，如图19所示，在抗蚀剂221上进行曝光和显影以在待形成T栅电极110的上部110b的区域中形成开口部分221a。因此，形成用于形成栅电极的掩模图案232（包括绝缘膜240和抗蚀剂221）。
在形成掩模图案232之后，如图20所示，通过溅射法在化合物半导体区域130和掩模图案232之上沉积电极材料111。进入掩模图案232中的开口（开口部分240a和221a）中的电极材料111沉积在绝缘膜240中的开口部分240a中和绝缘膜240上的抗蚀剂221中的开口部分221a中。因此，形成T栅电极110。就是说，沉积在绝缘膜240中的开口部分240a中的部分对应于T栅电极110的下部110a，并且沉积在绝缘膜240上的抗蚀剂221中的开口部分221a中的部分对应于T栅电极110的上部110b。电极材料111也沉积在掩模图案232之上。
在沉积电极材料111之后，如图21所示，通过使用溶剂通过剥离移除抗蚀剂221以及多余的电极材料111（沉积在抗蚀剂221之上的）。剥离之后的T栅电极110的下部110a和上部110b通过绝缘膜240支承。这防止了T栅电极110倒塌。
如图22所示，T栅电极110用膜密度和耐湿性高于绝缘膜240的膜密度和耐湿性的相对高介电常数的绝缘膜250覆盖。例如，使用CVD法用于通过沉积氧化硅等来形成绝缘膜250。
利用第二实施例中的方法，在T栅电极110的上部110b与化合物半导体区域130之间形成相对低介电常数的绝缘膜240，因而抑制了T栅电极110的上部110b与化合物半导体区域130之间的寄生电容。然而，如果相对低介电常数的绝缘膜240延伸到HEMT的侧面并且绝缘膜240的边缘暴露至外部，则绝缘膜240的边缘吸收水分。因此，即使HEMT的顶部用耐湿性更高的绝缘膜250覆盖，HEMT的可靠性也可劣化。
考虑第一实施例和第二实施例中的方法，现在将使用以下方法以实现使包括在HEMT中的T栅电极用绝缘膜覆盖的结构。
图23至图29示出根据实施方案的栅电极形成方法。图23为抗蚀剂组合物形成过程的局部示意性截面图。图24为第一曝光和第一显影过程的局部示意性截面图。图25为抗蚀剂形成过程的局部示意性截面图。图26为第二曝光和第二显影过程的局部示意性截面图。图27为电极材料沉积过程的局部示意性截面图。图28为抗蚀剂移除过程的局部示意性截面图。图29为绝缘膜形成过程的局部示意性截面图。
以下栅电极形成方法包括用于通过使用负性抗蚀剂组合物（negativeresist composition）形成相对低介电常数的绝缘膜。负性抗蚀剂组合物的使用能量束（例如电子束）辐照的部分不溶于显影剂。利用该特性形成相对低介电常数的绝缘膜。
如图23所示，首先通过旋涂法在已经经历图5至图8中所示的以上过程的化合物半导体区域130（化合物半导体层100）之上形成负性抗蚀剂组合物300。在形成的抗蚀剂组合物300上进行热处理。该热处理在使包含在抗蚀剂组合物300中的溶剂组分干燥的相对低的温度下进行。
如图24所示，利用确定的能量束400辐照抗蚀剂组合物300的对应于待形成T栅电极110的下部110a的侧壁的区域（抗蚀剂组合物300的从下面支承上部110b的区域）。抗蚀剂组合物300的使用能量束400辐照的区域固化并且不溶于显影剂。在抗蚀剂组合物300的该区域使用能量束400辐照之后，抗蚀剂组合物300的未使用能量束400辐照的部分通过使用显影剂移除。通过这样做，形成图24中所示的具有凹部300bb的绝缘膜图案（抗蚀剂图案）300b。
如果使用负性抗蚀剂组合物300，则通过使用能量束400对形成在化合物半导体区域130之上的抗蚀剂组合物300进行辐照并且进行随后的显影过程来在确定的区域中以该方式形成绝缘膜图案300b。从形成抗蚀剂组合物300到形成绝缘膜图案300b，在使包含在抗蚀剂组合物300中的溶剂组分干燥的相对低的温度下进行热处理。
用于形成图23和图24中所示的绝缘膜图案300b的方法不要求在以上第一实施例或第二实施例中所描述的在相对高的温度下的热处理或在以上第二实施例中所描述的干法刻蚀。因此，抑制了可能通过在相对高的温度下的热处理或干法刻蚀而导致的对肖特基结的损伤、可能通过干法刻蚀而导致的绝缘膜图案300b的尺寸上的变化等。
稍后将进一步描述抗蚀剂组合物300以及用于通过使用抗蚀剂组合物300形成绝缘膜图案300b的方法的细节。
在形成绝缘膜图案300b之后，如图25所示，通过旋涂法在化合物半导体区域130和绝缘膜图案300b之上形成抗蚀剂221。如图26所示，然后在抗蚀剂221上进行曝光和显影以在待形成T栅电极110的上部110b的区域中形成开口部分221a。因此，形成用于形成栅电极的掩模图案233（包括绝缘膜图案300b和抗蚀剂221）。在该情况下，具有一层的抗蚀剂221用于形成用于形成栅电极的掩模图案233。然而，具有两层或更多层的抗蚀剂221，就是说，具有层状结构的抗蚀剂221可以用于形成掩模图案233。
在形成掩模图案233之后，如图27所示，通过溅射法在化合物半导体区域130和掩模图案233之上沉积电极材料111。进入掩模图案233中的开口（凹部300bb和开口部分221a）中的电极材料111沉积在绝缘膜图案300b中的凹部300bb中和绝缘膜图案300b上的抗蚀剂221中的开口部分221a中。因此，形成T栅电极110。就是说，沉积在绝缘膜图案300b中的凹部300bb中的部分对应于T栅电极110的下部110a并且沉积在绝缘膜图案300b上的抗蚀剂221中的开口部分221a中的部分对应于T栅电极110的上部110b。电极材料111也沉积在掩模图案233之上。
在沉积电极材料111之后，如图28所示，通过使用溶剂通过剥离来移除抗蚀剂221以及多余的电极材料111（沉积在抗蚀剂221之上的）。剥离之后的T栅电极110的下部110a和上部110b通过绝缘膜图案300b支承。这防止了T栅电极110倒塌。
如图29所示，T栅电极110用膜密度和耐湿性高于绝缘膜图案300b的膜密度和耐湿性的相对高介电常数的绝缘膜250覆盖。例如，使用CVD法来通过沉积氧化硅等来形成绝缘膜250。
利用该方法，相对低介电常数的绝缘膜图案300b形成在T栅电极110的上部110b与化合物半导体区域130之间，所以抑制了T栅电极110的上部110b与化合物半导体区域130之间的寄生电容。另外，膜密度相对低并且耐湿性低的绝缘膜图案300b用膜密度和耐湿性较高的绝缘膜250覆盖。这防止了绝缘膜图案300b吸收水分，并且防止了裂纹的出现。就是说，抑制了寄生电容、水分吸收以及裂纹的出现的影响并且实现了具有高可靠性的高性能HEMT。
例如，利用其中在相对介电常数为2.5的绝缘膜图案300b之上形成有T栅电极110并且形成有宽度为80nm的凹部300bb的HEMT，与通过在以上第一实施例中所述的方法制造的HEMT相比，电流增益的截止频率提高了约百分之二十。
现在将进一步描述在以上方法中所使用的抗蚀剂组合物300的实施例和用于通过使用抗蚀剂组合物300形成绝缘膜图案300b的方法的实施例。
抗蚀剂组合物300包含含有通过在酸或碱的存在下含烷氧基的化合物水解和缩合而得到的树脂的溶剂，所述含烷氧基的化合物的硅原子或锗原子键合到烷氧基。抗蚀剂组合物300为负性抗蚀剂组合物并且抗蚀剂组合物300的使用能量束400辐照的部分不溶于显影剂。
含烷氧基的化合物通过下列通式（1）表示。
R1 4-nM(OR2)n （1）
其中M为硅（Si）原子或锗（Ge）原子，n为1至4的整数，R1为氢原子、氟原子、具有一个至八个碳原子的烷基、乙烯基、脂环基或芳基或者其衍生物，在n小于或等于2的情况下，R1可以彼此相同或不同，R2为氢原子或具有一个至八个碳原子的烷基、烯丙基、乙烯基或脂环基，并且在n大于或等于2的情况下，R2可以彼此相同或不同。
使用由式（1）表示的一种或更多种含烷氧基的化合物并且在酸或碱的存在下水解并缩合。通过这样做，制造了包含在抗蚀剂组合物300中的树脂。
例如，由式（1）表示的M为硅原子的含烷氧基的化合物（硅烷化合物）包括四烷氧基硅烷、三烷氧基硅烷、甲基三烷氧基硅烷、乙基三烷氧基硅烷、丙基三烷氧基硅烷、苯基三烷氧基硅烷、乙烯基三烷氧基硅烷、烯丙基三烷氧基硅烷、缩水甘油基三烷氧基硅烷、二烷氧基硅烷、二甲基二烷氧基硅烷、二乙基二烷氧基硅烷、二丙基二烷氧基硅烷、二苯基二烷氧基硅烷、二乙烯基二烷氧基硅烷、二烯丙基二烷氧基硅烷、二缩水甘油基二烷氧基硅烷、苯基甲基二烷氧基硅烷、苯基乙基二烷氧基硅烷、苯基丙基三烷氧基硅烷、苯基乙烯基二烷氧基硅烷、苯基烯丙基二烷氧基硅烷、苯基缩水甘油基二烷氧基硅烷、甲基乙烯基二烷氧基硅烷、乙基乙烯基二烷氧基硅烷、丙基乙烯基二烷氧基硅烷等。此外，可以使用例如通过在以上的硅烷化合物中用氟原子取代包含在对应于式（1）中的R1的基团中的氢原子而得到的硅烷化合物。另外，可以使用例如通过在以上硅烷化合物中用其他基团（芳基、包含酯键或醚键的基团等）取代包含在对应于式（1）中的R1的烷基、乙烯基、脂环基或芳基中的确定氢原子而得到的硅烷化合物。
此外，由式（1）表示的M为锗原子的含烷氧基化合物（锗烷化合物），就是说，通过用锗原子取代包含在以上硅烷化合物中的硅原子而得到的化合物包括四烷氧基锗烷、三烷氧基锗烷、甲基三烷氧基锗烷、乙基三烷氧基锗烷、丙基三烷氧基锗烷、苯基三烷氧基锗烷、乙烯基三烷氧基锗烷、烯丙基三烷氧基锗烷、缩水甘油基三烷氧基锗烷、二烷氧基锗烷、二甲基二烷氧基锗烷、二乙基二烷氧基锗烷、二丙基二烷氧基锗烷、二苯基二烷氧基锗烷、二乙烯基二烷氧基锗烷、二烯丙基二烷氧基锗烷、二缩水甘油基二烷氧基锗烷、苯基甲基二烷氧基锗烷、苯基乙基二烷氧基锗烷、苯基丙基三烷氧基锗烷、苯基乙烯基二烷氧基锗烷、苯基烯丙基二烷氧基锗烷、苯基缩水甘油基二烷氧基锗烷、甲基乙烯基二烷氧基锗烷、乙基乙烯基二烷氧基锗烷、丙基乙烯基二烷氧基锗烷等。此外，可以使用例如通过在以上的锗烷化合物中用氟原子取代包含在对应于式（1）中的R1的基团中的氢原子而得到的锗烷化合物。另外，可以使用例如通过在以上锗烷化合物中用其他基团（芳基、包含酯键或醚键等的基团等）取代包含在对应于式（1）中的R1的烷基、乙烯基、脂环基、或芳基中的确定氢原子而得到的锗烷化合物。
包含在抗蚀剂组合物300中的树脂（通过使用以上的含烷氧基的化合物制造）的重均分子量（Mw）优选地为500至50000000并且更优选地为7000至48000000。如果树脂的重均分子量小于500，则树脂的沸点低。因此，当进行以上和稍后所述的主要用于干燥溶剂的热处理时，树脂骨架可能裂解或者经裂解的组分可蒸发。此外，如果树脂的重均分子量大于50000000，则可降低溶剂溶解性（或溶剂可稀释性）。
抗蚀剂组合物300中的以上树脂的含量优选地为10至70质量百分比并且更优选地为20至60质量百分比。
如果以上树脂可溶于包含在抗蚀剂组合物300中的溶剂，则对溶剂没有具体限制。使用环己酮、甲基异丁酮、甲基乙基酮、甲基溶纤剂、乙基溶纤剂、辛烷、癸烷、丙二醇、丙二醇单甲醚、丙二醇单甲醚醋酸酯、二甘醇、丙二醇单乙醚、丙二醇单丙醚等作为溶剂。
为了增加对化学品（例如酸和碱）的耐受性以及耐湿性，可以将在其骨架中包含烃的硅酮化合物添加到包含以上树脂和溶剂的抗蚀剂组合物300中。这样的添加的化合物为聚二甲基碳硅烷、聚羟甲基碳硅烷、聚二乙基碳硅烷、聚羟乙基碳硅烷、聚碳硅烷苯乙烯、聚苯基甲基碳硅烷、聚二苯基碳硅烷、聚二甲基硅亚苯基硅氧烷、聚甲基硅亚苯基硅氧烷、聚二乙基硅亚苯基硅氧烷、聚乙基硅亚苯基硅氧烷、聚二丙基硅亚苯基硅氧烷、聚丙基硅亚苯基硅氧烷、聚苯基硅亚苯基硅氧烷、聚二苯基硅亚苯基硅氧烷、聚苯基甲基硅亚苯基硅氧烷、聚苯基乙基硅亚苯基硅氧烷、聚苯基丙基硅亚苯基硅氧烷、聚乙基甲基硅亚苯基硅氧烷、聚甲基丙基硅亚苯基硅氧烷、聚乙基丙基硅亚苯基硅氧烷等。
优选的是，将按重量计0.1份至200份的添加的化合物添加到按重量计100份的包含在抗蚀剂组合物300中的以上树脂。如果将按重量计小于0.1份的添加的化合物添加到按重量计100份的包含在抗蚀剂组合物300中的以上树脂，则不能得到对化合药品的耐受性或耐湿性的效果。如果将按重量计大于200份的添加的化合物添加到按重量计100份的包含在抗蚀剂组合物300中的以上树脂，则通过使用抗蚀剂组合物300形成的绝缘膜图案300b的机械强度可能下降。
对用于形成抗蚀剂组合物300的方法未作特别限制。例如，在以上硅烷化合物或锗烷化合物溶解于溶剂（以上溶剂）之后，进行通过下列化学式（1A）表示的水解以及通过下列化学式（2A）和（2B）表示的缩合。通过这样做，形成抗蚀剂组合物300。
使用酸催化剂（例如强酸催化剂）或者碱催化剂（例如强碱催化剂）用于水解和缩合。可以使用有机酸和有机碱作为催化剂。例如，使用在一个分子中包含脂肪烃、脂环烃以及芳族烃中的至少一种的化合物作为有机酸或有机碱。有机酸化合物包括马来酸、醋酸、磺酸、甲苯磺酸等。可以使用上述有机酸化合物中的仅一种或两种或更多种。有机碱化合物包括吡啶、三乙胺、四烷基氢氧化铵（TAAOH）等。可以使用上述有机碱化合物中的仅一种或两种或更多种。
四烷基氢氧化铵包括四甲基氢氧化铵、四乙基氢氧化铵、四丙基氢氧化铵、四丁基氢氧化铵、四正辛基氢氧化铵、正十六烷基三甲基氢氧化铵、正十八烷基三甲基氢氧化铵等。可以使用上述四烷基氢氧化铵中的仅一种或两种或更多种。
在溶剂中，如式（1A）所示，末端包含烷氧基的分子（硅烷化合物或锗烷化合物的单体或聚合物）与末端包含硅烷醇基的分子在酸或碱的存在下水解并且生成醇。另外，在溶剂中，如式（2A）所示，其中的每个在末端均包含硅烷醇基的分子进行缩合并且生成具有在主链中或者在主链和支链中包含原子M的骨架的树脂和水。此外，在溶剂中，如式（2B）所示，末端包含硅烷醇基的分子与末端包含烷氧基的分子进行缩合并且生成具有在主链中或者在主链和支链中包含原子M的骨架的树脂和醇。
以上水解和缩合过程以及具有包含原子M的骨架的树脂在溶剂中生成。所生成的树脂可以包括具有包含原子M的骨架在一条线上延伸的分子结构的树脂、具有包含原子M的骨架三维地延伸的分子结构的树脂、具有篮状分子结构的树脂等。取决于进行水解和缩合的条件（单体、溶剂和催化剂的类型、量等），在溶剂中生成分子结构缠结地延伸的树脂、分子结构三维地延伸的树脂以及具有篮状分子结构的树脂中的仅一种或两种或更多种的混合物。从溶剂中的多个团簇生成的树脂以及溶剂、催化剂、通过水解和缩合生成的醇等包含在每个团簇中的树脂之间的间隙中。
抗蚀剂组合物300通过使用该方法得到。需要时可以例如，通过从得到的抗蚀剂组合物300移除一定量的溶剂、醇等或者向得到的抗蚀剂组合物300添加溶剂来调整抗蚀剂组合物300的树脂含量。
图30示意性地示出抗蚀剂组合物的实施例。
图30中所示的抗蚀剂组合物300包含通过树脂301和溶剂302形成的团簇301A。在图30的实施例中，示意性地示出了通过均具有篮状分子结构的树脂301形成的团簇301A分散在溶剂302中的状态。在图30的实施例中，团簇301A单独地分散在溶剂302中。然而，可以存在多个团簇301A形成聚集体并且聚集体分散在溶剂302中的情况。
除通过树脂301形成的团簇301A之外，在溶剂302中包含用于生成树脂301的催化剂。催化剂为酸或碱。硅烷化合物或锗烷化合物在催化剂的存在下水解和缩合。通过这样做，生成树脂301和团簇301A。水解和缩合部分发生在溶剂302中。抗蚀剂组合物300未胶凝并且生成树脂301和团簇301A。
接下来，将描述用于通过使用以上抗蚀剂组合物300形成绝缘膜图案300b的方法。
图31示意性示出抗蚀剂组合物涂覆过程的实施例。
如图31所示，首先将以上抗蚀剂组合物300形成在衬底之上，就是说，形成在HEMT的以上实施例中所述的化合物半导体区域130之上。抗蚀剂组合物300通过涂覆方法形成在化合物半导体区域130之上。在形成抗蚀剂组合物300时，不使抗蚀剂组合物300胶凝使其可具有一定的流动性。因此，抗蚀剂组合物300可以通过涂覆方法形成在化合物半导体区域130之上。除以上的旋涂法之外的涂覆方法可以用于形成抗蚀剂组合物300。可以使用浸涂法、混合涂布法、幕涂法或刮涂法。从涂布效率的角度来说，期望旋涂法或浸涂法。
在抗蚀剂组合物300以该方式形成在化合物半导体区域130之上之后，进行热处理、利用能量束400的辐照以及显影。
图32示意性地示出热处理过程的实施例。
在抗蚀剂合成物300通过涂布形成在化合物半导体区域130之上之后，进行主要用于干燥包含在抗蚀剂组合物300中的溶剂302的热处理。在该热处理中不要求完全干燥包含在抗蚀剂组合物300中的溶剂302。期望在50℃至300℃的温度下进行热处理。更期望在100℃至250℃的温度下进行热处理。通过热处理使溶剂302从抗蚀剂组合物300的树脂301和团簇301A周围以及从树脂301之间以及团簇301A之间的间隙蒸发（通过图32中的虚线箭头表示）并且在化合物半导体区域130之上形成抗蚀剂300a（抗蚀剂组合物300）。
在通过热处理蒸发溶剂302时，化合物半导体区域130之上的抗蚀剂300a的体积可收缩。另外，在进行热处理时，可发生树脂301或团簇301A的重排或聚集或者通过溶剂302中的催化剂的作用可能在树脂301与团簇301A之间发生键合（水解和缩合）。
图31和图32中所示的过程对应于图23中所示的以上过程。
图33示意性地示出能量束辐照过程的实施例。
如图33所示，在抗蚀剂300a通过热处理形成在化合物半导体区域130之上之后用能量束400选择性地辐照抗蚀剂300a的确定区域。使用红外线、可见光、紫外线、准分子激光束、X射线、电子束等作为辐照抗蚀剂300a的能量束400。
在用能量束400辐照抗蚀剂300a的确定部分时，在抗蚀剂300a的使用能量束400辐照的部分中进行溶剂302的蒸发。同时例如通过剩余催化剂的作用在抗蚀剂300a的使用能量束400辐照的部分中的通过树脂301形成的团簇301A之中进行由式（1A）、式（2A）和式（2B）表示的水解和缩合。在通过能量束400的辐照的溶剂302的蒸发和团簇301A的水解和缩合以该方式进行时，抗蚀剂300a的使用能量束400辐照的部分固化（胶凝）。因此，形成图案的潜像。
抗蚀剂300a的对应于图案的潜像的固化部分不溶于确定的显影剂（负性）。由于进行了通过能量束400辐照的溶剂302的蒸发等以及树脂301和团簇301A的水解和缩合，所以通过抗蚀剂300a的固化部分中的树脂301形成三维网状结构。三维网状结构中的间隙为孔隙。
为了加速抗蚀剂300a中的团簇301A的水解和缩合，期望使用活性能量束（例如紫外线、准分子激光束、X射线或电子束）作为能量束400。如果使用紫外射线，则期望其波长为450nm或更小。如果使用准分子激光束，则氟化氪（KrF）准分子激光束（具有248nm的波长）、氟化氩（ArF）准分子激光束（具有193nm的波长）、氟气（F2）准分子激光束（具有157nm的波长）等是期望的。
此外，为了使抗蚀剂300a中的团簇301A的水解和缩合加速并均一化，还可以在用能量束400的辐照之后在化合物半导体区域130不经受损伤的温度下进行热处理。
图34示意性地示出显影过程的实施例。
在用能量束400对化合物半导体区域130之上的抗蚀剂300a进行辐照之后，如图34所示，抗蚀剂300a的未使用能量束400辐照的部分（未固化部分）溶于确定的显影液中并且从化合物半导体区域130之上移除。通过这样做，进行显影。
使用能够溶解抗蚀剂300a的未固化部分的显影剂。对所使用的显影剂没有其他限制。例如，可以使用用在抗蚀剂组合物300中的溶剂302、水、碱性水溶液等。
用于显影剂的碱包括无机碱（例如氢氧化钠、氢氧化钾、硅酸钠或氨）、伯胺（例如乙胺或丙胺）、仲胺（例如二乙胺或二丙胺）、叔胺（例如三甲胺或三乙胺）、醇胺（例如二乙基乙醇胺或三乙醇胺）、季铵的氢氧化物（例如四甲基氢氧化铵、四乙基氢氧化铵、四丁基氢氧化铵、三乙基羟甲基氢氧化铵、三甲基羟乙基氢氧化铵等）。
此外，需要时可以将可溶于水的有机溶剂（例如甲醇、乙醇、丙醇或乙二醇）、表面活性剂、用于溶解树脂301的抑制剂等添加到碱性水溶液。
通过使用确定的显影剂以该方式溶解并移除抗蚀剂300a的未固化部分，形成有凹部300bb并且具有孔隙的绝缘膜图案300b形成在化合物半导体区域130之上。
图33和图34中所示的过程对应于图24中所示的以上过程。
通过图31至图34所示的用于形成绝缘膜图案300b的方法，图案化通过抗蚀剂组合物300的使用能量束400的辐照以及随后的显影过程进行。因此，不需要在高温下的热处理以及干法刻蚀。这防止了由热处理或干法刻蚀导致的对肖特基结的损伤、绝缘膜图案300b上的变化等。在以上第二实施例中（图16和图17），形成抗蚀剂221并且使用抗蚀剂221作为掩模来进行干法刻蚀。然而，在该情况中，不需要这些过程。因此，降低了形成绝缘膜图案300b或制造HEMT所需的人工时间或成本。
在通过图31至图34所示的方法形成具有凹部300bb的绝缘膜图案300b之后，进行图25至29所示的以上过程。通过这样做，以较低成本高效地实现了具有高可靠性的高性能HEMT。
此外，通过在以上第一实施例和第二实施例（图15和图16）中所述的用于形成模板绝缘膜240的方法，模板分解并移除所沿的路径变为孔隙。因此，在绝缘膜240中可能形成大型孔隙或长孔隙。如果形成这样的孔隙，则绝缘膜240的机械强度可能下降或者形成在绝缘膜240之上的电极材料111可扩散到绝缘膜240中。这导致HEMT的性能或可靠性的劣化。另一方面，利用用于形成绝缘膜图案300b的方法，生成并键合了树脂301和团簇301A。因此，通过树脂301形成三维网状结构并且通过移除溶剂302形成孔隙。这防止了大型孔隙或长孔隙的形成。因此，形成具有高机械强度的绝缘膜图案300b。
已经描述了通过使用抗蚀剂组合物300形成绝缘膜图案300b。
形成在绝缘膜图案300b中的孔隙的直径或密度通过用于抗蚀剂组合物300的由通式（1）表示的含烷氧基的化合物的类型（分子结构或组合）、溶剂或催化剂的类型或量等控制。对绝缘膜图案300b中的孔隙的直径（平均直径）没有特别限制。根据绝缘膜图案300b的用途适当地选择孔隙的直径。例如，如果绝缘膜图案300b形成在以上HEMT中，则从降低介电常数的角度来说，孔隙的直径优选地为10nm或更小并且更优选地为8nm或更小。孔隙的直径通过使用例如透射电子显微镜（TEM）观察和测量。
对绝缘膜图案300b的厚度没有特别限制。绝缘膜图案300b的厚度根据绝缘膜图案300b的用途适当地选择。从具有孔隙的有极好同质性的低介电常数的绝缘膜图案300b的角度来说，绝缘膜图案300b的厚度优选地为约20nm至3000nm。
另外，抗蚀剂组合物300包含对通过含烷氧基的化合物的水解和缩合生成树脂301和团簇301A以及通过能量束400的辐照使树脂301与团簇301A之间键合起作用的催化剂。使用以上有机酸或有机碱作为催化剂防止了在形成绝缘膜图案300b（进行通过能量束400的辐照以及固化抗蚀剂300a）时在树脂301的分子结构中出现缺陷（非均匀性）。此外，如果使用以上有机碱作为催化剂，则与使用以上有机酸的情况相比，在形成绝缘膜图案300b（进行通过能量束400的辐照以及固化抗蚀剂300a）时形成具有高密度的树脂301的分子。因此，提高了机械强度。
可以使用无机酸（例如硝酸、盐酸或硫酸）作为催化剂替代以上有机酸或有机碱。
包含在抗蚀剂组合物300中的树脂301以及从抗蚀剂组合物300制成的抗蚀剂300a的分子结构的主骨架为硅原子或锗原子。对用作辐照抗蚀剂300a的能量束400的电子束的敏感性依赖于在抗蚀剂300a中生成的二次电子的数量。因此，如果抗蚀剂300a和抗蚀剂组合物300包含主骨架为锗原子的树脂301（就是说，通过使用锗烷化合物生成抗蚀剂301），则对用作能量束400的电子束的敏感性较高。
另外，如果使用包含芳基作为通式（1）中的R1的化合物或其衍生物作为由通式（1）表示的含烷氧基的化合物，则提高了对用作能量束400的电子束的敏感性。例如，使用包含通过从苯、萘、蒽、菲、苯并菲、芘、或萘并萘移除一个或更多个氢原子得到的基团作为通式（1）中的R1的化合物。更具体地，使用包含1-萘基、2-萘基、1-蒽基、2-蒽基、1-菲基、2-菲基、3-菲基、1-芘基等作为通式（1）中的R1的化合物。通过使用包含芳基作为通式（1）中的R1的含烷氧基的化合物作为用于形成抗蚀剂组合物300的含烷氧基的化合物的全部或一部分，得到对电子束敏感性高的抗蚀剂组合物300和抗蚀剂300a。
然而，如果使用包含芳基作为通式（1）中的R1的含烷氧基的化合物作为形成抗蚀剂组合物300的含烷氧基的化合物的全部，则形成在绝缘膜图案300b中的孔隙的数目可能相对小。在这样的情况下，将包含有机功能基团（例如烷基、乙烯基、或脂环基）作为通式（1）中的R1的含烷氧基的化合物添加到包含芳基作为通式（1）中的R1的含烷氧基的化合物。此外，可以将为烷氧基OR2的四官能物质（n=4）的含烷氧基的化合物添加到包含芳基作为通式（1）中的R1的含烷氧基的化合物。另外，可以将包含有机官能基团（例如烷基）作为通式（1）中的R1的含烷氧基的化合物和为烷氧基OR2的四官能物质（n=4）的含烷氧基的化合物两者添加到包含芳基作为通式（1）中的R1的含烷氧基的化合物。通过以该方式将其他类型的含烷氧基的化合物添加到对电子束的敏感性高的包含芳基作为通式（1）中的R1的含烷氧基的化合物，其共聚物在抗蚀剂组合物300和抗蚀剂300a中生成并且使孔隙的形成加速。另外，多类型的含烷氧基的化合物的使用防止了通过电子束辐照引起的抗蚀剂300a的体积上的收缩。
此外，可以使用包含在提供确定的能量时分解（裂解）的可分解基团的含烷氧基的化合物作为用于抗蚀剂组合物300的含烷氧基的化合物。例如，使用包含在150℃至350℃的温度下加热时或在使用能量束400辐照时分解的可分解基团的含烷氧基的化合物。这样的可分解基团优选地为例如对应于通式（1）中的R1并且包含酯键和醚键中的至少一种的功能基团。通过使用包含这样的可分解基团的含烷氧基的化合物，包含可分解基团的树脂301在抗蚀剂组合物300中生成并且可分解基团在确定的温度下加热时或在使用能量束400辐照时分解。聚合通过树脂301的可分解基团以该方式分解的末端作为新的反应位置进一步进行，孔隙形成，膜密度增加，等等。如果可分解基团在低于150℃的温度下分解，则通过引入可分解基团的孔隙形成效果不能完全得到。如果可分解基团在高于350℃的温度下分解，则发生抗蚀剂300a的胶凝。因此，难于形成孔隙，或者可能发生树脂301的骨架的显著位变异构。
现在将给出以上抗蚀剂组合物、使用抗蚀剂组合物形成绝缘膜图案以及使用绝缘膜图案制造HEMT的实施例。
（实施例1）
将20.8g（0.1mol）的四乙氧基硅烷、17.8g（0.1mol）的甲基三乙氧基硅烷、24.8g（0.1mol）的1-萘基三甲氧基硅烷以及40g的甲基异丁酮加入200毫升的反应皿中。在10分钟的期间内将16.2g（0.9mol）的包含400ppm的硝酸的硝酸水溶液滴加到反应皿中。在滴加结束之后，进行老化反应2小时。然后添加5g的硫酸镁以移除多余水分。此后，通过使用旋转蒸发器移除老化反应所生成的乙醇直到反应溶液的体积变为50ml为止。将20ml的甲基异丁酮添加到所得反应溶液。然后在烘箱中以200℃移除甲基异丁酮。因此，得到固体含量浓度按重量计为17.0%的抗蚀剂组合物。
（实施例2）
将25.3g（0.1mol）的四乙氧基锗烷、22.3g（0.1mol）的甲基三乙氧基锗烷、24.8g（0.1mol）的1-萘基三甲氧基硅烷以及40g的甲基异丁酮加入200毫升的反应皿中。在10分钟的期间内将16.2g（0.9mol）的四甲基氢氧化铵的1%的水溶液滴加到反应皿中。在滴加结束之后，进行老化反应2小时。然后添加5g的硫酸镁以移除多余水分。此后，通过使用旋转蒸发器移除老化反应所生成的乙醇直到反应溶液的体积变为50ml为止。将20ml的甲基异丁酮添加到所得反应溶液。然后在烘箱中以200℃移除甲基异丁酮。因此，得到固体含量浓度按重量计为16.1%的的抗蚀剂组合物。
（实施例3）
制备氢倍半硅氧烷（hydrogen silsesquioxane）的甲基异丁酮溶液并且用甲基异丁酮稀释。因此，得到固体含量浓度按重量计为15.0%的抗蚀剂组合物。
（实施例4）
根据图5至图8和图23至图29中所示的以上过程来形成HEMT。
如图5所示，首先使用MOVPE依次在半绝缘SiC衬底120之上外延生长AlN层131（缓冲层）、GaN层132（电子渡越层）、AlGaN层133（电子供给层）和GaN层134（表面层）。通过这样做，形成化合物半导体区域130。在形成的化合物半导体区域130中选择性地注入Ar以形成穿透化合物半导体区域130并且到达SiC衬底120的隔离区域140。
接下来，如图6所示，在化合物半导体区域130和隔离区域140之上形成在待形成源电极和漏电极的区域中具有开口部分150a的抗蚀剂150。如图7所示，然后使用抗蚀剂150作为掩模通过使用包含惰性气体、氯气等的氯基气体的干法刻蚀来对露出在开口部分150a中的GaN层134进行蚀刻。在该情况下，在AlGaN层133之上可以留下GaN层134的一部分或者可以蚀刻AlGaN层133的一部分。
如图8所示，然后在蚀刻的区域中形成源电极160a和漏电极160b。此时，例如，通过沉积法首先依次形成厚度为约20nm的钛（Ti）层和厚度为约200nm的Al层。然后移除抗蚀剂150，形成在抗蚀剂150上的Ti层和Al层一起被移除。然后在约550℃的温度下进行退火以使AlGaN层133与源电极160a和漏电极160b欧姆连接。
如图23所示，然后通过旋涂法（以每分钟2000转持续30秒）用在实施例1至实施例3之一中得到的负性抗蚀剂组合物300涂覆化合物半导体区域130。此后，在150℃的温度下进行热处理以使包含在抗蚀剂组合物300中的一定量的溶剂干燥。然后通过电子束光刻使用用作能量束400的电子束辐照抗蚀剂组合物300来绘制间隔100nm宽度为300nm的两条线的图案。此后，通过使用四甲基氢氧化铵水溶液移除（显影）抗蚀剂组合物300的未使用电子束辐照的部分以形成图24中所示的绝缘膜图案300b。
如图25所示，然后通过旋涂法在化合物半导体区域130和绝缘膜区域300b之上形成具有两层结构的抗蚀剂221。首先通过电子束光刻使用电子束辐照具有两层结构的抗蚀剂221的上层抗蚀剂（Nippon Zeon Co.Ltd.制造的ZEP520-A）并且通过使用甲基乙基醚和甲基异丁基醚的液体混合物来进行显影。通过这样做，在上层抗蚀剂中形成宽度为0.6μm的开口。此外，使用上层抗蚀剂作为掩模通过使用四甲基氢氧化铵水溶液将抗蚀剂221的下层抗蚀剂（MicroChem.Corp.制造的PMGI）蚀刻到每侧在上层抗蚀剂中的开口的边缘往里0.2μm的位置处。通过这样做，如图26所示，形成具有截面为锥形的开口部分221a的抗蚀剂221。因此，形成用于形成栅电极的掩模图案233（包括绝缘膜图案300b和抗蚀剂221）。
如图27所示，然后首先将蒸发方法用于在化合物半导体区域130和掩模图案233之上依次沉积厚度为约10nm的镍（Ni）层和厚度为300nm的金（Au）层作为电极材料111。通过这样做，形成T栅电极110。
接下来，如图28所示，通过使用温有机溶剂通过剥离来移除抗蚀剂221以及不需要的电极材料111。如图29所示，然后通过CVD法沉积耐湿性高于绝缘膜图案300b的耐湿性的绝缘膜250以用绝缘膜250覆盖T栅电极110和绝缘膜图案300b。
如以上所述，通过使用实施例1至实施例3中得到的抗蚀剂组合物300根据图23至图29所示的方法形成HEMT，并且在HEMT上进行高温通电试验。此外，为了对比也在根据图9至图15中所示的过程形成的HEMT（用于对比的实施例）上进行高温通电试验。
对于通过使用实施例1至实施例3中得到的抗蚀剂组合物300形成的全部HEMT，不存在在160℃的温度下进行夹断通电时栅极漏电流或夹断电流增加的倾向。对于为用于对比的实施例的HEMT，反之，栅极漏电流和夹断电流在通电开始之后约40分钟增加。这意味着HEMT劣化。从这些结果断定，可以有把握地说通过使用实施例1至实施例3中得到的抗蚀剂组合物300根据图23至图29所示的方法形成的HEMT为高度可靠的。
在以上描述中采用具有T栅电极110形成在从抗蚀剂组合物300形成的绝缘膜图案300b之上并且T栅电极110和绝缘膜图案300b用耐湿性高于绝缘膜图案300b的耐湿性的绝缘膜250覆盖的结构的HEMT作为实施例。该结构也适用于其他形式的晶体管，例如包括T栅电极的MIS（金属绝缘半导体）晶体管。
通过将由抗蚀剂组合物300形成的绝缘膜图案300b应用到各种半导体器件中的其周围可能生成寄生电容的绝缘膜（例如图1至图3中所示的以上绝缘膜20），实现了具有高可靠性的高性能半导体器件。
根据所公开的技术，其周围可能生成寄生电容的绝缘膜用具有更高膜密度和更高耐湿性的绝缘膜覆盖。这防止了水分吸收。因此，实现了具有高可靠性的高性能半导体器件。

Claims (14)

1.一种半导体器件，包括：
衬底；
第一绝缘膜，所述第一绝缘膜形成在所述衬底的第一平面的一部分之上；
第一导电部分，所述第一导电部分形成在所述第一绝缘膜的表面之上；以及
第二绝缘膜，所述第二绝缘膜覆盖所述第一平面、所述第一绝缘膜和所述第一导电部分，并且所述第二绝缘膜的耐湿性高于所述第一绝缘膜的耐湿性。
2.根据权利要求1所述的半导体器件，其中：
所述第一绝缘膜具有到达所述第一平面的开口部分；以及
所述第一导电部分形成在所述第一绝缘膜的顶部之上和形成在所述开口部分中。
3.根据权利要求1所述的半导体器件，还包括埋入所述衬底的所述一部分中的第二导电部分。
4.根据权利要求1所述的半导体器件，还包括形成在所述衬底之上的第三导电部分，其中：
所述第一导电部分形成在所述第一绝缘膜的侧面上使得所述第一绝缘膜在所述第一导电部分与所述第三导电部分之间；以及
所述第二绝缘膜覆盖所述第一平面、所述第一绝缘膜、所述第一导电部分和所述第三导电部分。
5.根据权利要求1至4中任一项所述的半导体器件，其中所述第一绝缘膜为多孔绝缘膜。
6.一种半导体器件制造方法，包括：
在衬底的第一平面的一部分之上形成第一绝缘膜；
在所述第一绝缘膜的表面之上形成第一导电部分；以及
形成第二绝缘膜，所述第二绝缘膜覆盖所述第一平面、所述第一绝缘膜和所述第一导电部分，并且所述第二绝缘膜的耐湿性高于所述第一绝缘膜的耐湿性。
7.根据权利要求6所述的半导体器件制造方法，其中：
形成所述第一绝缘膜包括在所述第一绝缘膜中形成到达所述第一平面的开口部分；以及
形成所述第一导电部分包括在所述第一绝缘膜的顶部之上和在所述开口部分中形成所述第一导电部分。
8.根据权利要求6所述的半导体器件制造方法，还包括在形成所述第一绝缘膜之前在所述衬底的所述一部分中嵌入第二导电部分。
9.根据权利要求6所述的半导体器件制造方法，还包括在所述衬底之上形成第三导电部分，其中：
形成所述第一导电部分包括在所述第一绝缘膜的侧面上形成所述第一导电部分以将所述第一绝缘膜布置在所述第一导电部分与所述第三导电部分之间；以及
形成所述第二绝缘膜包括用所述第二绝缘膜覆盖所述第一平面、所述第一绝缘膜、所述第一导电部分和所述第三导电部分。
10.根据权利要求6至9中任一项所述的半导体器件制造方法，其中形成所述第一绝缘膜包括：
制备抗蚀剂组合物，所述抗蚀剂组合物包含含有树脂的溶剂，所述树脂通过在酸或碱的存在下使含烷氧基的化合物水解和缩合而得到，所述含烷氧基的化合物具有键合到硅原子或锗原子的烷氧基，并且所述抗蚀剂组合物的用能量束辐照的部分不溶于显影剂；
将所制备的抗蚀剂组合物形成在所述衬底的所述第一平面之上；
用所述能量束辐照所形成的抗蚀剂组合物的与所述一部分对应的区域；以及
通过使用所述显影剂将所述抗蚀剂组合物的未使用能量束辐照的部分从所述衬底之上移除。
11.根据权利要求10所述的半导体器件制造方法，其中：
所述含烷氧基的化合物通过下式表示
R1 4-nM(OR2)n （1）
其中M为硅原子或锗原子，n为1至4的整数，R1为氢原子或氟原子、或具有一个至八个碳原子的烷基、乙烯基、脂环基或芳基或者其衍生物，在n小于或等于2时，R1可以彼此相同或不同，R2为氢原子、或具有一个至八个碳原子的烷基、芳基、乙烯基或脂环基，并且在n大于或等于2时，R2可以彼此相同或不同；以及
所述树脂通过所述含烷氧基的化合物中的至少一种化合物水解和缩合得到。
12.根据权利要求11所述的半导体器件制造方法，其中所述衍生物包含芳基。
13.根据权利要求11所述的半导体器件制造方法，其中所述衍生物具有酯键或醚键。
14.根据权利要求10所述的半导体器件制造方法，包含在所制备的抗蚀剂组合物中的所述溶剂包含酸性化合物或碱性化合物。
CN201410066965.0A 2013-03-18 2014-02-26 半导体器件及半导体器件制造方法 Active CN104064590B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013055227A JP6268725B2 (ja) 2013-03-18 2013-03-18 半導体装置及び半導体装置の製造方法
JP2013-055227 2013-03-18

Publications (2)

Publication Number Publication Date
CN104064590A true CN104064590A (zh) 2014-09-24
CN104064590B CN104064590B (zh) 2017-05-17

Family

ID=51523874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410066965.0A Active CN104064590B (zh) 2013-03-18 2014-02-26 半导体器件及半导体器件制造方法

Country Status (4)

Country Link
US (1) US9496222B2 (zh)
JP (1) JP6268725B2 (zh)
CN (1) CN104064590B (zh)
TW (1) TWI563664B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989992A (en) * 1996-09-10 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor device
US6030706A (en) * 1996-11-08 2000-02-29 Texas Instruments Incorporated Integrated circuit insulator and method
CN1260777C (zh) * 2002-12-27 2006-06-21 海力士半导体有限公司 制造半导体器件的接触垫的方法
JP2007158256A (ja) * 2005-12-08 2007-06-21 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US20100219454A1 (en) * 2009-03-02 2010-09-02 Mitsubishi Electric Corporation Field-effect transistor and method of manufacturing the same
JP2010192500A (ja) * 2009-02-16 2010-09-02 Seiko Epson Corp 半導体装置
US20110057232A1 (en) * 2008-05-09 2011-03-10 Cree, Inc. Semiconductor devices including shallow implanted regions and methods of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034022A (ja) * 1983-08-05 1985-02-21 Hitachi Chem Co Ltd 半導体装置の絶縁層の製造法
JP3071481B2 (ja) * 1991-03-20 2000-07-31 大日本印刷株式会社 ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法
JPH06168962A (ja) 1992-08-19 1994-06-14 Mitsubishi Electric Corp 電界効果型半導体装置及びその製造方法
JPH08291733A (ja) * 1995-04-20 1996-11-05 Suzuki Motor Corp 内燃機関の蒸発燃料制御装置
JP3399173B2 (ja) * 1995-08-18 2003-04-21 ソニー株式会社 半導体集積回路装置
EP0917199A3 (en) * 1997-11-17 2001-04-11 Texas Instruments Incorporated Improvements in or relating to semiconductor devices
JP3097637B2 (ja) * 1997-12-08 2000-10-10 日本電気株式会社 半導体装置及びその製造方法
US6365521B1 (en) * 1997-12-31 2002-04-02 Intel Corporation Passivation for tight metal geometry
JPH11233527A (ja) 1998-02-18 1999-08-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000124228A (ja) 1998-10-15 2000-04-28 Toshiba Corp 半導体装置の製造方法
JP3484108B2 (ja) 1999-09-10 2004-01-06 株式会社東芝 半導体装置の製造方法
US6514881B1 (en) * 2000-05-23 2003-02-04 Texas Instruments Incorporated Hybrid porous low-K dielectrics for integrated circuits
JP4422643B2 (ja) 2005-03-28 2010-02-24 三井化学株式会社 多孔質フィルムの製造方法ならびに層間絶縁膜、半導体材料および半導体装置
JP2008244001A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 窒化物半導体装置
JP5723082B2 (ja) * 2008-06-27 2015-05-27 富士通株式会社 半導体装置及びその製造方法
JP2010056156A (ja) 2008-08-26 2010-03-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2012053243A (ja) 2010-08-31 2012-03-15 Fujifilm Corp 感光性組成物、パターン形成材料、並びに、これを用いた感光性膜、パターン形成方法、パターン膜、反射防止膜、絶縁膜、光学デバイス及び電子デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989992A (en) * 1996-09-10 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of making a semiconductor device
US6030706A (en) * 1996-11-08 2000-02-29 Texas Instruments Incorporated Integrated circuit insulator and method
CN1260777C (zh) * 2002-12-27 2006-06-21 海力士半导体有限公司 制造半导体器件的接触垫的方法
JP2007158256A (ja) * 2005-12-08 2007-06-21 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
US20110057232A1 (en) * 2008-05-09 2011-03-10 Cree, Inc. Semiconductor devices including shallow implanted regions and methods of forming the same
JP2010192500A (ja) * 2009-02-16 2010-09-02 Seiko Epson Corp 半導体装置
US20100219454A1 (en) * 2009-03-02 2010-09-02 Mitsubishi Electric Corporation Field-effect transistor and method of manufacturing the same

Also Published As

Publication number Publication date
US20140264826A1 (en) 2014-09-18
CN104064590B (zh) 2017-05-17
US9496222B2 (en) 2016-11-15
JP2014183094A (ja) 2014-09-29
TWI563664B (en) 2016-12-21
JP6268725B2 (ja) 2018-01-31
TW201442239A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
US8940622B2 (en) Method for manufacturing compound semiconductor device and detergent
US11043379B2 (en) Conformal carbon film deposition
US20150340274A1 (en) Methods for producing integrated circuits with an insultating layer
KR102602860B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
US9354517B2 (en) Resist composition and method for forming pattern
US10453685B2 (en) Forming semiconductor device by providing an amorphous silicon core with a hard mask layer
CN209199943U (zh) 氮化镓基高电子迁移率晶体管
US20080248642A1 (en) Nanowire transistor and method for forming same
US10804106B2 (en) High temperature ultra-fast annealed soft mask for semiconductor devices
US20200365398A1 (en) Method for forming semiconductor structure by patterning resist layer having inorganic material
US20200301280A1 (en) Method for forming semiconductor structure
CN104064590A (zh) 半导体器件及半导体器件制造方法
US20190137883A1 (en) Method for forming semiconductor structure
CN102969234B (zh) 一种金属栅电极的制造方法
Yota Interlevel dielectric processes using PECVD silicon nitride, polyimide, and polybenzoxazole for GaAs HBT technology
Lee et al. Liquid-phase-deposited SiO2 on AlGaAs and its application
JP5660150B2 (ja) 化合物半導体装置の製造方法
Ahn Optoelectronic Devices for Power Conservation and Generation
JP2009004504A (ja) 化合物半導体装置とその製造方法
Niu et al. Interface preservation during Ge-rich source/drain contact formation
US20210324235A1 (en) Composition for forming silica layer, silica layer formed therefrom, and electronic device including silica layer
JP2006080393A (ja) 半導体素子の製造方法
Chow Intel Corporation, 2200 Mission College Boulevard, Santa Clara, CA, USA
TW201126754A (en) Method for producing semoconductor light-emitting element, and photosensitive composition used for the method for producing semiconductor light-emitting element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant