CN104040903A - 时域切换模拟数字转换器设备与方法 - Google Patents

Abstract

一种时域切换之模拟/数字转换器设备与其利用方法。在一种实现方式中，转换器设备包含载波信号源、以及至少一个参考源。载波信号会与输入信号加成，且加成的调变信号被送至比较器电路。比较器用于检测调变波形与参考准位的交叉，从而产生触发事件。连续触发事件之间的时间周期被用来获得因输入信号而导致的调变信号偏差，因此能够测量输入信号。载波振荡振幅与频率的控制能够即时调整转换器动态范围和解析度。使用额外的参考信号准位能够增加感测器频率响应及准确性。双通道转换器设备能够推定共模噪音并将其移除，从而增进信号转换的准确性。

Description

时域切换模拟数字转换器设备与方法

优先权及相关申请书

本申请主张2012年8月17日同时提交的美国专利申请第13/588,643号的优先权，其名称为“时域切换模拟数字转换器设备与方法”，其进一步主张2011年8月19日提交的美国临时专利申请第61/525,596号的优先权，其全部内容将结合于此并作为参考。

本申请还引用名称为“用于振荡扰动时域测量的设备及方法”的2011年6月24日所提出的美国专利申请第13/168,603号，其全部内容将结合于此并作为参考。

技术领域

本发明一般涉及信号转换用振荡方法与设备，具体地说涉及一种时域切换模拟数字转换器的示例性实施方式、及其实现方式和使用方法。

背景技术

模拟数字转换器(ADC)，是一种将模拟形式的连续信号转换为数字形式的离散信号的一类设备，通常用于信号测量及其它应用。一般来说，ADC是一种将输入模拟信号(例如，电压或电流)转换成与输入信号量成比例的数字值的电子装置。

模拟数字转换器的性能一般是使用取样率(通常基于奈奎斯定理，选择所要检出最大频率的两倍)解析度(位元)：用来表示模拟输入信号值的在数字化位元流中的位元数；以及最低有效位元(LSB)：数字化位元流中的最低权重位元来描述。对应于ADCLSB的模拟信号值(例如，电压或电流)也称为信号解析度、或ADC电解析度。LSB表示改变ADC的输出码级所需的输入电压的最小变化。关于最先进的ADC技术，现代ADC的解析度的范围一般大致介于8位元至24位元之间。

现有ADC技术概括在表1中，且包括：delta-sigma转换器；delta调变转换器；逐步逼近(SAR)转换器、直接转换或快闪式ADC、威尔金森(Wilkinson)ADC、积分式ADC(如双斜率、四斜率)；以及管线式ADC。表1呈现了关于一些典型ADC技术的精选的性能概括和价值指标。

表1

各种误差来源因取决于转换器所使用技术的主要误差来源，从而影响了现有商业上可用ADC的性能。一般来说，所有类型的ADC会有非线性的量化误差以及时脉抖动，这些都会影响用于一种特定应用的ADC技术的选择。这些噪音源一般会降低如下定义的有效位元数(ENOB)(用于原尺寸的正弦输入波形)：

ENOB＝(SINAD-1.76)/6.02 (数学式1)

此处的信号对噪音及失真比(SINAD)(一般以dB表示)是正弦波ADC输入的均方根(RMS)值和转换器噪音加失真(无正弦波)的RMS值之比。除了基本和DC偏移外，RMS噪音加失真包括所有接近奈奎斯频率的光谱成分。

因此，24位元ADC可例如只具有包括在每个样本之前21或22位元(即，ENOB＝21)中才有有意义的数据。

大部分现有的ADC实现方法具有多个缺点，如固定动态范围和解析度。尤其是，现有的技术并不能很好地适用于测量具有宽动态范围和非一致的信号振幅分布(即，当高振幅或低振幅信号不如平均信号般常见时)的信号。当测量这类信号时，使用者通常必须对高振幅信号部分(限幅)或低振幅信号部分(解析度)妥协，或以信号振幅范围的多个ADC取样分开部分来执行专门的多通道解决方式。这样的实现方法会增加成本和复杂性，因而限制了其较广的可利用性。此外，现有商业上可用的低成本ADC的准确性一般都不会太高，而较高准确性的ADC通常都相当贵，因而限制了其广泛的可应用性。

因此，明显需要一种提高了高准确性且高解析度的模拟数字转换器设备，其相较于现有的解决方案，具有增加的动态范围，同时降低成本和复杂性，且能使用在各式各样的感测和测量应用当中。

发明内容

本发明尤其公开了一种基于通过循环载波波形的时域加闸的模拟数字转换器的设备与方法。

在本发明的第一实施方式中，公开一种模拟数字转换器设备。在一种实施例中的模拟数字转换器设备包括：(i)第一接口，用于接收输入信号和载波信号、及(ii)处理逻辑部。所述处理逻辑部配置有：(i)识别一个或多个参考准位、(ii)基于输入信号和载波信号生成调变信号、(iii)通过调变信号检测1个以上参考准位的交叉、(iv)基于检测到的交叉，求出多个时序周期、及(v)至少部分基于时序周期，生成输入信号的1个以上推定值。

在本发明的第二实施方式中，公开了一种将一模拟波形转换成一数字信号的方法。在一种实施例中，所述方法包括：(i)接收模拟波形、(ii)混合模拟波形与一循环信号，以生成混合波形、(iii)基于循环信号定义周期、(iv)基于混合波形交叉至少一个预定振幅准位，来求出1个以上时序值、及(v)至少部分基于1个以上时序值与所定义的周期的比较来推定模拟波形的振幅。

在本发明的第三实施方式中，公开了一种非暂时性计算机可读设备，其中配置有储存1个以上程序。在一种实施例中，该1个以上程序包括多个指令，当指令被执行时配置有：(i)接收从输入信号和载波得到的调变波形，载波具有已知频率、(ii)求出多个事件的相对时序，多个事件包括调变波形与参考准位的交叉、(iii)比较相对时序与从已知频率得到的周期、及(iv)至少基于比较，计算输入信号的推定值。

在本发明的第四实施方式中，公开一种时域切换的模拟数字转换器设备。在一种实施例中，模拟数字转换器设备包括：(i)第一端口，配置以接收具有载波周期特征的周期载波信号、(ii)输入端口，配置以接收输入模拟信号、及(iii)逻辑方块。逻辑方块配置有：(i)基于载波信号和输入信号所生成的调变信号、(ii)比较调变信号与第一参考信号、(iii)至少部分基于比较，生成第一多个触发事件，第一多个触发事件关联于第一参考信号、(iv)至少部分基于第一多个触发事件和参考时脉，求出第一时间间隔、及(v)至少部分基于第一时间间隔和载波周期，生成输入信号的数字表示。

在本发明的第五实施方式中，公开一种在模拟/数字转换过程中生成的失真补偿的方法。在一种实施例中，在一持续期间对时间变化输入波形取样，并将其保持在一固定值。对由时间变化所引起的谐波进行补偿。

在另一种实施例中，输入信号与载波混合以生成调变输入信号。调变输入信号触发多个取样事件。取样事件被用以生成一种适当的曲线，表示调变输入信号。通过这种方式来量化失真项，然后失真项被移除。

在又一种实施例中，利用不同的技术移除来自噪音的影响。

在本发明的第六实施方式中，公开了一种基于波形整流的模拟数字转换器。在一种实施例中，转换器包括处理逻辑部，配置有将信号的负部分反映到正轴上。该反映增加与某些波形交叉的参考准位数量。

本发明的其它特征、其本质及各种优点将从附图和接下来的详细说明中说明。

附图说明

本发明的特征、目的及效果，将通过附图及以下记载的详细说明一起进行说明，这样便于理解。

图1：与本发明一致的TDS ADC示例性性实施例的功能的示意图。

图1A：使用本发明单一参考准位时域切换(TDS)模拟数字转换器(ADC)来测量输入调变信号的方法的一种实施例的视图。

图1B：显示根据本发明的一种实施例的单一参考准位时域切换ADC配置的示意图。

图1C：显示使用本发明的两参考准位TDS ADC来测量输入调变信号的方法的一种实施例的视图。

图1D：图示为根据本发明的两参考准位TDS ADC的实施例中连续参考准位交叉之间的时间间隔变化，对比图1所示的数据更大的输入信号作为函数。

图1E：显示本发明的两参考准位TDS ADC的第二实施例的示意图。

图1F：详细描述图1E的TDS ADC的电路图。

图1G：描述根据现有技术的时间/数字转换器的示意图，用于与图1E和1F的示例性ADC实施方式一起使用。

图1H：为详述图1E的单一通道两参考准位TDS ADC实施例的实现方法的示意图。

图1I：为显示图1E所示实施例的时域切换ADC设备的示例性操作顺序的时序图。

图1J：为显示根据本发明的一种实施例的对载波信号波形轨道的调变影响的一种实施例的视图。

图1K：为显示根据本发明使用三参考准位TDS ADC来测量输入调变信号的方法的一种实施例的视图。

图1L：为显示根据本发明的使用两参考准位TDS ADC来测量输入调变信号的方法的各种实施例的视图。

图1M：描述根据本发明的一种实施例的包含独立载波测量的两通道两参考准位时域切换ADC的配置的示意图。

图1N：描述根据本发明的一种实施例的三参考准位时域切换ADC的配置的示意图。

图1O：描述本发明的三参考准位时域切换ADC的另一种实施例的示意图。

图1P：描述本发明的反向载波三参考准位时域切换ADC的一种实施例的示意图。

图1Q：描述本发明的三参考准位时域切换ADC之另一种实施例的示意图。

图1R：描述根据本发明的与图1Q和1R的ADC实施例一致的调变信号波形测量的一种实施例的视图。

图2：显示根据本发明的使用单一参考准位波形整流TDS ADC来测量输入调变信号的方法的一种实施例的视图。

图2A：显示图2所示的方法的实施例的细部区域。

图3：显示根据本发明的时间变化调变信号波形测量之一种实施例的视图。

图3A：显示与本发明一致的对TDS ADC运用一取样保持技术的广义方法的一种实施例的逻辑流程图。

图3B：显示根据本发明的不利用取样和保持的示例性TDS ADC测量方法的模拟结果的视图。

图3C：显示根据本发明的利用取样和保持的示例性TDS ADC测量方法的模拟结果的视图。

图3D：描述与本发明的一种实施例一致的取样和保持波形整流TDS ADC的配置的示意图。

图3E：显示与本发明一致的示例性取样和保持电路的功能示意图。

图3F：根据本发明的图3D的TDS ADC实施例的电路图。

图3G：显示根据本发明的利用取样和保持的时间变化输入信号的TDS ADC测量方法的模拟结果的视图。

4图：显示根据本发明的对TDS ADC测量运用多项式校正的广义方法的一种实施例的逻辑流程图。

图4A：显示根据本发明的以信号载波输入来说明利用多项式校正的示例性TDSADC测量方法的效果的模拟结果的视图。

图4B和图4C：显示根据本发明的以多个载波输入来说明利用多项式校正的示例性TDS ADC测量方法的效果的模拟结果的视图。

图5：显示根据本发明的利用载波波形过滤的示例性TDS ADC测量方法的模拟结果的视图。

图6：显示根据本发明的利用差动信号噪音补偿的示例性TDS ADC测量方法的模拟结果的视图。

图6A：描述根据本发明的一种实施例的包含独立载波测量的两通道单一参考准位时域切换ADC之配置的示意图。

图6B：描述根据本发明的一种实施例的单一通道两参考准位时域切换ADC之配置的示意图。

图6C：描述根据本发明的一种实施例之包含独立载波测量的三参考准位时域切换ADC之配置的示意图。

图7：显示与本发明一致的在TDS ADC中利用差动调变信号测量的广义方法的一种实施例的逻辑流程图。

图7A：显示根据本发明的利用差动ADC偏移补偿的示例性TDS ADC测量方法的模拟结果的视图。

图7B：显示根据本发明的一种实施例的差动测量TDS ADC的功能示意图。

图7C：显示与本发明一致的用于差动信号测量之各种示例性信号和载波组合的功能示意图。

图7D：详述各种失真成分对本发明的各种示例性实施例的影响的视图。

图8：显示与本发明一致的对基于生成时序间隔之多个不相关测量的各种示例性TDS ADC平均演算技术之噪音准位之影响的视图。

图8A：显示与本发明一致的基于加倍TDS ADC的取样周期之示例性平均方法的视图。

图8B：显示与本发明一致的用于改变TDS ADC的取样周期之示例性方法的视图。

图9：显示根据本发明的用于在TDS ADC中实现方法曲线配适的方法的示例性实施例的视图。

图9A：描述根据本发明的利用曲线配适的示例性TDS ADC的模拟输出的视图。

图10：显示在TDS ADC中利用输入信号作为非固定参考的示例性过程的功能示意图。

图11：显示利用输入调变信号的变化DC准位的时间间隔测量方法的一种实施例的视图，用于与根据本发明的两参考准位时域切换ADC一起使用。

图12：显示根据本发明的一种实施例的调变信号测量对载波振幅的不变性的视图。

图12A：显示根据本发明的一种实施例的调变信号测量对载波频率的不变性的视图。

图13：显示用于与本发明的TDS ADC设备和测量方法一起使用的载波信号波形的各种实施例的视图。

图14-14H：描述根据本发明的一种实施例之双电压TDSADC测量相对误差作为调变振幅和电压分离的不同值的输入电压量的函数的模拟的连串视图。

图14I：描述一种示例性TDS ADC系统的输出噪音对抖动性能的视图。

此处所公开的所有附图完全享有路梅戴尼科技公司于2011-2012的著作权。

具体实施方式

现参考说明书附图，其中从头到尾的相同数字是指相同部分。

如本文所使用的”载波”和”载波频率”等用语是指但并不局限于，对例如在输入信号测量期间与输入信号结合有用的内部或外部生成周期信号。

如本文所使用的”计算机”、”计算装置”、和”计算机装置”等用语包括但不限于，大型计算机、工作站、伺服器、个人计算机(PC)和微型计算机(不管是桌上型计算机、膝上型计算机或其它)、个人数字助理(PDA)、手持式计算机、嵌入式计算机、可编程逻辑装置、数字信号处理系统、个人通讯机、平板计算机、可携式助航设备、J2ME装备装置、移动电话、智能型手机、个人整合通讯或娱乐装置、或任何能够执行指令集且处理进来之数据信号的其它装置。

如本文所使用的”计算机程序”或”软件”等用语表示包括执行功能的任何连续的或人类或机器可认知的步骤。这类程序可虚拟地在包括例如C/C++、C#、Fortran、COBOL、MATLAB TM、PASCAL、Python、Verilog、VHDL、组合语言、标记语言(例如，HTML、SGML、XML、VoXML)等的任何程序语言或环境中、以及如对象请求代理体系结构(CORBA)、Java TM(包括J2ME、Java Beans等等)、二进位执行环境(例如BREW)等的对象导向环境中呈现。

如本文所使用的”存储器”等用语包括适用于储存数字数据的任何类型的集成电路或其它储存装置，包括(但不限于)ROM、PROM、EEPROM、DRAM、SDRAM、DDR/2SDRAM、EDO/FPMS、RLDRAM、SRAM、”闪存”存储器(例如NAND/NOR)、忆阻器存储器、及PSRAM。

如本文所使用的”微处理器”和”数字处理器”等用语一般表示包括所有类型的数字处理装置，包括(但不限于)数字信号处理器(DSP)、精简指令集计算机(RISC)、通用(CISC)处理器、微处理器、门阵列(例如FPGA)、PLD、可重曲线计算结构(RCF)、阵列处理器、安全微处理器、及专用集成电路(ASIC)。这类数字处理器可内含在单一IC晶片上、或分散遍及多个元件。

如本文所使用的”顶部”、”底部”、”侧边”、”向上”、”向下”、”左”、”右”等等用语只意味着一元件对另一元件的相对位置或几何位置，决不意味着绝对的参照标准或任何必须的定向。例如，一元件的”顶部”实际上当此元件被固定到另一装置上时可能位于”底部”的下面(例如，固定到PCB的底面)。

如本文所使用的”参考信号”等用语是指(但不限于)用以例如在输入信号测量期间生成触发事件的内部或外部生成信号。

概要

在一种显著的实施方式中，本发明提出一种健全、低成本且高解析度的具有可调整测量动态范围(如可能使用在感测或测量应用中)的模拟数字转换器设备、以及实现方法和使用它的方法。

在一种实现方法中，设备使用一种已知周期的周期载波信号来调变一种模拟输入，并比较经调变的信号与已知参考信号准位。在一种变形例中，单一参考准位会与已知载波频率和振幅一起使用。在其它变形例中，使用多个参考准位以能够测量载波振幅和频率都不变的输入信号。当调变波形与每个参考信号准位交叉时，ADC设备生成对应的触发事件。通过合并对应至与连续触发事件位置交叉的调变波形的时间间隔，来推定调变波形的周期和振幅，由此得到模拟输入信号的数字表示。

在另一种实现方法中，使用额外的参考信号准位来增进转换器设备的频率响应及准确性。

所述示例两参考准位时域切换模拟数字转换器设备的准确性有利于不会依载波信号振幅或频率而定，因此能即时感测动态范围调整。这样的配置更确保装置的准确性只会根据触发事件的一致性、参考信号准位差的准确性、及前后触发事件的时间测量的准确性而定。此外，本发明的各种实现方法利用噪音及/或失真补偿技术，以减轻来自导致准确性降低的各种影响。

示例的装置还有利于测量在宽的动态范围上的参数变化。在一种变形例中，上述宽的动态范围能力是通过载波信号振幅的变化来实现。再者，通过调整载波周期来控制输入信号转换率，这样易于即时调整ADC频宽和准确性/解析度。

通过该方式，根据本发明的单一ADC被用来测量宽范围的信号值(振幅和频率两者)，因此避免了使用被调谐至如现有技术中的特定(较窄)范围的多个ADC。

示例性实施例的详细说明

接着对本发明的设备和方法的各种实施例及变形例进行详细说明。

信号转换

时域切换(TDS)ADC概念是基于与预定信号准位交叉的调变信号波形相对应的测量时间间隔，以重建输入信号。在一种实施例中，调变信号包含：(i)时间变化电压或电流输入信号(这是未知的且是测量的目标)；及(ii)载波信号(电压或电流)信号。关于DC输入信号，调变信号V可表示为：

V(t)＝V_c(t)+V_input＝A_ccos(ω_ct)+V_input (数学式2)

此处：

V(t)调变信号；

V_c(t)载波信号；

V_input待测量的未知输入信号；

A_c载波信号振幅；及

ω_c载波信号径向频率ω_c＝2πf_c。

为了实现TDS ADC，输入信号V_input(此处符号中的input的意思为输入，说明书及附图中的input的意思均相同，为使符号完整，请允许省略该词的翻译)会加到载波信号V_c，通过调变载波信号的偏移量。载波信号能从外部来源来供应或通过ADC设备(例如，FPGA/MCU、共振巡回电路、电压控制振荡器等)的逻辑电路于内部生成。

现在参考图1，示意图显示了时域切换(TDS)模拟数字转换器(ADC)的广义架构包括前端处理101、时序辨别103、控制逻辑109、时间/数字转换111、及定义与其关联技术的演算法元件113。系统可接受多个模拟输入，包括：待数字化的信号115(信号₁...信号_N，也称为调变信号)、可能是固定或时间变化的参考信号(Ref₁...Ref_M)、及在本质上通常振荡的载波信号(载波₁...载波_P)。例如，一组典型的输入信号包括：一个输入调变信号、两个或多个固定参考准位、及一个正弦载波信号。上述元件可实现成硬件电路及/或在集成电路上执行的软件元件。

前端模拟信号处理101的设置用于接受并使输入信号115符合其参数/特性(例如，频宽、滤波准位、衰退等)，以确保适当操作TDS ADC的后续功能。前端操作可包括：放大、滤波、差动信号转换、信号总平均、线性/非线性组合、及信号转换。示例性的前端处理实施例包括输入调变信号低通滤波(抗锯齿)、取样保持功能、信号总合部、及对载波信号进行带通滤波。

时序辨别器元件103接收来自于前端处理输出的任意数量之模拟和数字信号。根据这些输出，时序辨别器元件生成一组具有反映出输入调变信号与参考信号之交叉之转变的数字脉冲。通过举例，功能实现方法包括，但不限于，信号比较器、及/或限制输出高增益放大。

时序辨别可例如通过用于时域振荡测量的健全和稳定设备来进行，例如在2011年6月24日申请且标题为”测量振荡扰动时域的装置和方法”的第13/168,603号在审美国专利申请书中所述的设备，将完全引证于此。如本文所述，在一种示例性实施例中，振荡装置包括耦接到开关设备(具有至少1个第一元件和至少1个第二元件，其形成一个(或多个)关闭的开关状态)的控制振荡器、驱动电路、及感测电路。驱动电路提供一驱动信号，其配置用来引起依次替代有关一个闸控(或多个)第二元件中的一个(或多个)第一元件的振荡动作。在一种方法中，驱动信号包括打开或关闭(例如周期性地)的时间闸控(或”砰”)信号。在另一种方法中，振荡器是以连续方式来驱动，如通过时间变化波函数。当开关的第一元件与第二元件排成一行时，感测电路便生成触发信号，指示关闭的开关状态。在示例性实现方法中，使用两个电子穿隧电极(一个固定的和一个可移动的)作为开关，且当把电极排列在关闭的开关位置中时，信号包括由接近电极端所导致的穿隧放电脉冲。通过测量连续触发事件(指示振荡器通过一参考位置)之间的时间间隔来求出振荡周期，从而能够导出对设备作用的外力。

控制逻辑109提供数字脉冲信号的信号仲裁和数字处理。例如，功能方块可将输入信号转成1个以上需要的数字逻辑类型(LVDS、PECL等)、或对任何信号组合运用组合逻辑(AND、OR、XOR、NOT等)。

时间/数字转换(TDC)元件111将多个输入数字脉冲转成以数字值(整数、浮点数等)表示的相关时序事件。通过举例，此元件可包括专用集成电路及/或场域可编程门阵列(ASIC/FPGA)基础装置和基于游标尺内插技术(例如，ACAM Messelectronicgmbh,Friedrich-List-Strasse4,76297Stutensee-Blankenloch，德国；装置部件号码：GP21)的商业解决方案。

TDS ADC包括演算法处理逻辑部113，其处理TDC数字时序值和从其它系统元件确定的其它信息，并即时生成表示在特定点的输入调变数据的数字值。使用者的应用可指定所使用的特定演算法。例如，TDS演算法可包括特定数学式(例如表2的数学式)的应用，其结合各种时序间隔的比例以用规律的取样间隔生成输入调变来源的表示。作为附加的实例，TDS演算法还可采用曲线拟合常式的形式，其中可使用时序和参考交叉信息来重建输入调变来源的模型或演示。

现在参考图1A，详细说明时域切换模拟/数字转换方法。为了重建输入信号对载波的影响，从而为了测量输入信号，将调变信号(即，载波加上输入)与已知参考准位比较。在一种实施例中，参考准位包含预先选择的电压V₁(以实线104表示)，其在调变信号的总电压范围之内。每当调变信号波形与参考电压准位的任一项交叉时，便发生一触发事件。在一种变形例中，每个触发事件导致待生成的脉冲以及待打开或关闭的一计数器。这是通过任何能够生成数字脉冲或从二进位0切换至1(反之亦然)的机制来达到。计数器能接着通过所生成的脉冲或通过从数字0至1(反之亦然)的转变的前缘来触发打开/关闭。图1A所述之TDS测量方法需要知道载波振幅和频率(周期)，以解析输入信号，如从数学式2所示。

图1B的示例性实施例包含结合电路，其结合了输入信号和载波信号并使用单一参考准位。加成的调变信号会送至例如比较器或视窗检测器(如以下关于图1E所示及所述)。每个比较器比较收到的调变信号V(t)和各自参考信号(例如图1B中的V₁)。参考信号V₁是配置在选自适当适当值的稳定准位，且具有在加成调变信号的电压范围内的准位值。控制逻辑方块接收比较器输出并生成各自触发事件(如之前关于图1A所述的触发事件110)。对触发事件作反应，控制逻辑开始/停止计数器方块，其配置是了使用输入时脉来推定时间间隔T₁的期间。计数器方块的输出会送到时间/数字转换器，其提供连续触发脉冲之间的时间间隔的数字表示。根据数学式2，需要载波振幅和频率以根据用于图1B所示单一参考准位TDS ADC实现方法的时间间隔T₁测量来重建输入信号。载波振幅和频率可通过各种方式来求出，例如，使用校准数据或专用测量通道。

图1C-1D显示了使用两个已知参考信号准位的时域切换模拟/数字转换。在一种实施例中，参考准位包含预先选择的电压V₁和V₂(以图1C中的实线104、106表示)，其在调变信号的总电压范围之内。每当调变信号波形与参考电压准位的任一项交叉时，便发生触发事件。在一种变形例中，每个触发事件导致待生成的脉冲以及待打开或关闭的计数器。这是通过任何能够生成数字脉冲或从二进位0切换至1(反之亦然)的机制来达到。计数器能接着通过所生成的脉冲或通过从数字0至1(反之亦然)之转变的前缘来触发打开/关闭。

图1C和1D显示分别对两个不同的输入信号V_input1和V_input2值改变对应至与参考准位交叉的调变波形的测量周期。第一输入(如图1C所示)生成分别对应与准位V₁和V₂交叉并生成触发事件210、212的时间间隔T_r1和T_r2。第二输入(如图1D所示)往正振幅方向偏移调变波形，因此生成分别对应至触发事件220、222的时间间隔T₁>T_r1和T₂>T_r2。相反地，向下(往负振幅方向，未显示)偏移调变波形的输入信号会生成较小的时间间隔(未显示)。对应至与参考准位交叉的调变波形的时间周期会被合并以得到调变波形振幅(及输入信号)，如下面详述。

图1E显示的是受让人所实现方法且用于之前所述时域切换模拟/数字转换方法的实验性示例的示例性TDS ADC电路的一种实施例的功能示意图。设备127包含以模拟调变信号V(t)的任意波形生成器(例如Agilent33522A)。调变信号会从波形生成器送至视窗检测器，其使用示例性双比较器LM319来实现，并配置以检测参考准位交叉且生成触发事件(例如，脉冲)。视窗检测器的输出会送至进行时间间隔T₁、T₂、T₃、T₄测量的时间/数字转换器(TDC)ACAM GP21。

TDC的输出在串列数据链上转交至计算方块(微晶片微控制器(MCU)PIC24F)，其还接收高通滤波调变信号作为同步指示器。MCU使用例如以下数学式5-18的任一项来执行输入信号的推定。

图1F显示对应至图1E所示实施例的TDS ADC的电路图。

图1G显示使用作为图1E部分的示例性ADC实施例的一个商业上可利用的时间/数字转换器TDC GP-21的示意图。

图1H显示取样设备的示例性实现方式，用于与图1E所示实施例的ADC设备一起使用。时域切换ADC取样设备包含可编程逻辑方块(以图1E中充满点状图案的多边形所绘)，如场域可编程门阵列FPGA、可编程逻辑装置(PLD)、微控制器、或配置以执行机器可读码的任何其它计算机设备。在一种变形例中，控制逻辑是在支援嵌入式微处理器或数字处理器的FPGA内实现。

现在参考图1I，显示关于图1H的时域切换模拟数字转换器配置的示例性操作顺序的时序图。

图1J显示通过不同输入信号调变的载波波形，其中相比较于对应至曲线133的输入信号V_in0，曲线131对应至输入信号V_in1的较大正值。在V_in0＝0的曲线中，偏移量(139)符合V_in1。图1J中的数据显示由于输入信号的改变(DC偏移)而导致连续触发事件(对每个参考准位)之间的时间间隔的改变，如图1J中的水平箭头141、143所指。

在另一种实施例中，使用三个参考信号准位(V₁、V₂、和V₃)来测量调变信号振幅，如图1K所示。在一种变形例中，三个参考准位的调变波形交叉生成四个时间间隔T₁、T₂、T₃、和T₄，对应于触发事件230、232、及234。亦即，时间间隔T₁、T₂、T₃、和T₄是基于无关于其它参考准位之每个参考准位的交叉来构成。在另一种变形例中(未显示)，时间间隔是基于连续触发事件的组合来构成，例如，通过与图1K中的参考准位V₁、V₂、V₃交叉的调变波形132来生成。即，触发事件122可与触发事件120结合，以测量调变波形等。虽然参考准位V₁和V₃显示为对称于准位V₂，但若参考准位V₁、V₂、V₃在调变信号的预期最大振幅范围内，则可使用其它参考信号准位配置。即，针对图1K的实施例，V₁小于(低于)A_max，且V₃大于(高于)A_min。

在可应用于单极信号测量的另一种实现方法中，所有参考准位必须是正的(或负的)且与载波信号的极性相同。在一种变形例中，若是调变信号偏移不足以防止在任何电压参考下切换，则具有足够振幅的正载波电压就可使用与负输入信号结合。

在图1C、1D、和1K所示的转换方法的实施例中，载波信号A_c的振幅不必是已知的。时间间隔T₁、T₂、T₃、和T₄提供调变信号振幅的两个独立推定值：一个接近波形最大值A₊，而另一个接近波形最小值A_-。

振荡最大值周围的载波振幅是通过结合上扬参考准位V₁交叉周期T₁和参考准位V₂交叉周期T₂来求得，如下：

$A_{+}=\frac{V_1-V_2}{\cos \frac{\mathrm{\π}{T}_2}{P}-\cos \frac{\mathrm{\π}{T}_1}{P}},$ (数学式3)

其中

d₀参考触发点与正触发点之间的距离(触发间隔)；

P振荡的周期，定义为P＝T₁+T₃；

A₊振荡最大值周围的载波振幅；

T₁上扬参考准位V₁交叉周期；及

T₂参考准位V₂交叉周期。

同样地，振荡最小值周围的载波振幅是通过结合下降参考准位V₁周期T₃和参考准位V₃交叉周期T₄来求得，如下：

$A_{-}=\frac{V_3-V_2}{\cos \frac{\mathrm{\π}{T}_3}{P}-\cos \frac{\mathrm{\π}{T}_4}{P}}$ (数学式4)

此处：

P振荡的周期，定义为P＝T₁+T₃；

A_-振荡最小值周围的载波振幅推定值；

T₃下降参考准位V1交叉周期；及

T₄参考准位V₃交叉周期。

结合数学式2至4，得到两个独立输入信号推定值，如下：

$V_{\mathrm{input}}=(V_1-V_2)\frac{\cos \frac{{\mathrm{\πT}}_1}{P}}{\cos \frac{\mathrm{\π}{T}_2}{P}-\cos \frac{\mathrm{\π}{T}_1}{P}},$ (数学式5)

$V_{\mathrm{input}}=(V_2-V_3)\frac{\cos \frac{{\mathrm{\πT}}_3}{P}}{\cos \frac{\mathrm{\π}{T}_3}{P}-\cos \frac{\mathrm{\π}{T}_4}{P}}$ (数学式6)

数学式5和6提供根据本发明的一种实施例的时域切换模拟/数字转换的基础。输入信号测量需要时间间隔T₁、T₂、T₃、和T₄的准确推定值，如之前图1C及数学式5和6所示。从数学式5和6可知，TDS ADC测量的准确性是取决于参考信号准位之间差的准确性，而不是取决于每个个别参考准位的绝对准确性。TDS ADC的该特征有利于提高转换器长期准确性和稳定性，因为消除了由于衰老、温度、或其它影响导致的潜在个别参考信号漂移。

在一种变形例中，载波频率的周期是通过测量2个连续触发点以及两个电压准位V₁和V₂(或V₂和V₃)之间的电压差来得到。关于接近DC输入信号(如之前数学式2所述)，可使用任两个连续时间间隔(对应至相同参考准位)以测量载波信号的周期。关于时间变化输入信号(有关下方数学式20和21所述)，是使用零交叉方法以求出载波周期。这是必须的，因为对应于参考准位(除了0)的时间间隔将由于输入信号的时间变化而会”偏移”。

在另一种变形例中，载波周期是通过平均超过时间周期(即比载波周期长10至100倍)的任意两个连续参考准位交叉(其相当于相同参考准位)调变信号来测得。上述方法对DC和时间变化输入信号提供载波周期的准确推定值。

现在参考图1L，其显示了用于正弦波的取样参数。使用这些参数来构建与载波结合的信号输入的振幅的推定值。接着使用这些推定值来得到信号输入振幅而不使用数学式2中的公式。在本发明的各种实施例中，使用输入电压(V_input)信号推定值的替代和独立的数学式。这类数学式包括但不限于，如下表2中的数学式：

表2

此处：

V_input输入电压

P载波的振荡周期(图1L的151，等于T₅+T₈)

V₄较上或较下参考电压准位的量(图1L的152)

T₅-T₁₀准位交叉之间的周期(图1L的153-158)

表2的数学式可与数学式5和6一起使用，或仅使用其它以生成输入信号电压的单独推定值。

可编程逻辑方块包含比较器状态暂存器，其耦接对应于V₁和V₂参考信号的两个比较器的输出通道。比较器的逻辑状态会送至计数器有限状态机(FSM)、图1D的控制分别对应于周期T₁至T₄的四个周期计数器的操作的后半部。计数器输出耦接至四个暂存器，其配置是用于分别储存周期期间计数T1至T4。在操作期间，调变波形由于输入信号V_input的影响而改变，因此生成对应于参考信号准位的触发事件(如图1C和1D所示)。感测方块是配置用来测量连续触发事件(例如，图1A中的触发事件(210和212))之间的时间间隔，并使用上述数学式2-6来求出输入信号。图1M的TDC和MCU方块相当于图1N所示的ADC的数字部分。

图1N显示根据本发明的包含三个参考信号的TDSADC设备的一个示例性实施例。使用两个参考准位(如图1C和1D所示)提供附加的触发事件(图1C中的触发事件114)，因此加倍时间间隔取样点的数量(即，每周期2个取样)。当处理摇晃或时间变化输入时，三个电压方法是有用的。

接着参照图1N，ADC设备161包含结合方块163，其结合了输入信号和载波并生成加成的调变信号。调变信号会送至比较器或视窗检测器、或能够生成脉冲即从1至0或0至1的状态改变的任何装置。每个比较器比较收到的调变信号V(t)和各自参考信号(例如，V₁、V₂、V₃)。电压V₁、V₂、和V₃理想状态是稳定的，且能设成在加成信号的电压范围内适当的任何值。控制逻辑方块接收比较器输出并生成各自触发事件(如之前关于图1K所述的触发事件210、212、214)。对触发事件作反应，控制逻辑开始/停止计数器方块，其配置以使用参考时脉来推定值时间间隔T₁、T₂、T₃、和T₄的期间。计数器方块的输出会送至时间/数字转换器，其使用各种可应用的实现方法(例如，FPGA或MCU实现方法)来提供时间周期测量。

在图1O所示的另一种实施例中，设备171的ADC方块173是用于接收和测量未修改的输入信号，而设备171的ADC方块175是用于接收和测量加成的调变信号。

图1P描述了TDS ADC设备的另一种实施例，其中ADC设备181的ADC方块175接收反向的载波信号，而ADC方块173接收加成的调变信号。

图1Q描述了TDS ADC设备的另一种实施例，其类似于图1P的ADC实施例。在图1Q的实施例中，ADC设备191的ADC方块175接收载波信号，而ADC方块173接收反向的加成调变信号。

图1P和1Q的ADC设备配置能够根据图1R所示的方法直接重建输入信号。图1R所示的方法使用两个ADC方块(例如，图1P的ADC181的方块173、175)所测得的时间间隔(例如，间隔T₁、T₂、T₃、T₄)的差分化，从而得到输入信号的数字表示。图1R中的上板193显示关于输入信号V_input为0V的送至ADC设备181的ADC方块173、175的信号波形。图1R中的下板195显示关于输入信号V_input为0.3V的送至ADC设备181的ADC方块173、175的信号波形。

本领域技术人员将能理解当使用三个准位TDS ADC来实现图1N-1Q所示的实施例。然而，还能使用利用单一准位、两个准位(例如，图1B、1M的ADC实施例)、或任何其它可实施数量的参考准位的任何转换设备。

本发明的各种实现方法利用全波整流。全波整流是将信号的负进行部分反射到对应的仅正值(即，信号的绝对值)的过程。此过程是应用于TDS ADC以减半信号比较的所需数量，因此能够减少用于参考交叉时间辨别的硬件。图2和2A显示以全整流波为特色的图。反射波和正的波两者都与信号参考准位(222，V_Reference)(此处符号中的reference的意思为参考，说明书及附图中的reference的意思均相同，为使符号完整，请允许省略该词的翻译)交叉。从扩大的详细部分(图2的220)，能看出通过测量与整流信号波(图2A的224、226)交叉的参考准位之间的周期来获取时序参数(T₁₁、T₁₂、t₁、t₂、t₃、t₄、t₅、t₆)。在这些实施例中，可使用单一参考准位来代替给定可能准位交叉的增加数量的两个或多个准位。在示例性实施例中，输入信号可使用下列数学式来推导：

$V_{\mathrm{input}}=V_{\mathrm{Reference}}\left(\frac{\cos \left(\frac{{\mathrm{\πT}}_{11}}{P}\right)+\cos \left(\frac{{\mathrm{\πT}}_{12}}{P}\right)}{\cos \left(\frac{{\mathrm{\πT}}_{11}}{P}\right)-\cos \left(\frac{\mathrm{\π}{T}_{12}}{P}\right)}\right)$ (数学式19)

此处：

V_input输入电压

P载波的振荡周期(图2A的228)

V_Reference参考电压准位的量(图2和2A的222)

T₁₁和T₁₂如图2A所定义的周期(230、232)

应注意到是通过举例而提出数学式19，且可使用输入电压的其它单独推定值，包括但不限于那些根据使用单一参考电压的数学式5-18的变形。此外，全波整流系统可使用两个或多个参考准位以生成增加数量的单独信号准位推定值(例如，增加测量准确性、平均演算技术的实现、或执行如以下所述的噪音补偿方法)。全波整流基础系统还可以简化/减少电子需求。这样减少了关联噪音影响。另外，参考准位漂移影响可因为减少数量的所需参考准位而降低。在图2和2A所示的实施例中，使用取样和保持命令234以在取样周期期间保持整流波的量不变。如下所述，使用该过程以减缓在波形取样过程中的某些失真。

失真和噪音补偿

在各种实现方式中，输出谐波失真可通过使用取样和保持(S/H)功能来减轻。S/H功能规定特定的取样准位持续最小时间间隔而不会回到预设准位(例如，零准位)，或被视为单点样本。取样准位的持续从不断变化输入生成分段常数输出。在一些变形例中，最小持续时间会参考取样周期来调谐。或者，持续时间可基于其它因素(如关于取样信号的时间常数、TDS载波周期、或系统噪音成分等)。给定一纯粹地正弦载波信号，当输入调变信号在特定取样间隔期间不固定时，会因使用某些TDS ADC演算法数学式(例如数学式7)来处理时序数据而引起失真。S/H操作从一特定输入信号和取样时脉来生成分段常数输出(S/H也被称为零阶保持、及/或追踪和保持装置)。S/H的一些实现方法能够完全消除时间变化输入调变信号相关的谐波失真成分。

以上所述的时域切换模拟/数字转换方法中，假设是虚拟固定(接近DC)输入信号V_input(参见数学式2)。在一种实现方法中，为了使上述方法适合测量时间变化输入信号(其在可媲美载波信号周期之时间刻度上变化)，将时间变化输入信号随着载波信号的一个周期P模型化为线性变化，如下：

(数学式20)

此处：

V(t)调变信号；

V_{DC_input}待测量的输入信号之DC成分；

V_{AC_input}(t)待测量的输入信号之时间依赖(AC)成分；

有关参考时脉的载波信号相位；

A_c载波信号振幅；及

ω_c载波信号径向频率ω_c＝2πf_c。

相对于短时间增量dt，连续的数学式20可表示为如下离散形式：

(数学式21)

其中：

t_i、t_i-1连续的离散时间例子，t_i>t_i-1；

V_i时间t_i时的调变信号；

A_ci时间t_i时的载波信号振幅；

V_{DC_input}输入信号的DC成分；

V_{AC_input_i}时间t_i时的输入信号之时间依赖(AC)成分；

P载波周期；

时间t_i时的载波信号相位；

ω_ci时间t_i时的载波信号径向频率。

关于时间变化输入信号，数学式20和21说明了由于输入信号随着时间V_input(t)变化而改变的全部调变信号V(t)。

图3显示使用离散数学式21的时间变化输入信号测量方法的一种实施例。绿色线是载波信号，只用于对照。蓝色信号是显示时间变化输入信号的调变信号。其作用会”偏移”时间周期，于是必须使用更多通用的数学式21来解决(或具有数学式5和6的取样和保持电路)。

在本发明的另一种实施例中，使用结合数学式5和6的取样和保持电路来准确地测量时间变化输入信号。取样和保持方块的目的在于在连续ADC样本之间生成准DC准位，从而使得数学式5和6有效。假设输入信号本质上在任意两个连续样本之间不会改变(例如，超过时间间隔Δt＝t_i-t_i-1)。需要注意的是，解答数学式20和21并不需要取样和保持电路。

现在参考图3A，其显示了用于实现S/H技术的广义方法320的一种实施例。在步骤322，在S/H电路中接收包括由载波调变的输入信号的模拟信号。在步骤324，发生一触发事件(例如，参考电压准位交叉等)。一旦发生触发事件，则测量模拟信号准位(步骤326)，并保持测量波形在测量准位达S/H电路的持续时间(例如，直到采用另一样本、载波周期的部分等)(步骤326)。接着，将测量波形传到其它TDC电路，用于进一步地分析(步骤328)。一旦得到TDC输出，时序值就从时域中转成使用参考准位和载波频率的已知值的电压准位当量。广义方法320，例如与以下图3E的所示的电路370一起使用。

现在参考图3B和3C，其显示了取样和保持技术320的示例性实施例的效果。图3B显示的是不使用S/H技术的模拟。输入信号332和谐波334两者都在输出信号中。在图3C所示的模拟结果中，实现方法320且完全抑制谐波334，而输入信号却332依然存在。

在图3D中显示了TDS ADC的另一种实施例350。提供外部模拟信号352到系统350。对输入信号运用取样和保持装置354，导致分段常数值被保持固定间隔(具有载波信号的两倍周期)。与取样间隔同步的正弦载波信号(为了方便)会与取样输入信号相加。此结果是全波形，其使用整流器/比较器方块356来整流且与一固定参考准位比较以生成数字时序脉冲。脉冲被时间/数字转换装置358(例如，ACAM Messelectronicgmbh,Friedrich-List-Strasse4,76297Stutensee-Blankenloch，德国；部件号码：GP21)接收，并转成一组等量的数字时间值(t₁、t₂、t₃、t₄、t₅、t₆)；使用以数学式19表示的TDSADC演算法元件360来处理测得的时间序列，从而生成输出数字值。在此例中，演算法是以软件来实现，且输出值是浮点数。

S/H装置的高信号真实性确保了最大的信噪比以及低失真转换。参考图3E，显示了示例性的S/H电路370。图3E所示的S/H电路可例如与之前所述的图3A的示例性方法320或其它一起使用。

通过两个关闭的开关(372和374)(图3E中的开关：描述在打开位置)，差动放大器376差动地驱动保持电容器378负载。以最小失真来追踪输入信号380并加入由于差动放大器和保持电容器导致的噪音。测量放大器382将具有很少或无压降失真的电容器之电荷传送至电路的低阻抗输出驱动装置。

通过两个打开的开关(372和374)，由于保持电容器378的高耗散率以及测量放大器的高阻抗输入而维持保持电容器378上的电荷。电容器上保持的电荷会被测量放大器持续地传送至输出驱动装置(同样具有很少或无压降)。

在一种示例性实施例中，通过S/H控制装置386来打开或关闭开关(372和374)以生成频率切割信号。使用保持电容器来积分切割信号的结果，导致信号的微分加成。

图3F显示了有关图3D所示且所述的TDS ADC设备实施例的电路图。

图3G呈现了有关利用取样和保持方法从而在每个振荡周期中生成准静态DC调变信号的TDS ADC模拟的数据。所得到的图3G中的数据如下：调变(50Hz之振幅的20％)、载波信号：1.5V峰值、1.5VDC、频率500Hz。每两个载波周期(对应于双参考准位ADC配置)就计算信号样本，如前面图1B所述。

在一种变形例中，具有两个取样和保持电路，即一个用于正的且另一个用于负的振荡周期，从而使TDS ADC的取样率翻倍。

可使用S/H技术来对付因测得的信号、或在测量本身中所引起的失真。然而，其它失真可由载波波形本身引起。载波的任何不希望失真将导致计算的信号的对应失真。通过演算法消除失真时，可使用具有关于载波的失真的特定系数的多项式补偿来消除来自载波的失真。例如，校正信号V’是相对于失真值V具有以下关系

V′＝V-a₁V²-a₂V³-a₃V⁴-a₄V⁵...-a_nVⁿ⁺¹ (数学式22)

校正系数能根据载波失真的测量来推定值。可初始设定并校准载波失真和校正系数，或在装置的使用期间可监控载波失真以周期性地校正来改变时间上的载波失真。另外，校正系数是决定性地与载波振幅相关。当监控载波振幅时，能相应地更新系数。载波振幅能例如计算成：

$A=\frac{2V}{\cos \left(\frac{3\mathrm{\πt}}{P}\right)-\cos \left(\frac{4\mathrm{\πt}}{P}\right)}$ (数学式23)

令R表示载波振幅从初始振幅A₀的变化：

$R=\frac{A_0}{A}$ (数学式24)

可通过在校正数学式中包括R的关系来在测得的输入信号值中补偿载波的最初三个谐波。作为一实例，校正载波的三个谐波，并考虑到载波振幅的变化：

$V^{\′}=V-({\mathrm{Ra}}_1+{2\mathrm{Ra}}_3-{2R}^2{a}_3-a_3^2/a_1)V^2-a_2{V}^3-a_3{V}^4$ (数学式25)

为了校正载波的四个谐波，可使用下列校正数学式：

$\begin{array}{c}{V}^{\′}=V-({\mathrm{Ra}}_1+2{\mathrm{Ra}}_3-{2R}^2{a}_3-a_3^2/a_1)V^2\\ -(R^2{a}_2+{2R}^2{a}_4-{2R}^3{a}_4-a_4^2/a_2)V^3-a_3{V}^4-a_4{V}^5\end{array}$ (数学式26)

只要载波(载波谐波的数量和大小)的失真是已知的，可校正计算的信号产生的失真。

现在参考图4，显示了用于载波失真补偿的广义方法400的一种实施例。在步骤402，在输入处接收调变信号。推定值时间变化振幅，并依次使用其来推定输入电压(步骤404，即，未加入载波的输入信号)。加至信号的载波成分中的时间变化在推定输入电压的过程中可引起谐波失真。该与取样和保持方法320相比，说明了由输入电压本身中的时间变化或其测量引起的失真。因此，在步骤406，运用具有预定校正系数的载波的多项式表式(参见数学式26)，减轻载波的谐波成分影响的测得信号。

图4A-4C中显示了该失真校正的方法的示例性结果。图4A显示了两个模拟输出，一个没有校正失真，且一个有校正由具有单一输入频率的载波引起的失真。在两个模拟输出中，呈现载波信号输入贡献412。然而，谐波414会存在原本输出中，但无法在补偿输出中看见。图4B和4C显示了成对数据组，其展示以多个输入载波频率(多个峰值412)和以改变载波振幅来校正失真。

在一些实现方式中，可结合方法320和400，随着对输入/测量失真和载波波形失真两者的补偿来推定值。

模拟/数字转换的解析度与载波的光谱饱和度和噪音特性有关。载波频率的不确定性(例如，因光谱和噪音成分)导致准确性降低，其中在推定输入信号振幅中使用的参数会基于该准确性。降低此因素的一个方法是带通过滤载波，这是使滤波器之预定通过频宽外部的频率成分减弱之过程。一般来说，选择滤波器的通过频带与载波的中间频率重叠。带通滤波会减少从载波之基本频率脱离之频率成分的振幅(及失真贡献)。

图5显示在实现带通滤波系统中，测得输入信号振幅解析度中的模拟缩减。计算的输入信号是使用测得的载波输入噪音作为模拟的输入来模拟。对载波输入运用数字滤波。

多个输入信号可通过将每个输入信号加上共同载波波形来实现。加上共同载波的输入信号例如经时间、相位、或频率复用。或者，可使用多重相位或频率偏移载波。每个输入信号/载波组合可各以分开的ADC来测量，或以单一ADC装置来时间交错。

使用多个ADC通道可有利于信号的测量准确性。例如，多个同时测得的载波会与输入信号、测量不同相位之载波的各通道结合。或者，输入信号的多个相移式例子可加入一共同载波。多个ADC通道能够进行差动信号技术，以及减去载波噪音。多个ADC通道也可以进一步平均计算，而增进某些类型输入信号的测量准确性。

载波噪音对转换解析度的影响能通过实现两个或多个ADC测量通道来降低。在一种示例性实施例中，由输入信号加上载波所生成的时间间隔的测量是在一个通道上测量，而使用第二通道来测量同一个没有输入信号的载波。在两个ADC通道中的时间间隔中测得的不确定性可与来自载波的共模噪音相关联。量化后，就可移除该不确定成分。图6中显示对一种示例性模拟系统的转换解析度改善。在此例中，取样并使用实际的载波波形作为模拟结果的基础。针对此实例，已知载波不确定性减去的好处会与适当预先过滤载波波形有关联。

图6A呈现了TDS ADC的一种实施例，其提供载波频率和振幅同时地且独立于输入信号测量的测量。图6A的ADC设备包含两个ADC方块602和604(如在前图1B所示的ADC方块123)。ADC方块602用于接收并测量加成的调变信号，而方块604用只接收载波信号。ADC设备610进一步包含TDSADC处理方块，用于执行共模噪音推定值和拒斥以及输入信号推定值演算法(例如，根据数学式5和6)。如图6A所示ADC配置有利于提供方便的手段来测量同在数学式5和6中使用额载波的周期和振幅。

图6B显示了使用两个参考信号准位的时域模拟/数字转换设备的一种实施例的示意图。图1B的设备121包含结合电路，其结合了输入信号和载波。加成的调变信号会送至比较器(或如在前图1E所示的视窗检测器)。每个比较器比较收到的调变信号V(t)和各自参考信号(例如，V₁、V₂)。如上所述，参考准位V₁和V₂理想上应是稳定的，且能设成在加成调变信号的电压范围内的适当的任何值。控制逻辑方块接收比较器输出并生成的各自触发事件(如之前关于图1C所述的触发事件110、112)。对触发事件作出反应，控制逻辑开始/停止计数器方块，使用输入时脉来推定时间间隔T₁和T₂的期间。计数器方块的输出会送至时间/数字转换器，其提供连续触发脉冲之间的时间间隔的数字表示。

图6C呈现了TDS ADC的一种实施例，其配置以同时提供载波频率和振幅的量测及无关于输入信号测量。ADC设备680包含两个ADC方块682和684。ADC方块682用于接收并测量加成的调变信号，而方块684用于只接收载波信号。ADC设备680进一步包含TDSA处理方块，其实现共模噪音推定值和拒斥演算法。图6C的ADC实施例有利于使用如上所述数学式5和6来校正计算载波的正和负周期。虽然可能只使用两个参考来测量正和负的调变信号周期，但由于调变振荡的对称性和参考信号配置，优选使用三个参考。这样的配置有利于准确地测量调变信号的各侧的斜率从而预测速度和加速项目(假设电压取代y轴)，因此能够更准确地测量快速变化的输入信号。

如图6C所示的ADC配置能有利于通过比较载波的时间间隔(例如，以ADC方块684测量)与调变载波的时间间隔(以ADC方块682测量)来进行共模噪音推定值(及补偿)。因为两个ADC方块682、684皆使用相同的信号参考，因此能够推定并移除共模噪音。再者，图6C的ADC配置有利于提供方便的手段来测量同在数学式5和6中使用的载波的周期和振幅。

还有各种基于其它类型的两通道测量的实现方式。现在参考图7，显示了一种示例性差动信号技术700。在步骤702，在第一通道上，测量载波加上输入波形的时间间隔(即，参考准位交叉之间的周期)。在平行步骤704中，在第二通道上测量对应于载波减去输入波形的时间间隔。接着互相减去此结果而生成两倍信号输入准位的推定值(步骤706)。在一些变形例中，在推定输入信号准位之后减去此结果。在其它变形例中，是在推定输入信号准位之前减去此结果。现在参考图7A，显示了方法700的效果。已通过模拟来显示，方法700保有信号输入722并消除所有偶数谐波724、以及生成谐波失真的重要部分。然而，仍留下奇数谐波726。

参考图7B，该功能示意图显示了关于差动测量电路的示例性实施例780的线路图案。在此实施例中，载波和信号被分成两条平行路径(782和784)。一个路径使用电压加法器786，而另一个使用电压减法器788。接着将调变波形输入至TDS ADC790中来单独地测量，并比较两路径的输出。包括两个或更多通道的其它差动架构、及输入信号和载波的各种组合可更降低谐波，而不需要曲线拟合或取样和保持。

在一些变形例中，使用其它差动信号/载波组合。在这些例子中，将正或负的(反向的振幅)输入信号混合正或负的载波波形。这产生四种可能性(732、734、736、738)，其显示在图7C中。这些不同的组合生成变化独立时间事件测量，其可使用在方法700中以减缓在ADC过程之各种阶段(例如，取样、测量、载波影响等)中出现的失真。

现在参考图7D，显示了可使用差动信号技术来指出参考准位漂移之情况的示例性过程。差动技术(例如图7的过程700)区别载波偏移或信号偏移和参考准位漂移。差动测量不易因载波或信号偏移的改变而受影响(即，时序值对正/正调变信号和负/负调变信号会以相同的方式改变)。然而，时序值通过使参考准位漂移量(用于各种差动组合)不同来偏移。比较这些偏移可用来指出参考准位漂移。

本发明的一些实施例执行了平均演算方法。示例性的平均演算技术包括例如：(i)一种结合由TDS ADC演算法生成的数据点的技术、(ii)另一种涉及在运用信号推定值演算法之前平均时间间隔的技术、和(iii)基于多个参考准位的技术。

结合由TDS ADC生成的点包含生成信号准位的多个推定值(例如，在反覆/固定信号上或在单一信号上平行的许多测量)，并接着将结果平均。

平均计算时间间隔包含在过程中早先移动平均计算距离，而不是等到完成推定值之后才移动。平均计算间隔本身的多个测量，并从平均计算时间间隔值生成信号输入的推定值。在此例中，平均演算基于相同信号的多个平行测量、及/或反覆/固定信号的多个连续测量。应注意到在一些情况中，比取样率大很多之时间变化的信号可视为固定信号。

多个参考准位允许不与噪音相关地使用时间间隔来进行输入信号的计算。参考准位的数量增加，测量的数量以及平均的数量便随之增加。在多个参考准位的情况中，会因增加一些电路复杂度来增进测量准确性。然而，必须根据执行多个平均演算而不减少系统频宽的能力来权衡复杂度与优点。

图8显示了使用基于生成时序间隔的多个不相关测量的平均演算技术的噪音准位改善的视图。图中显示噪音准位的改善接近其理论的限度。图8A中的另一平均演算技术是基于增加取样周期。这能够增加点的数量来计算平均值。然而，这样会增加系统可取样的最小特征的期间。因此，这样相当于减少系统频宽。一般来说，取样周期可根据载波周期来调整。取样周期可压缩到载波的一半周期。这可用来增加平均演算点。在其它实现方法中，还可使用该半个周期测量来减少系统的启动时间，以降低资源消耗。

现在参考图8B，显示了使用较短测量周期的取样方法的示例性实施例。此实施例能比其它补偿方法增加测量频宽，因为不需要滤波或频宽限制电路。因为增加的系统频宽允许较短的测量周期，从而测量之间的电力周期性可达到节省电力。或者，这些较短周期可用来在偶数较短时间间隔上测量时序参数(例如，半周期测量)以增加取样频率。此外，可控制系统遭受的降低噪音来达到增加解析度。

曲线拟合

本发明的各种实现方法利用曲线拟合技术。这些技术的各种实现方法被用来达到降低演算法失真、增进输入推定值准确性、及/或及时推定值在任一点上的输入准位。上述曲线拟合技术包括，但不限于，Levenberg-Marquardt推定值、Nelder-Mead单体分析、及多项式曲线拟合技术。

通过举例，多项式拟合过程说明如下。在此例中，载波是正弦波形，且触发次数是根据载波与待测输入信号相加来生成。相关函数和参数显示在图9中。触发点902被用来生成表现全部调变信号(904，全部多项式拟合)的拟合曲线。将载波906模型化成正弦函数的多项式推定值。将全部多项式拟合减去载波以生成外部信号输入908。针对此过程，全部调变信号904(信号和载波)被定义成：

(数学式27)

由于触发事件，对V_total(t)(此处符号中的total的意思为总和，说明书及附图中的total的意思均相同，为使符号完整，请允许省略该词的翻译)产生”最小平方”多项式拟合904。测到的触发点及其关联参考准位形成一矩阵[图]：

(数学式28)

使用下列关系来得到矩阵P：

$\stackrel{\→}{P}={\left({\stackrel{\→}{T}}^T\stackrel{\→}{T}\right)}^{-1}{\stackrel{\→}{T}}^T\·\stackrel{\→}{V}$ (数学式29)

接着通过下列来推定输入信号908：

(数学式30)

此处的载波906是：

(数学式31)

利用上述多项式拟合法的模拟结果显示在第9A图中。关于接近触发点的区域，在用于推定信号输入的此例中达到1.5ppm的平均误差。

参考准位

在各种实施例中，可使用输入信号本身(或经处理的输入)作为参考来代替固定参考源。输入可加上或减去、乘以或除以固定参考源。或者，相移式载波可结合或取代固定参考。通过这些可能的方法，能用来计算输入信号的时间间隔。非固定参考可提供减少由载波或参考引起的共模噪音、以及由于参考漂移导致的误差的优点。图10显示了以使用输入信号本身作为参考来代替固定参考准位电路1050的示例性实施例。在信号参考实施例1000中，通过载波与信号输入电压准位交叉的事件来定义时序周期。这些交叉事件之间的时序随着信号输入的电压准位上升或下降来改变。相反地，若信号的电压准位保持不变，则时序亦保持不变。因此，这些时序值可被用来推定目前的信号准位。

虽然在前所述的一些实施例使用两个或三个参考信号准位，但本领域技术人员将了解本发明的实现方法并不限于上述实施例，且可使用任何可行数量的参考准位。额外的参考准位提供额外的时序信息，通过增进调变和输入信号的测量。再者，额外的信号准位增进转换器频率响应。时间变化输入信号会”偏移”调变载波信号而可能影响信号波形拟合函数的品质(例如，参见数学式5和6)。关联于额外参考准位的额外触发事件能够得到较好的信号波形拟合。

波形分析

图11显示了两连续触发事件之间的时间间隔的视窗检测器的示例性屏幕抓图。这些间隔可随着输入调变信号的输入信号DC偏压准位的函数而变化。

由在前数学式5和6所述的时域切换模拟/数字转换法，能够测量无关载波信号振幅及/或频率的输入信号。图12和12A呈现了以图11实施例的示例性ADC设备所得到的模拟结果。图12显示了所取得的输入信号的RMS电压(以伏特(V)为单位)作为载波振幅(以V为单位)的函数。图12所示的数据说明了本发明的TDS ADC测量方法不易受载波振幅影响。图12A显示了所取得的输入信号的RMS电压(以V为单位)作为载波频率(以Hz为单位)的函数。图12A所示的数据说明了本发明的TDS ADC测量方法不易受载波频率影响。

图12和12A所示的模拟结果证实了重建的(测量)信号不易受载波信号的振幅及/或频率的时间变化而影响。这些本发明的测量方法的特性有利于能使本发明的TDS ADC设备在操作期间动态地调整测量特性。具体来说，载波振幅的变化能够调整信号的取样范围，从而能通过确保时间间隔T₂和T₄保持超过所需最小值来即时地调整ADC动态范围。再者，载波频率的变化能够调整ADC取样率而不会影响重建的信号。这样使能够即时地调整ADC的灵敏度(较低的载波频率考虑到更多位元的解析度)。

在一种实施例中，参考信号准位会随着载波信号振幅缩放，因此能够调整在TDSADC设备的电气限制内的任何输入信号。

通过使用者通过外部输入至ADC或通过自动地监控每周期加速改变的最大速率并适当地调整频率能调整载波的频率。

图13显示了对本文所述时域切换模拟/数字转换设备和方法有用的载波信号波形(除了在前所述的正弦信号之外)的各种实施例。锯齿1302或三角形1304波形在测得时间周期和由于输入信号导致的偏移量之间形成线性关系。波形1306、1308对小的输入信号偏移量可能是有用的，因为载波波形的斜率会小到接近原点(相当于小偏移量)。当取样低频率信号而不必牺牲感测器取样频宽(会关联于降低取样频率)时，小斜率有利于增进准确性，因为当调变信号缓慢变化穿过临界准位时，能比具有陡斜率的调变信号更准确地测量时间周期。第13图所示的波形在本质上是示例性的。可使用任何能够预计的方式重复定义明确的波形特性的各种载波信号来产生能够进行TDS ADC操作所需功能的演算法。

示例性的性能

图14-14H显示了关于对载波振幅的相对误差灵敏度的示例性数据、以及参考信号电压准位差ΔV＝V₂-V₁。以1000Hz的固定载波频率和10微秒(ps)的取样时脉解析度来得到图14-14H中的数据。在图14-14H中分别以箭头1402-1420标明的线是获得如下：

-图14-14B符合10V的载波振幅，且参考信号差分别为0.2V、0.4V和1V；及

-图14C-14E符合5V的载波振幅，且参考信号差分别为0.25V、0.5V和1.25V；及

-图14F-14H符合2.5V的载波振幅，且参考信号差分别为0.25V、0.5V和1.25V。

从图14-14H所显示的数据可知，较小的参考信号差ΔV通常对应于较高的相对误差(例如如图14H中的曲线1420所示，其比图14G中的曲线1416更向上偏移)，而较小的载波振幅对应于较低的相对误差和较低的电压测量范围(例如如图14中的曲线1402所示，其比图14H中的曲线1420更向下并向左偏移)。

如从图14-14H中的数据可知，示例性TDS ADC性能的特点是某些量化的噪音层。即，有一些能被检测并转换(至准确性的一些准位)的可检测电压准位。举例来说，能以50纳伏(nV)的准确性来测量0.2毫伏(mV)的电压。这意味着TDS ADC可检测出比该临界值更低的输入信号，虽然ADC解析度会高很多。在对测量低振幅信号有用的一种实施例中，TDS ADC可配置用于将(已知振幅之)小信号加至输入信号，从而能够使用全部范围的ADC降至50nV解析度准位。通过减去”已知”输入信号，我们能直接测量对我们来说太小以致于无法检测的小输入信号。此实施例是通过举例来提出，但不限制本发明的特定范围的功能。

现在参考图141，显示说明了一种示例性TDS ADC系统的输出噪音对抖动性能的视图。

示例性的使用及应用

本发明的示例性TDS ADC设备及方法能够有利地转换在一宽动态范围上变化的信号。在一种变形例中，上述宽动态范围能力是通过在ADC运作期间调整载波信号振幅来达到。再者，通过调整载波周期来控制信号转换率，因此易于即时调整ADC频宽和准确性。

该特征通俗地称为”自动量程”，本发明的示例性实施例的单一ADC能用来测量宽范围的信号值(振幅和频率两者)，因此拒斥如在现有技术中使用被调整至特定(较窄)范围的多个感测器。

再者，因为由输入调变频率和时脉解析度的比率来求出TDS ADC解析度，所以本发明的ADC设备能达到极高的解析度，例如，超过30位元，而不需要昂贵且高功率的实现方法(目前可用ADC装置的特点)。另外，TDS ADC解析度和频宽能通过调整载波频率来即时地调整。

除了前端比较器，整个转换方法为数字的，因此消除许多噪音和漂移(例如模拟成分漂移)来源。示例性时域切换模拟数字转换器设备的准确性有利于不依赖载波信号振幅或频率，因此不需要校准。上述配置更确保装置的准确性只会依触发事件的一致性、参考信号准位差的准确性、及前后触发事件的时间测量的准确性而定。

使用额外的信号参考准位被用来进一步增进转换器设备频率响应及准确性。

如上所提及，本文所述的某些感测器实施例可基于时脉频率和调变频率的比率来测量输入信号，因此使感测器准确性不易受时脉漂移(至第一层级)影响。此外，在多个振荡周期上平均的测量能够滤除不需要的噪音。

若如实地量化输出，则平均计算就没有帮助。在此例中，使用颤动来将小量的白噪音引进时脉或输入信号中，使得能够平均输出。输入颤动通常在相当于1/2时脉周期的规模上。

本文所述的TDS ADC概念尤其让功率转换技术不能实行在其它ADC架构中。例如，若每周期时常小于一次地取样数据，则在未计算数据的载波的周期期间可使TDC测量方块处于低功率或”休眠”模式中。另外，可从被较长间隔(此处没有时间间隔信息是必须的)分开的短时间间隔来计算输入信号。在此情况中，有关在逻辑控制方块中的输入信号之数字边可用来触发TDC装置以进入主动模式。TDC可接着测量时间延迟的信号脉冲列的触发时间。在测量特定数量的触发点之后，在下一组脉冲边到来之前，TDC可进入一低功率休眠模式。功率转换的另一实例是改变载波的频率。较高频率载波将能产生可从其计算输入信号的较小时间间隔，因此减少启动TDC所需的总时间量。在此情况中，在准确性(随着载波频率增加而降低)和功率之间可能有折衷。

另外，TDS TDC技术可用来将数字脉冲转成时序事件。使用TDS TDC技术的一个优点在于，能以极低电力来做具有极佳解析度(在10微微秒之下)的时间测量。测量具有极佳解析度的时间事件的能力是TDS ADC之高解析度优点的关键成分。例如，在1kHz频宽下，信号可具有10^-3秒级的特征。然而，与本发明一致的TDS TDC实现方法提供以10^-12秒级解析度来测量这些特征的能力。这表示在测量的信号和解析度之间有9个量级差。

在解决时间测量的传统方法中，以高速时脉驱动的计数器是通过ADC数字脉冲来闸控。为了达到极佳解析度(例如，在微微秒级)，会需要以接近1THz之频率振荡的高速时脉信号。此方法会超脱现代高速电子学的限制。

在与本发明一致的TDS ADC技术的一种实现方法中，是使用游标尺内插技术。类似于需要两个刻度的机器游标尺刻度，需要两个时脉信号。其中一个时脉是以比另一个时脉还高的频率来运作。较低频率时脉被用来闸控”粗劣的”计数器，而较高频率时脉被用来闸控”精细的”计数器(例如，计数器可计数其各自时脉信号与电压参考准位交叉的次数)。在开始时间测量，便启动”粗劣的”计数器。当结束事件发生时，便启动”精细的”计数器。当低频时脉和高频时脉最终同时发生时(即，它们同时生成闸门事件)，便停止两计数器。接着使用计数器值来计算时间测量，并达到极佳的解析度。关于示例性的游标尺时序技术，在Lange等人(K.Lange和M.Kasnia,”游标插值的数字时间误差测量”，波兹南研讨会电信应用，原文为Application of Vernier Interpolation for Digital Time ErrorMeasurement,Poznan Workshop on Telecommunications,200811Dec.2008(2008年12月11日))中有记载，其内容将被完整引援于此。有关用于使用少量延迟测量来测量时间间隔的示例性设备，其在1969年4月30日的标题为”使用任意片段事件间隔的多重关联自动测定时间间隔的装置(原文为APPARATUS FOR AUTOMATICALLY MEASURINGTIME INTERVALS USING MULTIPLE INTERPOLATIONS OF ANY FRACTIONAL TIMEINTERVAL)”的第3,611,134号美国专利、以及申请于1978年6月23日的标题为”使用出发相锁振荡器测量双游标的时间间隔(原文为DOUBLE VERINER TIME INTERVALMEASUREMENT USING TRIGGERED PHASE-LOCKED OSCILLATORS)”的第4,164,648号美国专利中，它们的全部内容均被引援于此。

游标尺内插技术的一个设计折衷为令两个时脉同时发生的时间。较长的同时发生时间导致较佳的时间解析度测量。具体来说，若高频率和低频率是近似的(但定义明确且清楚不同的)，则可以高准确性地测量它们的相位偏移(若测量中有任何误差分布在许多时脉信号周期上的话)。注意到达到同时发生事件所需的时间会接近无限大，因为较高频率接近较低频率或其谐波之一(假设非零的相位偏移)。此相位偏移可用来计算当结束事件发生时会在何处循环较低频率时脉。这导致过去周期的准确测量。游标尺技术的优点包括在整个工作周期期间节省电力(即，时脉不必连续地运作，因此能暂时地关机以降低电力消耗)、以及有机会连续地校准两个时脉中较失准时脉的电力和温度变化。游标尺技术已应用在建有共同集成电路处理(如CMOS)的商业上可用的装置中，用于飞行时间应用(即，超音波仪器)。此技术和其它TDC技术的应用对TDS ADC提供超过其它ADC技术的显著优点和综合效果。

在各种实现方法中，在相继连接连串暂存器之前，TDS ADC会运用分接式延迟链，其中以等量来连续地延迟待测输入信号(或输入时脉)。总延迟会设计成涵盖在暂存器链中导致转变点(1-0或0-1)的至少一个时脉周期。这表示在两时脉周期之间的输入边缘时间，并可用来达到精细的时间测量。此外，可计数在两输入边之间的时脉周期之数量以提供粗劣的测量。这两个结合的测量以由延迟所设定之测量的准确性来提供两边之间之时间的总测量。在CMOS基础实现方法中，延迟时间是相等的，且使用一测试脉冲来周期地再校准延迟时间以补偿环境条件。此方法的优点在于只需要单一系统时脉。此方法已实现方法在受不相等分接延迟限制的场域可编程门阵列(FPGA)技术中。已应用各种技术来补偿不相等分接延迟。使用FPGA基础方法来达到10微微秒准确性的示例性技术，公开于Wu(J.Wu,”基于FPGA实现的波结合TDC芯片处理(原文为On-Chipprocessing for the wave union TDC implemented in FPGA),”在实时会议(in Real TimeConference),2009.RT'09.16th IEEE-NPSS,2009年5月(May2009)，页：279-282)和Wu等人(J.Wu,Z.Shi,”10ps的波结合TDC：提高TDC的分辨率超出其细胞延迟FPGA(原文为The10-ps Wave Union TDC：Improving FPGA TDC Resolution beyond Its CellDelay),”发表于核科学学会会议记录(in Nuclear Science Symposium ConferenceRecord),2008IEEE,19-252008年10月(Oct.2008)页：3440-3446)中，在此通过参考将其全部内容结合于此。

表3总结依照本发明所配置的TDS ADC设备的示例性性能参数。从表格3中的数据可知，本发明的TDS ADC的示例性实施例有利于比其它ADC技术以更低的成本来提供较高的动态范围和较低的非线性误差。

表3

尽管主要讨论电压转换的内容，但本发明不以此为限。事实上，许多其它物理感测机制对本文所述的感测器设备和方法是有用的，包括但不限于：电流、压缩波、地震活动、强度、频率、相位等。

要知道尽管本发明的某些实施方式是叙述一种方法的特定连续步骤，但这些叙述只是本发明的较广方法的说明，且可依特定应用的需要来修改。在某些情况下可使某些步骤成为不必要或非必须的。此外，某些步骤或功能可加到所公开的实施例，或两个或多个步骤的进行顺序可交换。考虑到所有上述变形例以包含在本文之所公开和所主张的发明内。

尽管上述详细说明已显示、说明、并指出适用于各种实施例的本发明的新颖特征，但将了解本领域技术人员可作出所述之装置或过程的形式和细节的各种省略、替换、和改变，而不会背离本发明。前述说明是目前所考虑到的实施本发明的最佳方式。本说明决不表示限制的意思，反而应采用作为本发明的通用原理的说明。本发明的范围应参考申请专利范围而定。

Claims (27)

1.一种模拟数字转换器设备，包含：

用于接收输入信号和载波信号的第一接口；以及

与所述第一接口进行信号通信的逻辑部，

所述逻辑部配置有：识别1个以上参考准位；基于所述输入信号和所述载波信号产生调变信号；通过所述调变信号检测所述1个以上参考准位的交叉；基于检测到的所述交叉，求出多个时序周期；以及至少部分基于所述多个时序周期，产生所述输入信号的1个以上推定值。

2.如权利要求1所述的转换器设备，其中，所述转换器设备进一步包含动态地可调整动态测量范围。

3.如权利要求2所述的转换器设备，其中，所述动态地可调整动态测量范围的调整至少使用所述载波信号的振幅来进行调整。

4.如权利要求3所述的转换器设备，其中，所述调整至少部分基于所述输入信号的振幅来选择。

5.如权利要求1所述的转换器设备，其中，所述输入信号的所述1个以上推定值包含2个以上独立的推定值。

6.如权利要求5所述的转换器设备，其中，所述逻辑部进一步通过合并所述两个或多个独立推定值来增加所述转换器设备的准确性。

7.如权利要求1所述的转换器设备，其中，所述转换器设备进一步包含能够减轻1个以上信号失真补偿设备。

8.如权利要求7所述的转换器设备，其中，所述补偿设备包含第二信号路径。

9.如权利要求8所述的转换器设备，其中，所述1个以上信号失真包含共模噪音，所述补偿设备能够至少部分基于所述第二信号路径来生成所述共模噪音的推定值。

10.如权利要求1所述的转换器设备，其中，所述转换器设备进一步包含取样和保持装置，所述取样和保持装置能够在所述转换器设备取样周期期间输出固定取样振幅。

11.一种将模拟波形转换成数字信号的方法，所述方法包含：

接收所述模拟波形；

将所述模拟波形与循环信号混合，生成混合波形；

基于所述循环信号定义至少1个周期；

基于所述混合波形的与至少一预定振幅准位的交叉，求出1个以上时序值；以及

至少部分基于所述1个以上时序值与所定义的至少1个周期的比较，来推定所述模拟波形的振幅。

12.如权利要求11项所述的方法，其中，所述方法进一步包含对来自噪音的1个以上的影响进行补偿。

13.如权利要求11项所述的方法，其中，所述模拟波形的所述振幅的推定行为，包含基于2个以上独立的推定演算法生成2个以上独立的值。

14.如权利要求11项所述的方法，其中，所述模拟波形包含时间变化波形。

15.如权利要求14项所述的方法，其中，所述时间变化模拟波形的所述振幅的推定行为，包括将所述模拟波形的所述时间变化量随着1个以上取样周期呈线性变化进行模型化。

16.如权利要求11项所述的方法，其中，所述定义至少1个周期包含定义多个周期，且所述方法进一步包含在所定义的所述多个周期中的至少1个周期时，关闭至少1个逻辑装置的电力，从而能够降低资源消耗。

17.如权利要求11项所述的方法，其中，所述循环信号包含非正弦波形。

18.一种非暂时性计算机可读设备，其中储存有1个以上程序，所述1个以上程序包含多个指令，当执行所述多个指令时，

接收基于输入信号和已知频率的载波而生成的调变波形；

求出多个事件的相对时序，所述多个事件包含所述调变波形与参考准位的交叉；

比较所述相对时序与从所述已知频率得到的周期；以及

至少基于所述比较，计算出所述输入信号的推定值。

19.如权利要求18所述的非暂时性计算机可读设备，其中，所述指令进一步基于所述输入信号依次计算出多个所述推定值，从而生成数字输出波形。

20.如权利要求19所述的非暂时性计算机可读设备，其中，在所述推定值各自之间的时间长是基于所得到的所述周期决定。

21.如权利要求18所述的非暂时性计算机可读设备，其中所述输入信号包含时间变化电压准位。

22.一种时域切换模拟数字转换器设备，包含：

第一端口，用于接收具有载波周期特征的周期载波信号；

输入端口，用于接收一输入模拟信号；以及

逻辑部，

所述逻辑部基于所述载波信号和所述输入模拟信号生成调变信号；

比较所述调变信号与第一参考信号；

至少部分基于所述比较，生成第一多个触发事件，所述第一多个触发事件与所述第一参考信号相关联；

至少部分基于所述第一多个触发事件和参考时脉，求出第一时间间隔；以及

至少部分基于所述第一时间间隔和所述载波周期，生成所述输入信号的数字表示。

23.如权利要求22所述的时域切换模拟数字转换器设备，其中，所述数字表示至少部分基于所述第一参考信号。

24.如权利要求22所述的时域切换模拟数字转换器设备，其中，所述逻辑部进一步：

比较所述调变信号与第二参考信号；

至少部分基于所述调变信号与所述第二参考信号的所述比较，生成第二多个触发事件，所述第二多个触发事件与所述第二参考信号相关联；以及

至少部分基于所述第二多个触发事件和所述参考时脉，求出第二时间间隔；

其中，所述数字表示至少部分基于所述第二时间间隔、以及所述第一参考信号与所述第二参考信号之间的关系。

25.一种模拟数字转换器设备，包含动态地可调整动态测量范围。

26.如权利要求25所述的转换器，其中，所述动态地可调整动态测量范围，是使用载波信号的至少1个振幅进行调整。

27.如权利要求26所述的转换器，其中，所述调整是至少部分基于输入信号的振幅进行选择。